JPH03112148A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH03112148A JPH03112148A JP25130189A JP25130189A JPH03112148A JP H03112148 A JPH03112148 A JP H03112148A JP 25130189 A JP25130189 A JP 25130189A JP 25130189 A JP25130189 A JP 25130189A JP H03112148 A JPH03112148 A JP H03112148A
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- oxide film
- substrate
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 23
- 241000293849 Cordylanthus Species 0.000 abstract description 11
- 239000010410 layer Substances 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000003078 antioxidant effect Effects 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
トレンチを有する半導体装置およびその製造方法に関し
、 トレンチ内の半導体基板にバーズビークが発生すること
を防ぐとともに、トレンチ上面における段差の発生を防
止することを目的とし、その半導体装置は、フィールド
酸化膜が選択的に形成された半導体基板の該フィールド
酸化膜を貫通して該半導体基板内に達するように開孔し
てなるトレンチを有する半導体装置であって、該トレン
チの内面に形成された耐酸化性膜の先端は、該半導体基
板面より上に位置しかつ該フィールド酸化膜の上面より
下に位置するとともに該トレンチ内を埋め込んでいる物
質によって覆われ表面に露出しないように構成した半導
体装置、また、その製造方法としては、フィールド酸化
膜の形成された半導体基板を選択的にエツチングしてト
レンチを形成する工程と、該トレンチの内面を含む全面
に耐酸化性膜を形成する工程と、全面に有機樹脂膜を塗
布し該トレンチ内を埋め込む工程と、該トレンチ内に埋
め込まれた有機樹脂膜であって該半導体基板面を越える
位置より下に埋め込まれた有機樹脂膜以外の全ての有機
樹脂膜を除去する工程と、残された有機樹脂膜をマスク
として該耐酸化性膜を選択的にエツチングし、該トレン
チ内にのみ耐酸化性膜を残す工程と、残された有機樹脂
膜を除去した後、全面にシリコン膜を堆積し該トレンチ
内の耐酸化性膜を覆っているシリコン膜のみを残してエ
ツチング除去する工程と、残されたシリコン膜の少なく
とも表面を酸化する工程を含むように構成する。
、 トレンチ内の半導体基板にバーズビークが発生すること
を防ぐとともに、トレンチ上面における段差の発生を防
止することを目的とし、その半導体装置は、フィールド
酸化膜が選択的に形成された半導体基板の該フィールド
酸化膜を貫通して該半導体基板内に達するように開孔し
てなるトレンチを有する半導体装置であって、該トレン
チの内面に形成された耐酸化性膜の先端は、該半導体基
板面より上に位置しかつ該フィールド酸化膜の上面より
下に位置するとともに該トレンチ内を埋め込んでいる物
質によって覆われ表面に露出しないように構成した半導
体装置、また、その製造方法としては、フィールド酸化
膜の形成された半導体基板を選択的にエツチングしてト
レンチを形成する工程と、該トレンチの内面を含む全面
に耐酸化性膜を形成する工程と、全面に有機樹脂膜を塗
布し該トレンチ内を埋め込む工程と、該トレンチ内に埋
め込まれた有機樹脂膜であって該半導体基板面を越える
位置より下に埋め込まれた有機樹脂膜以外の全ての有機
樹脂膜を除去する工程と、残された有機樹脂膜をマスク
として該耐酸化性膜を選択的にエツチングし、該トレン
チ内にのみ耐酸化性膜を残す工程と、残された有機樹脂
膜を除去した後、全面にシリコン膜を堆積し該トレンチ
内の耐酸化性膜を覆っているシリコン膜のみを残してエ
ツチング除去する工程と、残されたシリコン膜の少なく
とも表面を酸化する工程を含むように構成する。
本発明は半導体装置およびその製造方法に係り、特にト
レンチ(溝)構造およびその製造方法に関する。
レンチ(溝)構造およびその製造方法に関する。
半導体ICの高集積化を進める上で、素子間分離領域あ
るいは蓄積容量の占有面積を縮小することが必要である
が、その実現のためにはトレンチ構造が有効であること
が知られている。
るいは蓄積容量の占有面積を縮小することが必要である
が、その実現のためにはトレンチ構造が有効であること
が知られている。
トレンチ構造を利用して素子間分離を行う従来例につい
て、第2図を参照して説明する。
て、第2図を参照して説明する。
同図(a)に示したように、シリコン基板21上に形成
された酸化膜22と窒化膜23を選択エツチングして窓
開けし、この窓領域内にフィールド酸化膜24を形成す
る。さらに、通常のフォトリソグラフィを用いてフィー
ルド酸化M24を窓開けしシリコン基板21の選択エツ
チングを行ってトレンチ25を形成した後、トレンチ2
5内面のシリコン基板に熱酸化膜26を形成する。つい
で同図(b)に示すように、多結晶シリコン膜27を堆
積してトレンチ内を埋め込む。ついで同図(C)に示す
ように、窒化膜23が露出するまで多結晶シリコン膜2
7をエツチングしトレンチ内にのみ多結晶シリコン膜2
7を残す。ついで同図(d)に示すように、酸化性ガス
中で熱処理を行ってトレンチ内の多結晶シリコン膜27
の表面を酸化し、多結晶シリコン酸化膜28を形成する
。しかし上記酸化工程の際、トレンチの上端部近傍のシ
リコン基板にも酸化性ガスが侵入してこれを酸化させ、
図に見られるようなバーズビークを生じさせることが知
られている。このようにして生じたバーズビークはシリ
コン基板に大きなストレスを与え、このストレスが原因
となってシリコン基板内にこのバーズビーク部より左右
それぞれ下方45°方向へ結晶欠陥が生じやすくなり、
これが素子リーク電流の原因となる。
された酸化膜22と窒化膜23を選択エツチングして窓
開けし、この窓領域内にフィールド酸化膜24を形成す
る。さらに、通常のフォトリソグラフィを用いてフィー
ルド酸化M24を窓開けしシリコン基板21の選択エツ
チングを行ってトレンチ25を形成した後、トレンチ2
5内面のシリコン基板に熱酸化膜26を形成する。つい
で同図(b)に示すように、多結晶シリコン膜27を堆
積してトレンチ内を埋め込む。ついで同図(C)に示す
ように、窒化膜23が露出するまで多結晶シリコン膜2
7をエツチングしトレンチ内にのみ多結晶シリコン膜2
7を残す。ついで同図(d)に示すように、酸化性ガス
中で熱処理を行ってトレンチ内の多結晶シリコン膜27
の表面を酸化し、多結晶シリコン酸化膜28を形成する
。しかし上記酸化工程の際、トレンチの上端部近傍のシ
リコン基板にも酸化性ガスが侵入してこれを酸化させ、
図に見られるようなバーズビークを生じさせることが知
られている。このようにして生じたバーズビークはシリ
コン基板に大きなストレスを与え、このストレスが原因
となってシリコン基板内にこのバーズビーク部より左右
それぞれ下方45°方向へ結晶欠陥が生じやすくなり、
これが素子リーク電流の原因となる。
以上述べたバーズビークの発生は、例えば第3図(a)
に示した構造を採用すれば防ぐことができる。
に示した構造を採用すれば防ぐことができる。
図中、31はシリコン基板、32.34は熱酸化膜、3
3はフィールド酸化膜、35は窒化膜、36は多結晶シ
リコン膜、37は多結晶シリコン酸化膜である。同図に
示した構造は、トレンチ内を含む全面に窒化膜35を形
成した後にトレンチ内を多結晶シリコン膜36で埋め込
んでこれを酸化することによって形成したものである。
3はフィールド酸化膜、35は窒化膜、36は多結晶シ
リコン膜、37は多結晶シリコン酸化膜である。同図に
示した構造は、トレンチ内を含む全面に窒化膜35を形
成した後にトレンチ内を多結晶シリコン膜36で埋め込
んでこれを酸化することによって形成したものである。
この酸化の際に、窒化膜35が酸化性ガスのシリコン基
板31への侵入を防いでその酸化を阻止するためバーズ
ビークは生じない。
板31への侵入を防いでその酸化を阻止するためバーズ
ビークは生じない。
しかしながら、第3図(a)に示した構造では次のよう
な問題が生じる。即ち、多結晶シリコン膜36を酸化す
る際、窒化膜35と多結晶シリコン膜36の界面近傍の
多結晶シリコン膜36の酸化速度が上記界面から雌れた
所にある多結晶シリコン膜3Gの酸化速度に比べて遅い
ことが経験的に知られており、その結果、同図に示すよ
うに多結晶シリコン酸化膜37はトレンチ内で凹形状と
なりトレンチ端部に段差が生じることになる。また、第
3図(a)の工程の後、素子領域にトランジスタを形成
するために、第3図(b)に示すように窒化膜35をエ
ツチング除去する必要がある。しかしこのエツチング工
程では窒化膜33のオーバーエツチングを防ぐことが難
しく、図に示したような段差が生じる。さらに、第3図
(C)に示すように、酸化膜32をフッ酸処理等により
エツチング除去する際には、上記段差の側面から多結晶
シリコン酸化膜37とフィールド酸化膜33のエツチン
グが進行し、上記段差による表面の凹凸をいっそう顕著
なものとし、その後の工程におけるパターン精度を劣化
させる原因となる。
な問題が生じる。即ち、多結晶シリコン膜36を酸化す
る際、窒化膜35と多結晶シリコン膜36の界面近傍の
多結晶シリコン膜36の酸化速度が上記界面から雌れた
所にある多結晶シリコン膜3Gの酸化速度に比べて遅い
ことが経験的に知られており、その結果、同図に示すよ
うに多結晶シリコン酸化膜37はトレンチ内で凹形状と
なりトレンチ端部に段差が生じることになる。また、第
3図(a)の工程の後、素子領域にトランジスタを形成
するために、第3図(b)に示すように窒化膜35をエ
ツチング除去する必要がある。しかしこのエツチング工
程では窒化膜33のオーバーエツチングを防ぐことが難
しく、図に示したような段差が生じる。さらに、第3図
(C)に示すように、酸化膜32をフッ酸処理等により
エツチング除去する際には、上記段差の側面から多結晶
シリコン酸化膜37とフィールド酸化膜33のエツチン
グが進行し、上記段差による表面の凹凸をいっそう顕著
なものとし、その後の工程におけるパターン精度を劣化
させる原因となる。
そこで本発明は、トレンチ内の半導体基板にバーズビー
クが発生することを防ぐとともに、トレンチ上面におけ
る段差の発生を防止することを目的とする。
クが発生することを防ぐとともに、トレンチ上面におけ
る段差の発生を防止することを目的とする。
上記課題の解決は、フィールド酸化膜が選択的に形成さ
れた半導体基板の該フィールド酸化膜を貫通して該半導
体基板内に達するように開孔してなるトレンチを有する
半導体装置であって、該トレンチの内面に形成された耐
酸化性膜の先端は、該半導体基板面より上に位置しかつ
該フィールド酸化膜の上面より下に位置するとともに該
トレンチ内を埋め込んでいる物質によって覆われ表面に
露出していないことを特徴とする半導体装置、あるいは
、フィールド酸化膜の形成された半導体基板を選択的に
エツチングしてトレンチを形成する工程と、該トレンチ
の内面を含む全面に耐酸化性膜を形成する工程と、全面
に有機樹脂膜を塗布し該トレンチ内を埋め込む工程と、
該トレンチ内に埋め込まれた有機樹脂膜であって該半導
体基板面を越える位置より下に埋め込まれた有機樹脂膜
以外の全ての有機樹脂膜を除去する工程と、残された有
機樹脂膜をマスクとして該耐酸化性膜を選択的にエツチ
ングし、該トレンチ内にのみ耐酸化性膜を残す工程と、
残された有機樹脂膜を除去した後、全面にシリコン膜を
堆積し該トレンチ内の耐酸化性膜を覆っているシリコン
膜のみを残してエツチング除去する工程と、残されたシ
リコン膜の少なくとも表面を酸化する工程を含むことを
特徴とする前述の半導体装置の製造方法によって達成さ
れる。
れた半導体基板の該フィールド酸化膜を貫通して該半導
体基板内に達するように開孔してなるトレンチを有する
半導体装置であって、該トレンチの内面に形成された耐
酸化性膜の先端は、該半導体基板面より上に位置しかつ
該フィールド酸化膜の上面より下に位置するとともに該
トレンチ内を埋め込んでいる物質によって覆われ表面に
露出していないことを特徴とする半導体装置、あるいは
、フィールド酸化膜の形成された半導体基板を選択的に
エツチングしてトレンチを形成する工程と、該トレンチ
の内面を含む全面に耐酸化性膜を形成する工程と、全面
に有機樹脂膜を塗布し該トレンチ内を埋め込む工程と、
該トレンチ内に埋め込まれた有機樹脂膜であって該半導
体基板面を越える位置より下に埋め込まれた有機樹脂膜
以外の全ての有機樹脂膜を除去する工程と、残された有
機樹脂膜をマスクとして該耐酸化性膜を選択的にエツチ
ングし、該トレンチ内にのみ耐酸化性膜を残す工程と、
残された有機樹脂膜を除去した後、全面にシリコン膜を
堆積し該トレンチ内の耐酸化性膜を覆っているシリコン
膜のみを残してエツチング除去する工程と、残されたシ
リコン膜の少なくとも表面を酸化する工程を含むことを
特徴とする前述の半導体装置の製造方法によって達成さ
れる。
〔作 用]
本発明によれば、トレンチ内の半導体基板の内面を覆う
耐酸化性膜の先端は半導体基板面より上に位置している
ため、上記半導体基板の内面は耐酸化性膜により酸化性
ガスから完全に遮断されることになる。従って酸化性ガ
スはトレンチ内の半導体基板に侵入することができない
ため半導体基板は酸化されずバーズビークは生じない。
耐酸化性膜の先端は半導体基板面より上に位置している
ため、上記半導体基板の内面は耐酸化性膜により酸化性
ガスから完全に遮断されることになる。従って酸化性ガ
スはトレンチ内の半導体基板に侵入することができない
ため半導体基板は酸化されずバーズビークは生じない。
さらに上記耐酸化性膜の先端はトレンチ上部にあるフィ
ールド酸化膜の上面より下に位置しているため、トレン
チ内を物質で埋め込むことによって表面には露出しない
ようにすることができる。従って、その後の素子製作工
程において上記耐酸化性膜が侵されることはなく、それ
故表面に段差が生じることもない。
ールド酸化膜の上面より下に位置しているため、トレン
チ内を物質で埋め込むことによって表面には露出しない
ようにすることができる。従って、その後の素子製作工
程において上記耐酸化性膜が侵されることはなく、それ
故表面に段差が生じることもない。
また、以上のようにトレンチ内に形成された耐酸化性膜
の先端を、該半導体基板面より上に位置させ、かつ該フ
ィールド酸化膜の上面より下に位置させるためには、ト
レンチ内を含む全面に有機樹脂膜を塗布した後膣半導体
基板面より上の有機樹脂膜を除去し、残された有機樹脂
膜をマスクとして耐酸化性膜を選択的にエツチングすれ
ばよい。
の先端を、該半導体基板面より上に位置させ、かつ該フ
ィールド酸化膜の上面より下に位置させるためには、ト
レンチ内を含む全面に有機樹脂膜を塗布した後膣半導体
基板面より上の有機樹脂膜を除去し、残された有機樹脂
膜をマスクとして耐酸化性膜を選択的にエツチングすれ
ばよい。
第1図(a)〜(h)は本発明の実施例を示す工程断面
図である。
図である。
まず同図(a)に示すように、熱酸化膜2を有するシリ
コン基板1上に選択的に膜厚5000人のフィールド酸
化膜3を形成した後、全面に膜厚1000人の窒化膜4
、膜厚3000人の酸化膜5及び膜厚1 pmのPSG
膜6を通常のCVD法を用いて堆積する。
コン基板1上に選択的に膜厚5000人のフィールド酸
化膜3を形成した後、全面に膜厚1000人の窒化膜4
、膜厚3000人の酸化膜5及び膜厚1 pmのPSG
膜6を通常のCVD法を用いて堆積する。
ついで同図■)に示すように、PSG膜6、酸化膜5、
窒化膜4、フィールド酸化膜3を選択エツチングしこれ
をマスクにしてシリコン基板1をエツチングしてトレン
チ7を形成する。続いてPSG膜6をエツチング除去し
、酸化性ガス中で熱処理を行い、トレンチ7内のシリコ
ン基板1に膜厚1000人の熱酸化膜8を形成する。つ
いで同図(C)に示すように、トレンチ内面を含む全面
にCVD法により膜厚500人の窒化膜9を堆積した後
、ポジ型レジスト膜10を全面に塗布する。ついで同図
(d)に示すように、ポジ型レジスト膜lOを露光・現
像して除去する。上記露光の際、露光時間を制御するこ
とによりあるいは露光光の焦点深度の違いを利用してト
レンチ内におけるシリコン基板面Aを越えた位置より下
のポジ型レジスト膜を未露光の状態にすると、同図に見
られるように、この部分のポジ型レジスト膜10aは現
像時にも除去されずに残ることとなる。ついで同図(e
)に示すように、残されたポジ型レジスト膜10aをマ
スクとして窒化膜9を等方的にエツチングし、トレンチ
の内面にのみ窒化膜9aを残す。このとき窒化膜9aの
先端はシリコン基板面Aより上に位置することとなる。
窒化膜4、フィールド酸化膜3を選択エツチングしこれ
をマスクにしてシリコン基板1をエツチングしてトレン
チ7を形成する。続いてPSG膜6をエツチング除去し
、酸化性ガス中で熱処理を行い、トレンチ7内のシリコ
ン基板1に膜厚1000人の熱酸化膜8を形成する。つ
いで同図(C)に示すように、トレンチ内面を含む全面
にCVD法により膜厚500人の窒化膜9を堆積した後
、ポジ型レジスト膜10を全面に塗布する。ついで同図
(d)に示すように、ポジ型レジスト膜lOを露光・現
像して除去する。上記露光の際、露光時間を制御するこ
とによりあるいは露光光の焦点深度の違いを利用してト
レンチ内におけるシリコン基板面Aを越えた位置より下
のポジ型レジスト膜を未露光の状態にすると、同図に見
られるように、この部分のポジ型レジスト膜10aは現
像時にも除去されずに残ることとなる。ついで同図(e
)に示すように、残されたポジ型レジスト膜10aをマ
スクとして窒化膜9を等方的にエツチングし、トレンチ
の内面にのみ窒化膜9aを残す。このとき窒化膜9aの
先端はシリコン基板面Aより上に位置することとなる。
続いて酸化膜5をエツチング除去する。ついで残された
ポジ型レジスト膜10aを除去した後、同図(f)に示
すように、全面に多結晶シリコン膜11を堆積し、窒化
膜4をストッパーとしてこの多結晶シリコン膜11をエ
ツチング除去し、トレンチ内にのみ残す。この際、窒化
膜9aの先端はフィールド酸化膜3の上面より下に位置
している。従って、窒化膜9aは多結晶シリコン膜11
で覆われてしまい、表面には露出しない。ついで同図(
g)に示すように、酸化性ガス中で熱処理して多結晶シ
リコン膜11の表面を酸化し多結晶シリコン酸化膜12
を形成する。
ポジ型レジスト膜10aを除去した後、同図(f)に示
すように、全面に多結晶シリコン膜11を堆積し、窒化
膜4をストッパーとしてこの多結晶シリコン膜11をエ
ツチング除去し、トレンチ内にのみ残す。この際、窒化
膜9aの先端はフィールド酸化膜3の上面より下に位置
している。従って、窒化膜9aは多結晶シリコン膜11
で覆われてしまい、表面には露出しない。ついで同図(
g)に示すように、酸化性ガス中で熱処理して多結晶シ
リコン膜11の表面を酸化し多結晶シリコン酸化膜12
を形成する。
この際、酸化性ガスは窒化膜9aで遮られてトレンチ内
面のシリコン基板1には到達できない。従って、シリコ
ン基板は酸化されず、バーズビークが生じることはない
。
面のシリコン基板1には到達できない。従って、シリコ
ン基板は酸化されず、バーズビークが生じることはない
。
ついで窒化膜4、酸化膜2をエツチング除去した後は同
図(5)に示すように、通常のトランジスタ製作工程に
従い、ゲート酸化膜13、ゲート電極15、ソース/ド
レイン電極16、層間絶縁層14、配線層17を形成す
るが、窒化膜9aは表面に露出していないため、この製
作工程中に侵されることがなく、従ってトレンチ上で凹
凸は生じない。
図(5)に示すように、通常のトランジスタ製作工程に
従い、ゲート酸化膜13、ゲート電極15、ソース/ド
レイン電極16、層間絶縁層14、配線層17を形成す
るが、窒化膜9aは表面に露出していないため、この製
作工程中に侵されることがなく、従ってトレンチ上で凹
凸は生じない。
以上のように本発明によれば、トレンチの形成された半
導体基板を酸化性雰囲気中で熱処理した場合においても
、半導体基板は耐酸化性膜に遮られて酸化することはな
く、バーズビークが生じることがない。従って、トレン
チ近傍におけるリーク電流の発生を防止できる。また、
上記耐酸化性膜は表面に露出していないため、その後の
素子製作工程において表面に段差が生じることもなく、
トレンチ構造を有する半導体装置の信頼性向上に寄与す
るところ大である。
導体基板を酸化性雰囲気中で熱処理した場合においても
、半導体基板は耐酸化性膜に遮られて酸化することはな
く、バーズビークが生じることがない。従って、トレン
チ近傍におけるリーク電流の発生を防止できる。また、
上記耐酸化性膜は表面に露出していないため、その後の
素子製作工程において表面に段差が生じることもなく、
トレンチ構造を有する半導体装置の信頼性向上に寄与す
るところ大である。
第1図(a)〜(h)は本発明の実施例を示す工程断面
図、 第2図(a) 〜(d)、第3図(a) 〜(C)は従
来例の問題点を示す断面図、 である。 図において、 l、21.31はシリコン基板、 2.8.22.26.32.34は熱酸化膜、3.24
.33はフィールド酸化膜、 4.9.9a、23.35は窒化膜、 5は酸化膜、 6はPSC膜、 7.25はトレンチ、 10、10aはポジ型レジスト膜、 11.27.36ば多結晶シリコン1模、12.28.
37は多結晶シリコン酸化膜、13はゲート酸化膜、 14は層間絶縁膜、 15はゲート電極、 16はソース/ドレイ 17は配線層、 である。 ン拡散層、 木f:日月の実方已イタ′jΣ示すニオり跡面2第 イ 図 (でり 1) 、本老朗の亥方己イ列?示Tニオ!Σσ面!第 図 (千 /)2) イ見米イ列の間開−庫、?示不町面図 第 図
図、 第2図(a) 〜(d)、第3図(a) 〜(C)は従
来例の問題点を示す断面図、 である。 図において、 l、21.31はシリコン基板、 2.8.22.26.32.34は熱酸化膜、3.24
.33はフィールド酸化膜、 4.9.9a、23.35は窒化膜、 5は酸化膜、 6はPSC膜、 7.25はトレンチ、 10、10aはポジ型レジスト膜、 11.27.36ば多結晶シリコン1模、12.28.
37は多結晶シリコン酸化膜、13はゲート酸化膜、 14は層間絶縁膜、 15はゲート電極、 16はソース/ドレイ 17は配線層、 である。 ン拡散層、 木f:日月の実方已イタ′jΣ示すニオり跡面2第 イ 図 (でり 1) 、本老朗の亥方己イ列?示Tニオ!Σσ面!第 図 (千 /)2) イ見米イ列の間開−庫、?示不町面図 第 図
Claims (1)
- 【特許請求の範囲】 〔1〕フィールド酸化膜(3)が選択的に形成された半
導体基板(1)の該フィールド酸化膜(3)を貫通して
該半導体基板(1)内に達するように開孔してなるトレ
ンチ(7)を有する半導体装置であって、 該トレンチ(7)の内面に形成された耐酸化性膜(9a
)の先端は、該半導体基板(1)面より上に位置しかつ
該フィールド酸化膜(3)の上面より下に位置するとと
もに該トレンチ(7)内を埋め込んでいる物質(11、
12)によって覆われ表面に露出していないことを特徴
とする半導体装置。 〔2〕フィールド酸化膜(3)の形成された半導体基板
(1)を選択的にエッチングしてトレンチ(7)を形成
する工程と、 該トレンチ(7)の内面を含む全面に耐酸化性膜(9)
を形成する工程と、 全面に有機樹脂膜(10)を塗布し、該トレンチ(7)
内を埋め込む工程と、 該トレンチ(7)内に埋め込まれた有機樹脂膜であって
該半導体基板(1)面を越える位置より下に埋め込まれ
た有機樹脂膜(10a)以外の全ての有機樹脂膜を除去
する工程と、 残された有機樹脂膜(10a)をマスクとして該耐酸化
性膜(9)を選択的にエッチングし、該トレンチ(7)
内にのみ耐酸化性膜(9a)を残す工程と、残された有
機樹脂膜(10a)を除去した後、全面にシリコン膜を
堆積し、該トレンチ(7)内の耐酸化性膜(9a)を覆
っているシリコン膜(11)のみを残してエッチング除
去する工程と、 残されたシリコン膜(11)の少なくとも表面を酸化す
る工程を含むことを特徴とする特許請求の範囲第1項記
載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25130189A JPH03112148A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25130189A JPH03112148A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03112148A true JPH03112148A (ja) | 1991-05-13 |
Family
ID=17220770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25130189A Pending JPH03112148A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03112148A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0928023A1 (en) * | 1997-12-30 | 1999-07-07 | Siemens Aktiengesellschaft | Shallow trench isolation structure with recessed nitride liner and method for making same |
-
1989
- 1989-09-27 JP JP25130189A patent/JPH03112148A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0928023A1 (en) * | 1997-12-30 | 1999-07-07 | Siemens Aktiengesellschaft | Shallow trench isolation structure with recessed nitride liner and method for making same |
KR100562214B1 (ko) * | 1997-12-30 | 2006-05-25 | 지멘스 악티엔게젤샤프트 | 기판의얕은트렌치절연구조및그형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58107630A (ja) | 半導体装置の自己整合方法 | |
JPH0427702B2 (ja) | ||
JPS6055988B2 (ja) | 半導体装置の製法 | |
JPH03112148A (ja) | 半導体装置およびその製造方法 | |
JPS5922344A (ja) | 半導体装置の製造方法 | |
US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
JPS6242522A (ja) | 半導体装置の製造方法 | |
JPH08306797A (ja) | 半導体装置の製造方法 | |
JPS6387741A (ja) | 半導体装置の製造方法 | |
JPS6213047A (ja) | 半導体装置の製造方法 | |
JPS6150398B2 (ja) | ||
JPS641065B2 (ja) | ||
KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
JPH0582734A (ja) | Mos半導体装置の製造方法 | |
JPH0467648A (ja) | 半導体装置の製造方法 | |
JPH0448644A (ja) | 半導体装置の製造方法 | |
JPH0117256B2 (ja) | ||
JPH0445523A (ja) | 半導体装置の製造方法 | |
JPS60251641A (ja) | 半導体装置およびその製造方法 | |
JPS63170922A (ja) | 配線方法 | |
JPS58170050A (ja) | 半導体装置の製造方法 | |
JPH0541373A (ja) | 半導体装置の製造方法 | |
JPS6146057B2 (ja) | ||
JPH0553298B2 (ja) | ||
JPH03152931A (ja) | 半導体装置の製造方法 |