JPH0553298B2 - - Google Patents
Info
- Publication number
- JPH0553298B2 JPH0553298B2 JP30918288A JP30918288A JPH0553298B2 JP H0553298 B2 JPH0553298 B2 JP H0553298B2 JP 30918288 A JP30918288 A JP 30918288A JP 30918288 A JP30918288 A JP 30918288A JP H0553298 B2 JPH0553298 B2 JP H0553298B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- semiconductor substrate
- oxidizing
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 51
- 230000003647 oxidation Effects 0.000 claims description 49
- 238000007254 oxidation reaction Methods 0.000 claims description 49
- 238000002955 isolation Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 24
- 230000001590 oxidative effect Effects 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000007800 oxidant agent Substances 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 241000293849 Cordylanthus Species 0.000 description 6
- 229910017855 NH 4 F Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、半導体装置の製造方法に関し、特
に半導体装置において、素子を互いに分離する素
子分離用絶縁膜の形成方法に関する。
に半導体装置において、素子を互いに分離する素
子分離用絶縁膜の形成方法に関する。
（従来の技術）
従来、高密度の集積回路の素子間分離法とし
て、例えば選択酸化法（LOCOS法；Local
Oxidation of Silicon）が知られている。この
LOCOS法とは、半導体基板上に表面保護膜（通
常、半導体基板を酸化した絶縁膜）を介して耐酸
化性膜、例えばシリコン窒化膜（SiN3）を形成
し、パターニングを行なつた後に、上記シリコン
窒化膜をマスクにして選択酸化を行なうことによ
り基板上に素子分離用の厚い酸化膜を形成するも
のである。
て、例えば選択酸化法（LOCOS法；Local
Oxidation of Silicon）が知られている。この
LOCOS法とは、半導体基板上に表面保護膜（通
常、半導体基板を酸化した絶縁膜）を介して耐酸
化性膜、例えばシリコン窒化膜（SiN3）を形成
し、パターニングを行なつた後に、上記シリコン
窒化膜をマスクにして選択酸化を行なうことによ
り基板上に素子分離用の厚い酸化膜を形成するも
のである。
しかしながら、上述したLOCOS法では、選択
酸化用マスク材として使用されるシリコン窒化膜
の下側の半導体基板に入り込むバーズビークによ
り、シリコン窒化膜の寸法と形成された素子分離
領域の寸法との間に誤差が生じる。これは、シリ
コン窒化膜と、半導体基板の間に存在する表面保
護膜の厚さに依存し、この表面保護膜が厚い程バ
ーズビークは大きくなる。この理由は選択酸化時
に酸化剤（酸素）が表面保護膜、即ち酸化膜内を
拡散して半導体基板表面方向に移動し、シリコン
窒化膜層の直下でも半導体基板の酸化が進行する
からである。例えばシリコン窒化膜の膜厚を
250nｍ、半導体基板（シリコン基板）とシリコ
ン窒化膜間の、絶縁膜（シリコン酸化膜）の膜厚
を150nｍ、選択酸化時の素子分離用絶縁膜を
800nｍ、出来上がり素子分離用絶縁膜厚を500〜
600nｍとすると、上記寸法誤差は1.2〜1.6μｍと
なる。このため、LOCOS法を用いて電気的に充
分な素子分離特性を得ようとする場合、実用的な
素子分離領域の幅は、2.0μｍ程度が限界であり、
これ以上の微細な素子分離には向かないという欠
点がある。このバーズビークの問題は表面保護膜
を薄くするか、もしくは無くしてしまえば抑える
ことはできるが、表面保護膜は本来、選択酸化時
の半導体基板内のストレスを緩和し結晶欠陥の発
生を抑え、耐酸化性膜の除去時においては半導体
基板表面への直接的なダメージを防止できる効果
を持ち、必要以上に薄くしたり無くしたりするこ
とは困難である。
酸化用マスク材として使用されるシリコン窒化膜
の下側の半導体基板に入り込むバーズビークによ
り、シリコン窒化膜の寸法と形成された素子分離
領域の寸法との間に誤差が生じる。これは、シリ
コン窒化膜と、半導体基板の間に存在する表面保
護膜の厚さに依存し、この表面保護膜が厚い程バ
ーズビークは大きくなる。この理由は選択酸化時
に酸化剤（酸素）が表面保護膜、即ち酸化膜内を
拡散して半導体基板表面方向に移動し、シリコン
窒化膜層の直下でも半導体基板の酸化が進行する
からである。例えばシリコン窒化膜の膜厚を
250nｍ、半導体基板（シリコン基板）とシリコ
ン窒化膜間の、絶縁膜（シリコン酸化膜）の膜厚
を150nｍ、選択酸化時の素子分離用絶縁膜を
800nｍ、出来上がり素子分離用絶縁膜厚を500〜
600nｍとすると、上記寸法誤差は1.2〜1.6μｍと
なる。このため、LOCOS法を用いて電気的に充
分な素子分離特性を得ようとする場合、実用的な
素子分離領域の幅は、2.0μｍ程度が限界であり、
これ以上の微細な素子分離には向かないという欠
点がある。このバーズビークの問題は表面保護膜
を薄くするか、もしくは無くしてしまえば抑える
ことはできるが、表面保護膜は本来、選択酸化時
の半導体基板内のストレスを緩和し結晶欠陥の発
生を抑え、耐酸化性膜の除去時においては半導体
基板表面への直接的なダメージを防止できる効果
を持ち、必要以上に薄くしたり無くしたりするこ
とは困難である。
（発明が解決しようとする課題）
この発明は上記のような点に鑑み為されたもの
で、LOCOS法を用いた従来の半導体装置の素子
分離用絶縁膜の製造方法では、この素子分離用絶
縁膜の出来上がり寸法の誤差が大きい点を改善
し、微細な素子分離領域も精度良く素子分離用絶
縁膜を形成できる半導体装置の製造方法を提供す
ることを目的とする。
で、LOCOS法を用いた従来の半導体装置の素子
分離用絶縁膜の製造方法では、この素子分離用絶
縁膜の出来上がり寸法の誤差が大きい点を改善
し、微細な素子分離領域も精度良く素子分離用絶
縁膜を形成できる半導体装置の製造方法を提供す
ることを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明による半導体装置の製造方法にあつて
は、半導体基板上にこの基板の表面保護膜を形成
し、この表面保護膜上に耐酸化性膜を形成した
後、この耐酸化性膜を写真蝕刻法により選択的に
除去して開口を形成する。次に、残存された耐酸
化性膜をマスクして等方性エツチングにより開口
内の表面保護膜を除去する。この時、オーバーエ
ツチングし耐酸化性の開口部に近接して耐酸化性
膜の下層に位置する表面保護膜まで除去する。次
に、酸化性膜をこの上に形成し、先の等方性エツ
チングにより形成された半導体基板と耐酸化性膜
との間の〓間もこの酸化性膜で埋める。そして、
この酸化性膜を酸化すると同時に耐酸化性膜をマ
スクに選択的に半導体基板まで酸化し、これによ
り素子分離用絶縁膜を形成する。
は、半導体基板上にこの基板の表面保護膜を形成
し、この表面保護膜上に耐酸化性膜を形成した
後、この耐酸化性膜を写真蝕刻法により選択的に
除去して開口を形成する。次に、残存された耐酸
化性膜をマスクして等方性エツチングにより開口
内の表面保護膜を除去する。この時、オーバーエ
ツチングし耐酸化性の開口部に近接して耐酸化性
膜の下層に位置する表面保護膜まで除去する。次
に、酸化性膜をこの上に形成し、先の等方性エツ
チングにより形成された半導体基板と耐酸化性膜
との間の〓間もこの酸化性膜で埋める。そして、
この酸化性膜を酸化すると同時に耐酸化性膜をマ
スクに選択的に半導体基板まで酸化し、これによ
り素子分離用絶縁膜を形成する。
（作用）
上記のような半導体装置の製造方法にあつて
は、耐酸化性膜と半導体基板方向への酸化剤（酸
素）の移動は、耐酸化性膜と半導体基板との間の
〓間に存在している酸化性膜を酸化しながら（酸
化剤として消費されながら）進行するようにな
る。従つて、従来のように、酸化剤（酸素）が酸
化膜である表面保護膜（半導体基板酸化膜）中を
単に拡散で移動する場合に比較してその量・速度
ともに低下する。この結果、バーズビークの伸び
は減少し、素子分離用絶縁膜の出来上がり寸法の
誤差は縮小する。
は、耐酸化性膜と半導体基板方向への酸化剤（酸
素）の移動は、耐酸化性膜と半導体基板との間の
〓間に存在している酸化性膜を酸化しながら（酸
化剤として消費されながら）進行するようにな
る。従つて、従来のように、酸化剤（酸素）が酸
化膜である表面保護膜（半導体基板酸化膜）中を
単に拡散で移動する場合に比較してその量・速度
ともに低下する。この結果、バーズビークの伸び
は減少し、素子分離用絶縁膜の出来上がり寸法の
誤差は縮小する。
（実施例）
以下、第１図、および第２図を参照してこの発
明の実施例に係わる半導体装置の製造方法につい
て説明する。
明の実施例に係わる半導体装置の製造方法につい
て説明する。
(1) 第１図ａ乃至第１図ｇは、この発明の第１の
実施例について製造工程順に示した断面図であ
る。
実施例について製造工程順に示した断面図であ
る。
まず、第１図ａに示すように、例えばＰ型
（面方位100）で比抵抗が１〜2Ωcmのシリコン
基板１１を1000℃の酸化雰囲気中で酸化して膜
厚が、例えば150nｍのシリコン酸化膜１２
（表面保護膜）を形成する。次に、このシリコ
ン酸化膜１２上に気相成長法により膜厚が、例
えば250nｍのシリコン窒化膜１３（耐酸化性
膜）を堆積形成する。
（面方位100）で比抵抗が１〜2Ωcmのシリコン
基板１１を1000℃の酸化雰囲気中で酸化して膜
厚が、例えば150nｍのシリコン酸化膜１２
（表面保護膜）を形成する。次に、このシリコ
ン酸化膜１２上に気相成長法により膜厚が、例
えば250nｍのシリコン窒化膜１３（耐酸化性
膜）を堆積形成する。
次に、第１図ｂに示すように、素子分離用絶
縁膜形成予定領域（素子分離領域）上のシリコ
ン窒化膜１３を、図示しないホトレジストを用
いて選択的に除去して開口を形成した後、残さ
れたシリコン窒化膜１３をマスクとして反転防
止の為に開口下のシリコン基板１１内に、例え
ばＢ（ボロン）を加速電圧100KeVで、ドーズ
量５×1013／cm2となるようにイオン注入し、反
転防止層１４を形成する。
縁膜形成予定領域（素子分離領域）上のシリコ
ン窒化膜１３を、図示しないホトレジストを用
いて選択的に除去して開口を形成した後、残さ
れたシリコン窒化膜１３をマスクとして反転防
止の為に開口下のシリコン基板１１内に、例え
ばＢ（ボロン）を加速電圧100KeVで、ドーズ
量５×1013／cm2となるようにイオン注入し、反
転防止層１４を形成する。
次に、第１図ｃに示すように、シリコン窒化
膜１３をマスクとして露出したシリコン酸化膜
１２を、例えばNH4F（フツ化アンモニウム）
溶液で選択的に除去する。さらにこの時、オー
バーエツチングによりシリコン窒化膜１３の開
口部端からシリコン窒化膜１３の内部方向に約
100nｍまで位置するシリコン酸化膜１２を基
板表面方向（水平方向）に部分的に除去し、シ
リコン窒化膜１３とシリコン基板１１との間に
〓間を形成する。
膜１３をマスクとして露出したシリコン酸化膜
１２を、例えばNH4F（フツ化アンモニウム）
溶液で選択的に除去する。さらにこの時、オー
バーエツチングによりシリコン窒化膜１３の開
口部端からシリコン窒化膜１３の内部方向に約
100nｍまで位置するシリコン酸化膜１２を基
板表面方向（水平方向）に部分的に除去し、シ
リコン窒化膜１３とシリコン基板１１との間に
〓間を形成する。
次に、第１図ｄに示すように、酸化性膜とし
てのポリシリコン膜１５を、例えばLPCVD
（Low Pressure Chemical Vapor
Deposition）法により、膜厚が75nｍになるよ
うに堆積形成する。この時、シリコン窒化膜１
３とシリコン基板１１の〓間も、ポリシリコン
膜１５で埋められる。
てのポリシリコン膜１５を、例えばLPCVD
（Low Pressure Chemical Vapor
Deposition）法により、膜厚が75nｍになるよ
うに堆積形成する。この時、シリコン窒化膜１
３とシリコン基板１１の〓間も、ポリシリコン
膜１５で埋められる。
次に、第１図ｅに示すように、1000℃のH2
＋O2雰囲気中で、このポリシリコン膜１５を
酸化し、シリコン酸化膜１５′を形成する。こ
の時、形成されるシリコン酸化膜１５′の膜厚
は約150nｍとなる。さらに酸化を継続し、シ
リコン窒化膜１３をマスクにシリコン基板１１
を選択的に酸化し、素子分離用絶縁膜１６（シ
リコン酸化膜）を、例えば800nｍ程度形成す
る。
＋O2雰囲気中で、このポリシリコン膜１５を
酸化し、シリコン酸化膜１５′を形成する。こ
の時、形成されるシリコン酸化膜１５′の膜厚
は約150nｍとなる。さらに酸化を継続し、シ
リコン窒化膜１３をマスクにシリコン基板１１
を選択的に酸化し、素子分離用絶縁膜１６（シ
リコン酸化膜）を、例えば800nｍ程度形成す
る。
次に、第１図ｆに示すように、例えばNH4F
溶液でシリコン酸化膜１５′を除去する。さら
に続いて、例えばCDE（Chemcal Dry
Etching）法により、シリコン窒化膜１３を除
去し、素子分離用絶縁膜１６を露出させる。
溶液でシリコン酸化膜１５′を除去する。さら
に続いて、例えばCDE（Chemcal Dry
Etching）法により、シリコン窒化膜１３を除
去し、素子分離用絶縁膜１６を露出させる。
最後に、第１図ｇに示すように、例えば
NH4F溶液でシリコン酸化膜１２を除去し、素
子形成領域のシリコン基板１１を露出させるこ
とによつて、素子領域、および素子分離領域の
形成を終了する。この後、既知の方法により素
子形成領域上に所定の素子を形成すればよい。
NH4F溶液でシリコン酸化膜１２を除去し、素
子形成領域のシリコン基板１１を露出させるこ
とによつて、素子領域、および素子分離領域の
形成を終了する。この後、既知の方法により素
子形成領域上に所定の素子を形成すればよい。
このような、素子分離用絶縁膜の製造方法を
用いた半導体装置の製造方法によると、耐酸化
性膜であるシリコン窒化膜１３とシリコン基板
１１との間の〓間に酸化性膜であるポリシリコ
ン膜１５が介在していることにより、シリコン
窒化膜１３をマスクに選択酸化を行なう際、酸
化剤（酸素）がこのポリシリコン層１５を酸化
しながら（酸化剤として消費されながら）進行
するようになる。従つて、酸化剤（酸素）が表
面保護膜である酸化膜中を単に拡散で移動する
場合に比較して、その量、および移動する速度
ともに低下する。従つて、シリコン窒化膜１３
の下に入込む酸化剤（酸素）によつてこのシリ
コン窒化膜１３の下のシリコン基板１１が酸化
されて形成されるバーズビークの伸びは減少す
る。この結果、素子分離用絶縁膜の出来上がり
寸法の誤差が縮小する。
用いた半導体装置の製造方法によると、耐酸化
性膜であるシリコン窒化膜１３とシリコン基板
１１との間の〓間に酸化性膜であるポリシリコ
ン膜１５が介在していることにより、シリコン
窒化膜１３をマスクに選択酸化を行なう際、酸
化剤（酸素）がこのポリシリコン層１５を酸化
しながら（酸化剤として消費されながら）進行
するようになる。従つて、酸化剤（酸素）が表
面保護膜である酸化膜中を単に拡散で移動する
場合に比較して、その量、および移動する速度
ともに低下する。従つて、シリコン窒化膜１３
の下に入込む酸化剤（酸素）によつてこのシリ
コン窒化膜１３の下のシリコン基板１１が酸化
されて形成されるバーズビークの伸びは減少す
る。この結果、素子分離用絶縁膜の出来上がり
寸法の誤差が縮小する。
尚、このような、素子分離用絶縁膜の製造方
法を用いた半導体装置の製造方法では、ポリシ
リコン膜１５を全て酸化しきることが重要とな
る。例えばこのポリシリコン層１５が全て酸化
されずに僅かに残存したとすると、この酸化さ
れなかつたシリコン層１５を除去する際に、シ
リコン基板１１を傷める恐れがある。よつて、
この耐酸化性膜であるシリコン窒化膜１３とシ
リコン基板１１との間の〓間に介在する酸化性
膜であるポリシリコン酸化膜１５は、〓間を形
成するオーバーエツチングの際に、その量を半
導体装置の製造工程等における条件により適切
に調節し、ポリシリコン膜１５が全て酸化しき
れるように調整することが必要である。
法を用いた半導体装置の製造方法では、ポリシ
リコン膜１５を全て酸化しきることが重要とな
る。例えばこのポリシリコン層１５が全て酸化
されずに僅かに残存したとすると、この酸化さ
れなかつたシリコン層１５を除去する際に、シ
リコン基板１１を傷める恐れがある。よつて、
この耐酸化性膜であるシリコン窒化膜１３とシ
リコン基板１１との間の〓間に介在する酸化性
膜であるポリシリコン酸化膜１５は、〓間を形
成するオーバーエツチングの際に、その量を半
導体装置の製造工程等における条件により適切
に調節し、ポリシリコン膜１５が全て酸化しき
れるように調整することが必要である。
(2) 以下、第２の実施例として、第２図ａ乃至第
２図ｅを参照して説明する。
２図ｅを参照して説明する。
まず、第２図ａに示すように、例えばＰ型
（面方位100）で比抵抗が１〜2Ωcmのシリコン
基板１１に第１の実施例の工程と同様の工程に
より、第１の実施例の第１図ｄまでの状態の半
導体装置が形成される。
（面方位100）で比抵抗が１〜2Ωcmのシリコン
基板１１に第１の実施例の工程と同様の工程に
より、第１の実施例の第１図ｄまでの状態の半
導体装置が形成される。
次に、第２図ｂに示すように、例えばRIE法
によりポリシリコン層１５を選択的に除去す
る。この際、シリコン窒化膜１３と、シリコン
基板１１の〓間のポリシリコン膜１５は、シリ
コン窒化膜１３をマスクとして残す。
によりポリシリコン層１５を選択的に除去す
る。この際、シリコン窒化膜１３と、シリコン
基板１１の〓間のポリシリコン膜１５は、シリ
コン窒化膜１３をマスクとして残す。
次に、第２図ｃに示すように、1000℃のH2
＋O2雰囲気中で、シリコン窒化膜１３をマス
クにシリコン基板１１を選択的に酸化し、素子
分離用絶縁膜１６（シリコン酸化膜）を、例え
ば800nｍ程度形成する。この時、同時にポリ
シリコン膜１５も酸化し、シリコン酸化膜１
５′を形成する。この時、形成されるシリコン
酸化膜１５′の膜厚は約150nｍとなる。
＋O2雰囲気中で、シリコン窒化膜１３をマス
クにシリコン基板１１を選択的に酸化し、素子
分離用絶縁膜１６（シリコン酸化膜）を、例え
ば800nｍ程度形成する。この時、同時にポリ
シリコン膜１５も酸化し、シリコン酸化膜１
５′を形成する。この時、形成されるシリコン
酸化膜１５′の膜厚は約150nｍとなる。
次に、第２図ｄに示すように、例えばCDE
（Chemcal Dry Etching）法により、シリコン
窒化膜１３を除去する。この時、シリコン酸化
膜１２，１５′、および１６は、ほとんど除去
されない。
（Chemcal Dry Etching）法により、シリコン
窒化膜１３を除去する。この時、シリコン酸化
膜１２，１５′、および１６は、ほとんど除去
されない。
最後に、第２図ｅに示すように、例えば
NH4F溶液でシリコン酸化膜１２、およびシリ
コン酸化膜１５′を除去し、素子形成領域のシ
リコン基板１１露出させることによつて、素子
領域、および素子分離領域の形成を終了する。
NH4F溶液でシリコン酸化膜１２、およびシリ
コン酸化膜１５′を除去し、素子形成領域のシ
リコン基板１１露出させることによつて、素子
領域、および素子分離領域の形成を終了する。
このような、素子分離用絶縁膜の製造方法を
用いた半導体装置の製造方法によると、第１の
実施例と同様に、耐酸化性膜であるシリコン窒
化膜１３とシリコン基板１１との間の〓間に酸
化性膜であるポリシリコン膜１５が介在してい
ることにより、シリコン窒化膜１３をマスクに
選択酸化行なう際、酸化剤（酸素）がこのポリ
シリコン層１５を酸化しながら（酸化剤として
消費されながら）進行するようになる。従つ
て、酸化剤（酸素）が表面保護膜である酸化膜
中を単に拡散で移動する場合に比較して、その
量、および移動する速度ともに低下する。従つ
て、シリコン窒化膜１３の下に入込む酸化剤
（酸素）によつてこのシリコン窒化膜１３の下
のシリコン基板１１が酸化されて形成されるバ
ーズビークの伸びは減少する。この結果、素子
分離用絶縁膜の出来上がり寸法の誤差が縮小す
る。
用いた半導体装置の製造方法によると、第１の
実施例と同様に、耐酸化性膜であるシリコン窒
化膜１３とシリコン基板１１との間の〓間に酸
化性膜であるポリシリコン膜１５が介在してい
ることにより、シリコン窒化膜１３をマスクに
選択酸化行なう際、酸化剤（酸素）がこのポリ
シリコン層１５を酸化しながら（酸化剤として
消費されながら）進行するようになる。従つ
て、酸化剤（酸素）が表面保護膜である酸化膜
中を単に拡散で移動する場合に比較して、その
量、および移動する速度ともに低下する。従つ
て、シリコン窒化膜１３の下に入込む酸化剤
（酸素）によつてこのシリコン窒化膜１３の下
のシリコン基板１１が酸化されて形成されるバ
ーズビークの伸びは減少する。この結果、素子
分離用絶縁膜の出来上がり寸法の誤差が縮小す
る。
また、ポリシリコン膜１５を、シリコン窒化
膜１３とシリコン基板１１との間の〓間の部分
を除き、酸化工程の前に除去しているので、素
子分離用絶縁膜の酸化工程において、ポリシリ
コン膜１５を介さずに直接、シリコン基板１１
を酸化できるので、より厚い素子分離絶縁膜を
形成するのに有利である。またNH4F溶液でシ
リコン酸化膜１２、および１５′を除去する工
程を１回にすることができるので、工程の簡略
化が達成される。
膜１３とシリコン基板１１との間の〓間の部分
を除き、酸化工程の前に除去しているので、素
子分離用絶縁膜の酸化工程において、ポリシリ
コン膜１５を介さずに直接、シリコン基板１１
を酸化できるので、より厚い素子分離絶縁膜を
形成するのに有利である。またNH4F溶液でシ
リコン酸化膜１２、および１５′を除去する工
程を１回にすることができるので、工程の簡略
化が達成される。
尚、この第２の実施例においても、第１の実
施例同様、耐酸化性膜であるシリコン窒化膜１
３とシリコン基板１１との間の〓間を形成する
オーバーエツチングの際に、その量を半導体装
置の製造工程等における条件により適切に調節
し、ポリシリコン膜１５が全て酸化しきれるよ
うに調整することが必要である。
施例同様、耐酸化性膜であるシリコン窒化膜１
３とシリコン基板１１との間の〓間を形成する
オーバーエツチングの際に、その量を半導体装
置の製造工程等における条件により適切に調節
し、ポリシリコン膜１５が全て酸化しきれるよ
うに調整することが必要である。
［発明の効果］
以上説明したようにこの発明によると、出来上
がり素子分離用絶縁膜厚を500〜600nｍとする
と、シリコン窒化膜の開口幅の寸法と、形成され
た素子分離領域の水平方向の寸法の誤差は0.8〜
1.2μｍとなり、従来に比較し、約0.4μｍ誤差を縮
小させることが可能となる。これにより、実用的
な素子分離領域の幅を1.6μｍ程度まで縮小するこ
とが可能となる。
がり素子分離用絶縁膜厚を500〜600nｍとする
と、シリコン窒化膜の開口幅の寸法と、形成され
た素子分離領域の水平方向の寸法の誤差は0.8〜
1.2μｍとなり、従来に比較し、約0.4μｍ誤差を縮
小させることが可能となる。これにより、実用的
な素子分離領域の幅を1.6μｍ程度まで縮小するこ
とが可能となる。
尚、従来法でも出来上がり素子分離用絶縁膜厚
を薄くすることが許されるとして素子分離用絶縁
膜形成用の選択酸化膜厚を薄くしたり、シリコン
窒化膜厚を厚くしたりすることにより、出来上が
りの最小素子分離幅を小さくすることは可能であ
るが、このような条件に本発明を適用すれば、さ
らに素子分離幅を微細化できることは勿論であ
る。
を薄くすることが許されるとして素子分離用絶縁
膜形成用の選択酸化膜厚を薄くしたり、シリコン
窒化膜厚を厚くしたりすることにより、出来上が
りの最小素子分離幅を小さくすることは可能であ
るが、このような条件に本発明を適用すれば、さ
らに素子分離幅を微細化できることは勿論であ
る。
第１図はこの発明の第１の実施例に係わる半導
体装置の製造方法について、製造工程順に示した
断面図、第２図はこの発明の第２の実施例に係わ
る半導体装置の製造方法について製造工程順に示
した断面図である。 １１……シリコン基板、１２……表面保護膜、
１３……シリコン窒化膜、１４……反転防止層、
１５……ポリシリコン膜、１５′……シリコン酸
化膜、１６……素子分離用絶縁膜。
体装置の製造方法について、製造工程順に示した
断面図、第２図はこの発明の第２の実施例に係わ
る半導体装置の製造方法について製造工程順に示
した断面図である。 １１……シリコン基板、１２……表面保護膜、
１３……シリコン窒化膜、１４……反転防止層、
１５……ポリシリコン膜、１５′……シリコン酸
化膜、１６……素子分離用絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に表面保護膜および耐酸化性膜
を順次形成する工程と、前記耐酸化性膜の素子分
離領域に対応する部分を選択的に除去して開口を
形成する工程と、等方性エツチングにより前記開
口内に露出した表面保護膜を前記半導体基板の表
面に沿つて水平方向にエツチングし前記耐酸化性
膜の下層に位置する前記表面保護膜の一部を除去
して前記半導体基板と耐酸化性膜との間に〓間を
形成する工程と、全面に酸化性膜を形成して先に
表面保護膜の一部を除去して前記半導体基板と前
記耐酸化性膜の間に形成した〓間の部分をこの酸
化性膜で埋め込む工程と、この酸化性膜を酸化し
て第１の酸化膜としさらに酸化を進め前記耐酸化
性膜をマスクに前記半導体基板を選択的に酸化し
て前記素子分離領域に対応する部分の半導体基板
中に所定の深さまで達する厚い第２の酸化膜を形
成する工程と、前記第１の酸化膜を除去する工程
と、前記耐酸化性膜および素子領域に対応する部
分の残存する前記第１の酸化膜と前記耐酸化性膜
を除去する工程と、前記表面保護膜を除去して前
記半導体基板表面を露出する工程と、この露出し
た素子領域に対応する部分の半導体基板上に半導
体素子を形成する工程とを具備することを特徴と
する半導体装置の製造方法。 ２ 半導体基板上に表面保護膜および耐酸化性膜
を順次形成する工程と、前記耐酸化性膜の素子分
離領域に対応する部分を除去して開口を形成する
工程と、等方性エツチングにより前記開口内に露
出した表面保護膜を前記半導体基板の表面に沿つ
て水平方向にエツチングし前記耐酸化性膜の下層
に位置する前記表面保護膜の一部を除去して前記
半導体基板と耐酸化性膜との間に〓間を形成する
工程と、全面に酸化性膜を形成して先に表面保護
膜の一部を除去して前記半導体基板と前記耐酸化
性膜との間に形成した〓間の部分も前記酸化性膜
で埋め込む工程と、異方性エツチングにより前記
酸化性膜を前記半導体基板と前記耐酸化性膜との
間に形成した〓間の部分のみ残して除去する工程
と、前記耐酸化性膜をマスクに前記半導体基板を
選択的に酸化して前記素子分離領域に対応する部
分の半導体基板中に所定の深さまで達する厚い第
１の酸化膜を形成する工程と、同時に前記〓間に
残る酸化性膜を酸化して第２の酸化膜を形成する
工程と、前記耐酸化性膜を除去する工程と、前記
第２の酸化膜および前記表面保護膜を除去して前
記半導体基板表面を露出する工程と、この露出し
た素子領域に対応する部分の半導体基板上に半導
体素子を形成する工程とを具備することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30918288A JPH02155234A (ja) | 1988-12-07 | 1988-12-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30918288A JPH02155234A (ja) | 1988-12-07 | 1988-12-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155234A JPH02155234A (ja) | 1990-06-14 |
| JPH0553298B2 true JPH0553298B2 (ja) | 1993-08-09 |
Family
ID=17989916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30918288A Granted JPH02155234A (ja) | 1988-12-07 | 1988-12-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02155234A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100186514B1 (ko) * | 1996-06-10 | 1999-04-15 | 문정환 | 반도체 소자의 격리영역 형성방법 |
-
1988
- 1988-12-07 JP JP30918288A patent/JPH02155234A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02155234A (ja) | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5270265A (en) | Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure | |
| JP3065829B2 (ja) | 半導体装置 | |
| JPH0214782B2 (ja) | ||
| JPS6228578B2 (ja) | ||
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| KR100218872B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0434305B2 (ja) | ||
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPH0553298B2 (ja) | ||
| JPH0434306B2 (ja) | ||
| JPS6314498B2 (ja) | ||
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0562463B2 (ja) | ||
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPS63188952A (ja) | 半導体装置の製造方法 | |
| KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JP2517906B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPH0330300B2 (ja) | ||
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS6322065B2 (ja) | ||
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 |