CN103872096B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中，所述半导体结构包括：半导体衬底，所述半导体衬底中形成有隔离沟槽；隔离层，填充满所述隔离沟槽；吸光层，位于所述隔离层内。在本发明所形成半导体结构表面的光刻胶层中形成光刻图形时，可避免出现光刻胶层过度曝光现象，所形成光刻图形的尺寸与设计尺寸一致，提高所形成半导体结构的成品率。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体集成电路的制造过程中，光刻是一种用于定义后续工艺区域的常用工艺。所述光刻工艺包括：首先，在半导体衬底表面形成光刻胶层（photoresist，PR）；接着，对所述光刻胶层进行曝光、显影，在光刻胶层中形成光刻图形，所述光刻图形暴露出待处理的半导体衬底表面；最后，以包含光刻图形的光刻胶层为掩模，对待处理的半导体衬底进行刻蚀或离子注入等后续工艺。

在半导体器件的前段工艺（Front End Of Line，FEOL）中，采用光刻工艺形成阱区的过程如图1至图4所示，包括：

参考图1，提供半导体衬底100，所述半导体衬底100包括有源区100a和其他区域100b，所述有源区100a和其他区域100b之间形成有浅沟槽隔离结构101；所述半导体衬底100的材料为硅、硅锗、碳化硅或砷化镓等，所述浅沟槽隔离结构101的材料为氧化硅。

参考图2，形成覆盖所述半导体衬底100和浅沟槽隔离结构101上表面的光刻胶层102。

参考图3，对所述光刻胶层102进行曝光、显影，在光刻胶层102中形成光刻图形103，所述光刻图形103暴露出有源区100a表面。

参考图4，以包含光刻图形103的光刻胶层102为掩模，对所述有源区100a进行离子注入，形成阱区104。

然而，通过上述光刻工艺形成阱区104时，所形成光刻图形103的尺寸与设计尺寸不一致，导致所形成阱区104的尺寸与设计尺寸存在差异。

更多采用光刻工艺形成半导体器件的方法请参考专利号为US6607984B1的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，使所形成光刻图形的尺寸与设计尺寸一致，提高所形成半导体结构的成品率。

为解决上述问题，本发明提供了一种半导体结构，包括：

半导体衬底，所述半导体衬底中形成有隔离沟槽；

隔离层，填充满所述隔离沟槽；

吸光层，位于所述隔离层内。

相应的，本发明还提供了一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底内形成有隔离沟槽；

在所述隔离沟槽内填充满隔离层；

其中，在所述隔离沟槽内填充满隔离层过程中，于所述隔离层内形成吸光层。

可选的，所述隔离层包括第一隔离层和第二隔离层，在所述隔离沟槽内填充满隔离层，包括：在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上由下至上依次形成第一隔离层、吸光层和第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层、吸光层和第二隔离层。

可选的，所述隔离层包括第一隔离层和第二隔离层，在所述隔离沟槽内填充满隔离层，包括：在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上形成第一隔离层；在隔离沟槽底面上的第一隔离层上形成吸光层，所述吸光层的上表面低于隔离沟槽两侧半导体衬底的上表面；在所述第一隔离层和吸光层的上表面上形成第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层和第二隔离层。

与现有技术相比，本发明技术方案具有以下优点：

在隔离沟槽内填充满内部形成有吸光层的绝缘层，作为将半导体衬底中有源区与其他区域隔离的浅沟槽隔离结构，由于所述吸光层能够吸收从隔离层表面入射的入射光以及从隔离层与半导体衬底相接触的界面反射的反射光，后续通过曝光、显影工艺在位于半导体衬底和绝缘层上的光刻胶层中形成暴露出有源区的光刻图形时，避免入射光在绝缘层与半导体衬底相接触的界面发生若干次反射，而再次从绝缘层的上表面射出，进而避免从下方对光刻胶层进一步曝光，使所形成光刻图形的尺寸与设计尺寸一致；后续以包含光刻图形的光刻胶层为掩模，对暴露出的有源区进行离子注入，以形成阱区时，能够保证所形成阱区的尺寸与设计尺寸一致，提高所形成半导体结构的性能。

附图说明

图1至图4为现有技术采用光刻胶层为掩膜形成阱区的示意图；

图5为现有技术采用光刻胶层为掩膜形成阱区时，对包含光刻图形的光刻胶层再次曝光的示意图；

图6为现有技术采用光刻胶层为掩膜形成阱区时，在光刻胶层下方形成底部抗反射层的示意图；

图7~图12为本发明半导体结构的形成方法一个实施例的示意图；

图13~图18为本发明半导体结构的形成方法另一个实施例的示意图。

具体实施方式

正如背景技术部分所述，现有技术以光刻胶层为掩模在半导体衬底中形成阱区时，由于光刻胶层中光刻图形的尺寸与设计尺寸不一致，导致所形成阱区的尺寸与设计尺寸存在差异。

针对上述缺陷，发明人经过研究发现，具体请参考图5，当对所述光刻胶层102进行曝光时，由于所述浅沟槽隔离结构101的材料为氧化硅，其消光系数k=0，为透明材料，而所述半导体衬底100的材料为硅、硅锗、碳化硅或砷化镓等不透光材料，因此所述半导体衬底100与浅沟槽隔离结构101相接触的界面105形成能够反光的镜面；在对光刻胶层102曝光过程中，入射光在所述界面105处被反射至光刻胶层102的底部，从而导致反射光从下方对所述光刻胶层102进一步曝光，导致曝光、显影后形成于光刻胶层102中光刻图形103的尺寸与设计尺寸不一致。

而且，由于界面105处的反射光受到所述界面105的倾角以及所述浅沟槽隔离结构101的深度的影响，并与所述光刻胶层102到有源区100a和其他区域100b的距离有关，当所述光刻胶层102覆盖部分浅沟槽隔离结构101时，会导致光刻图形103的尺寸与设计尺寸之间存在大于0nm且小于或者等于100nm差异；在以包含光刻图形103的光刻胶层102为掩模，对所述半导体衬底100进行离子注入后，形成图4中阱区104的尺寸也与设计尺寸不一致，从而影响半导体器件的性能。

目前，随着半导体器件设计面积不断地缩小，半导体器件的特征尺寸（CriticalDimension，CD）也越来越小，对特征尺寸的控制也越来越严格，以确保半导体器件的性能；因此，在采用光刻胶层为掩模形成阱区时，如何精确控制光刻胶层中光刻图形的尺寸，减小光刻图形的尺寸与设计尺寸之间差异成为亟待解决的问题之一。

参考图6，现有技术通过在光刻胶层102下方形成底部抗反射层110（bottom anit-reflection coat，BARC）来解决上述问题，所述底部抗反射层110的材料为氮化钛、氮化硅或有机抗反射涂层等。然而，在对半导体衬底100进行离子注入形成阱区之前，需先通过刻蚀工艺去除未被形成有光刻图形103的光刻胶层102覆盖的底部抗反射层110，而该刻蚀工艺会对半导体衬底100的表面造成损伤，导致所形成半导体器件的性能下降。

发明人经过进一步研究发现，可在形成图5中浅沟槽隔离结构101时，在浅沟槽隔离结构101中形成吸光层，该吸光层能够吸收从浅沟槽隔离结构101表面入射，并从隔离层101与半导体衬底100相接触的界面105反射的反射光，避免反射光从下方对光刻胶层102进一步曝光，使所形成光刻图形103的尺寸与设计尺寸一致，进而保证所形成阱区的尺寸与设计尺寸一致。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

实施例一

参考图7，提供半导体衬底200，所述半导体衬底200中形成有隔离沟槽204，相邻两个隔离沟槽204定义出半导体衬底200中的有源区200a。

本实施例中，所述半导体衬底200的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。

本实施例中，半导体衬底200的有源区200a在后续工艺中用于形成MOS器件，因此，需要形成暴露出半导体衬底200中有源区200a的光刻胶层，从而能够在后续工艺中对所述有源区200a进行阱区掺杂。

在其他实施例中，所述有源区200a还可用于形成制作工艺中包括以光刻胶层为掩模步骤的其他半导体器件。

本实施例中，所述隔离沟槽204两侧的半导体衬底200上还形成有阻挡层202，所述阻挡层202的材料为氮化硅。在形成隔离沟槽204过程中，所述阻挡层202用于确定隔离沟槽204的位置；在后续形成隔离层时，所述阻挡层202可作为化学机械研磨工艺的阻挡层，有效保护所述半导体衬底200的表面免受损伤，从而使所形成半导体器件内的缺陷较少，性能较好。

形成图7中所述隔离沟槽204可包括如下步骤：

提供半导体衬底200；

在所述半导体衬底200上形成阻挡层202；

刻蚀所述阻挡层202，形成贯穿所述阻挡层202厚度的开口（图未示），所述开口的位置与后续形成于半导体衬底200中隔离沟槽204的位置对应；

以阻挡层202为掩模，沿开口刻蚀所述半导体衬底200，形成隔离沟槽204，所述相邻两个隔离沟槽204定义出半导体衬底200中的有源区200a。

本实施例中，形成所述阻挡层202的方法为化学气相沉积工艺或物理气相沉积工艺。

在其他实施例中，在所述半导体衬底200上形成阻挡层202之前，还包括：在所述半导体衬底200上形成氧化衬垫层（图未示），所述氧化衬垫层能够使所述阻挡层202和半导体衬底200更好的键合，从而使阻挡层202的保护效果更佳。所述氧化衬垫层的材料为氧化硅，形成方法可为化学气相沉积工艺。

参考图8，在图7中所述隔离沟槽204的底面和侧壁以及阻挡层202的上表面上由下至上依次形成第一隔离层206a、吸光层208a和第二隔离层210a，所述第二隔离层210a的上表面不低于所述阻挡层202的上表面。

本实施例中，所述第一隔离层206a的材料为氧化硅，厚度为1nm~50nm，所述氧化硅为透明材料，其消光系数k为0；形成所述第一隔离层206a的方法可为化学气相沉积工艺。所述吸光层208a的材料为无机抗反射层，如氮化硅、氮氧化硅或者碳氧化硅，厚度为5nm~50nm，形成所述吸光层208a的方法为化学气相沉积工艺；所述吸光层208a的折射率n为1.5~2.5，消光系数k为0.3~2，所吸收的光波长为193nm~248nm；其中，所述吸光层208a的折射率n能够通过调节材料中所掺杂的氮或碳的原子百分比浓度进行调节，以满足不同的技术需求。所述第二隔离层210a的材料与第一隔离层206a的材料和形成方法均相同，在此不再赘述，所述第二隔离层210a的厚度为250nm~1000nm；其中，所述第二隔离层210a的上表面不低于所述阻挡层202的上表面，以保证图7中所述隔离沟槽204被完全填满。

参考图9，对图8中所述第二隔离层210a、吸光层208a和第一隔离层206a进行平坦化工艺，至暴露出所述阻挡层202、第一隔离层206b、吸光层208b和第二隔离层210b，形成包括第一隔离层206b、吸光层208b和第二隔离层210b的浅沟槽隔离结构211。

本实施例中，所述平坦化工艺可为化学机械研磨工艺。

所述第一隔离层206b和第二隔离层210b作为浅沟槽隔离结构211中的隔离层，所述吸光层208b通过第一隔离层206b与所述半导体衬底200相互隔离，避免吸光层208b直接与半导体衬底200接触而对浅沟槽隔离结构211的隔离效果造成影响。

本实施例中，射入所述第二隔离层210b的入射光被所述吸光层208b吸收。由于所述第一隔离层206b的厚度较薄，所述吸光层208b的下表面与半导体衬底200和第一隔离层206b相接触的界面之间的间隔较小，射入所述第一隔离层206a的入射光在第一隔离层206b和半导体衬底200相接触的界面发生反射后即被吸光层208b吸收，可有效避免射入第一隔离层206b的入射光在半导体衬底200和第一隔离层206b相接触的界面发生多次反射，而再次从第一隔离层206b的表面射出，进而在后续工艺中避免对半导体衬底200上的光刻胶层202进一步曝光。

在其他实施例中，在形成第一隔离层206a之前，还包括：在所述隔离沟槽204的底面和侧壁形成衬氧层（图未示），以提高第一隔离层206a与半导体衬底200的结合度。具体的，形成所述衬氧层的方法可为热氧化工艺。

参考图10，去除图9中所述阻挡层202。

去除所述阻挡层202的方法可为湿法刻蚀或者干法刻蚀。由于湿法刻蚀工艺简单，且对半导体衬底200的损伤较小，因此，较佳的是采用湿法刻蚀去除所述阻挡层202。

在其他实施例中，当所述半导体衬底200表面还形成有氧化衬垫层时，在去除所述阻挡层202之后，去除所述氧化衬垫层。具体的，去除所述氧化衬垫层的方法为干法刻蚀或湿法刻蚀，较佳的是湿法刻蚀，所述湿法刻蚀的刻蚀溶液为氢氟酸溶液。

参考图11，形成覆盖图10中所述半导体衬底200和浅沟槽隔离结构211的上表面的光刻胶层212a。

所述光刻胶层212a的厚度为40nm~2000nm，所述光刻胶层212a的形成工艺为旋涂工艺，旋涂的速率为300r/min~4000r/min，旋涂的温度为20℃~25℃；在旋涂工艺之后，对所旋涂的光刻胶进行热处理，所述热处理的温度为50℃~200℃，热处理的时间为20s~200s；在热处理之后，将涂布过光刻胶的半导体衬底200冷却至室温，形成光刻胶层212a。

参考图12，图形化图11中所述光刻胶层212a，在图形化后的光刻胶层212b中形成光刻图形214，暴露出所述有源区200a的上表面。

本实施例中，图形化所述光刻胶层212a的方法为曝光、显影工艺。

受到现有光刻工艺中对准精度的限制，无法仅对半导体衬底200中有源区200a上表面的光刻胶层212a进行曝光，进而无法在显影工艺之后仅暴露半导体衬底200中的有源区200a。因此，为了使半导体衬底200中有源区200a的上表面完全暴露，在对位于半导体衬底200的有源区200a上表面的光刻胶层212a进行曝光时，还对位于浅沟槽隔离结构211上表面紧邻有源区200a的部分光刻胶层212a进行曝光。

在对光刻胶层212a进行曝光时，由于射入浅沟槽隔离结构211上表面的入射光以及从浅沟槽隔离结构211与半导体衬底200相接触的界面反射出的反射光被第一隔离层206b和第二隔离层210b之间的吸光层208b吸收，不会从下方对光刻胶层212a进一步曝光，使显影后形成于光刻胶层212b中光刻图形214的尺寸与设计尺寸一致。

继续参考图12，以图形化后的光刻胶层212b为掩模，对半导体衬底200的有源区200a进行离子注入，形成阱区216。

本实施例中，对半导体衬底200的有源区200a进行离子注入时离子的导电类型由所形成MOS器件的类型所决定。当半导体衬底200的有源区200a用于形成NMOS器件时，对有源区200a进行离子注入时离子的导电类型为P型，如硼离子、二氟化硼离子等。当半导体衬底200的有源区200a用于形成PMOS器件时，对有源区200a进行离子注入的离子的导电类型为N型，如磷离子、砷离子等。

在其他实施例中，在对半导体衬底200的有源区200a进行离子注入之前，还包括：在所述有源区200a表面形成保护层（图未示），以在进行离子注入时保护有源区200a表面免受损伤。所述保护层的材料为氧化硅，形成所述保护层的方法可为热氧化工艺。

本实施例中，由于从隔离层表面入射的入射光和隔离层与半导体衬底200相接触的界面反射出的反射光被吸光层208b吸收，可有效避免从下方对光刻胶层212a进一步曝光，形成于光刻胶层212b中光刻图形214的尺寸与设计尺寸一致，使得所形成阱区216的尺寸与其设计尺寸一致，保证了所形成半导体器件的性能。

实施例二

参考图13，提供半导体衬底300，所述半导体衬底300中形成有定义出有源区300a的隔离沟槽（图未示），所述隔离沟槽两侧的半导体衬底300上还形成有阻挡层302。

本实施例中，所述半导体衬底300、阻挡层302的材料分别与实施例一中半导体衬底200、阻挡层202的材料相同，所述隔离沟槽的形成方法与实施例一中隔离沟槽204的形成方法相同，在此不再赘述。

继续参考图13，在所述隔离沟槽的底面和侧壁以及阻挡层302的上表面形成第一隔离层306a。

本实施例中，所述第一隔离层306a的材料为氧化硅，所述第一隔离层306a的厚度为1nm~50nm，所述氧化硅为透明材料，其消光系数k为0，形成所述第一隔离层306a的方法为化学气相沉积工艺。

参考图14，在图13中隔离沟槽底面上的第一隔离层306a上形成吸光层308，所述吸光层308的上表面低于所述半导体衬底300的上表面。

本实施例中，所述吸光层308的材料、厚度、折射率、消光系数以及所吸收的光波长分别与实施例一中吸光层208a的材料、形成方法、厚度、折射率、消光系数以及所吸收的光波长相同，在此不再赘述。

本实施例中，形成吸光层308可包括如下步骤：

在图13中第一隔离层306a上形成吸光层材料（图未示），位于隔离沟槽上方吸光层材料的上表面不低于所述阻挡层302上第一隔离层306a的上表面；

进行平坦化工艺，至暴露出阻挡层302上方的第一隔离层306a；

对平坦化工艺之后剩余的吸光层材料进行湿法刻蚀工艺，使吸光层材料的上表面低于所述阻挡层302的上表面，形成吸光层308。

具体的，形成所述吸光层材料的方法为化学气相沉积工艺，所述吸光层材料的厚度为200nm~500nm。通过化学机械研磨工艺进行所述平坦化工艺。所述湿法刻蚀的溶液可为热磷酸溶液。吸光层308的厚度为5nm~50nm。

参考图15，在图14中所述第一隔离层306a和吸光层308的上表面形成第二隔离层310a，所述隔离沟槽中第二隔离层310a的上表面不低于所述阻挡层302的上表面。本实施例中，所述第二隔离层310a的材料为氧化硅，厚度为250nm~1000nm，形成方法可为化学气相沉积工艺。

参考图16，对图15中所述第一隔离层306a和第二隔离层310a进行平坦化工艺，至暴露出所述阻挡层302、第一隔离层306b和第二隔离层310b，形成包括第一隔离层306b、吸光层308和第二隔离层310b的浅沟槽隔离结构311。

本实施例中，所述平坦化工艺为化学机械研磨工艺。

所述第一隔离层306b和第二隔离层310b作为浅沟槽隔离结构311中的隔离层，所述吸光层308通过第一隔离层306b与所述半导体衬底300相互隔离，避免吸光层308直接与半导体衬底300接触而对浅沟槽隔离结构311的隔离效果造成影响。

本实施例中，射入所述第二隔离层310b的入射光被所述吸光层308吸收；而对于射入所述第一隔离层306b的入射光，由于吸光层308的侧壁与半导体衬底300和第一隔离层306b相接触的界面在水平方向上距离较小，所述吸光层308的上表面与所述半导体衬底300上表面的距离也较小，射入所述第一隔离层306b的入射光较少，其在第一隔离层306b与半导体衬底300相接触的界面发生反射的反射光能够被吸光层308吸收；因此，位于第一隔离层306b和第二隔离层310b之间的吸光层308可有效避免射入其隔离层的入射光以及在第一隔离层306b与半导体衬底300相接触的界面发生反射的反射光从隔离层表面射出，进而在后续工艺中避免对半导体衬底300上的光刻胶层进一步曝光。

参考图17，去除图16中所述阻挡层302。

参考图18，在图17中所述半导体衬底300和浅沟槽隔离结构311的上表面形成包含光刻图形314的光刻胶层312，所述光刻图形314暴露出所述有源区300a。

本实施例中，去除图16中所述阻挡层302以及形成图18中包含光刻图形314的光刻胶层312的方法请参考实施例一中相应的步骤，在此不再赘述。

在光刻胶层312中形成光刻图形314时，由于射入第一隔离层306b和第二隔离层310b上表面的入射光以及在第一隔离层306b与半导体衬底300相接触的界面发生反射的反射光被隔离层中的吸光层308吸收，有效保证所形成光刻图形314的尺寸与设计尺寸一致。

继续参考图18，以包含光刻图形314的光刻胶层312为掩模，对所述有源区300a进行离子注入，形成阱区316。

本实施例中，形成阱区316的方法与实施例一中形成阱区216的方法相同，不做赘述。由于形成于光刻胶层312中光刻图形314的尺寸与设计尺寸一致，保障了所形成阱区316的尺寸与其设计尺寸一致，提高了所形成半导体器件的性能。

参考图10，本发明提供了一种半导体结构，包括：半导体衬底200，所述半导体衬底200中形成有隔离沟槽，相邻隔离沟槽定义出半导体衬底200中的有源区200a；浅沟槽隔离结构211，位于半导体衬底200中的隔离沟槽内，所述浅沟槽隔离结构211包括第一隔离层206b和第二隔离层210b以及位于第一隔离层206b和第二隔离层210b之间的吸光层208b，所述第一隔离层206b和第二隔离层210b的上表面不低于所述半导体衬底200的上表面，所述吸光层208b通过第一隔离层206b与所述半导体衬底200相互隔离，用以吸收从所述第一隔离层206b和第二隔离层210b上表面入射的入射光以及在第一隔离层206b与半导体衬底200相接触的界面发生反射的反射光。所述第一隔离层206b和第二隔离层210b作为浅沟槽隔离结构211中的隔离层。

参考图17，本发明还提供了一种半导体结构，包括：半导体衬底300，所述半导体衬底300中形成有隔离沟槽，相邻隔离沟槽定义出半导体衬底300中的有源区300a；浅沟槽隔离结构311，位于半导体衬底300中的隔离沟槽内，所述浅沟槽隔离结构311包括第一隔离层306b和第二隔离层310b以及位于第一隔离层306b和第二隔离层310b之间的吸光层308，所述第一隔离层306b和第二隔离层310b的上表面不低于所述半导体衬底300的上表面，所述吸光层308通过第一隔离层306b与所述半导体衬底300相互隔离，用以吸收从所述第一隔离层306b和第二隔离层310b上表面入射的入射光以及在第一隔离层306b与半导体衬底300相接触的界面发生反射的反射光。所述第一隔离层306b和第二隔离层310b作为浅沟槽隔离结构311中的隔离层。

具体的，所述吸光层208b（或308）的材料可为氮化硅、氮氧化硅或者碳氧化硅。所述吸光层208b（或308）的折射率为1.5~2.5，消光系数为0.3~2，所吸收的光波波长为193nm~248nm。

图10中所述吸光层208b位于隔离沟槽底面和侧壁上方的第一隔离层206b上；图17中所述吸光层308位于隔离沟槽底面上方的第一隔离层306b上。需要说明的是，本发明并不限制隔离层中吸光层的形状，所述吸光层除可为图10（或图17）中吸光层208b（或308）的形状外，还可为其他任何形状的、能够将射入隔离层表面的入射光以及从隔离层与半导体衬底相接触的界面反射的反射光吸收的吸光层。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内形成有隔离沟槽，所述半导体衬底的材料为不透光材料，所述隔离沟槽的材料为透明材料；

在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上由下至上依次形成第一隔离层、吸光层和第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；

进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层、吸光层和第二隔离层，剩余的第一隔离层、吸光层和第二隔离层仅覆盖隔离沟槽的上表面，所述第一隔离层和所述第二隔离层的材料为透明材料，所述吸光层的材料为无机抗反射层；

在所述隔离层以及所述半导体衬底的上表面形成图形化的光刻胶层，所述图形化的光刻胶层覆盖相邻隔离沟槽之间预定形成有源区的半导体衬底，并暴露靠近所述预定形成有源区的半导体衬底的该部分区域隔离层的上表面。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层包括第一隔离层和第二隔离层，在所述隔离沟槽内填充满隔离层，包括：

在隔离沟槽的底面和侧壁以及隔离沟槽两侧半导体衬底的上表面上形成第一隔离层；

在隔离沟槽底面上的第一隔离层上形成吸光层，所述吸光层的上表面低于隔离沟槽两侧半导体衬底的上表面；

在所述第一隔离层和吸光层的上表面上形成第二隔离层，隔离沟槽内第二隔离层的上表面不低于隔离沟槽两侧半导体衬底的上表面；

进行平坦化工艺，至暴露出所述半导体衬底、第一隔离层和第二隔离层。

3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一隔离层的厚度为1nm～50nm，所述吸光层的厚度为5nm～50nm，所述第二隔离层的厚度为250nm～1000nm。

4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成第一隔离层、吸光层和第二隔离层的方法为化学气相沉积工艺。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离层的材料为氧化硅。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述吸光层的材料为氮化硅、氮氧化硅或者碳氧化硅。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述吸光层的折射率为1.5～2.5，消光系数为0.3～2，所吸收的光波波长为193nm～248nm。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述隔离沟槽两侧的半导体衬底上还形成有阻挡层。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为氮化硅。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述隔离沟槽内填充满隔离层之前，还包括：在所述隔离沟槽的底面和侧壁上形成衬氧层。

11.一种半导体结构，包括：

半导体衬底，所述半导体衬底中形成有隔离沟槽；

隔离层，填充满所述隔离沟槽；

其特征在于，采用如权利要求1至10中任一项所述的半导体结构的形成方法来形成，所述半导体结构还包括：吸光层以及图形化的光刻胶层，所述吸光层位于所述隔离层内；所述图形化的光刻胶层覆盖相邻隔离沟槽之间预定形成有源区的半导体衬底，并暴露靠近所述预定形成有源区的半导体衬底的该部分区域隔离层的上表面。

12.如权利要求11所述的半导体结构，其特征在于，所述吸光层的材料为氮化硅、氮氧化硅或者碳氧化硅。

13.如权利要求11所述的半导体结构，其特征在于，所述吸光层的折射率为1.5～2.5，消光系数为0.3～2，所吸收的光波波长为193nm～248nm。

14.如权利要求11所述的半导体结构，其特征在于，所述隔离层包括位于隔离沟槽底面和侧壁上的第一隔离层和位于第一隔离层上的第二隔离层，所述吸光层位于第一隔离层和第二隔离层之间。

15.如权利要求14所述的半导体结构，其特征在于，所述吸光层位于隔离沟槽底面上方的第一隔离层上，或者所述吸光层位于隔离沟槽底面和侧壁上方的第一隔离层上。