CN101937862A - 浅沟槽隔离结构形成方法 - Google Patents
浅沟槽隔离结构形成方法 Download PDFInfo
- Publication number
- CN101937862A CN101937862A CN201010278674XA CN201010278674A CN101937862A CN 101937862 A CN101937862 A CN 101937862A CN 201010278674X A CN201010278674X A CN 201010278674XA CN 201010278674 A CN201010278674 A CN 201010278674A CN 101937862 A CN101937862 A CN 101937862A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- silicon nitride
- isolation structure
- technology
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种浅沟槽隔离结构形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层；在所述衬底形成浅沟槽；在所述浅沟槽侧壁以及氮化硅层表面形成保护层；对浅沟槽顶部的氮化硅进行圆化，形成顶部圆化的氮化硅；在所述浅沟槽填充隔离介质层。本发明降低浅沟槽的填充难度，有效的扩大HDP(高密度等离子体)CVD(化学气相淀积)在浅沟槽隔离中填隙的工艺窗口。
Description
技术领域
本发明涉及半导体制造领域，特别涉及浅沟槽隔离结构形成方法。
背景技术
在超大规模集成电路的制造过程中，需要把独立的不同类别的器件加以隔离(isolation)。通常隔离技术基本上分两种，一种称之为局部氧化隔离技术(Local oxidation of silicon；LOCOS)，这个技术已经逐渐无法满足目前的工艺。第二种，是浅沟槽隔离(Shallow Trench Isolation；STI)的元件隔离技术。在0.25微米以下，这个技术都已经广泛的应用。在浅沟槽隔离中，流程基本上先在硅衬底上淀积二氧化硅，氮化硅，然后，进行光刻、刻蚀，经过衬垫的淀积，进行高密度等离子体的淀积和二氧化硅和氮化硅CMP(化学机械研磨)的过程。
HDP(高密度等离子体)CVD在STI中非常重要，如果浅沟槽中有缝隙会造成器件漏电，隔离不良等，严重的会造成产品失效，良率下降等。随着技术的发展，在65nm包括65nm以上的工艺，在STI基本上都会用到HDP Gapfilling(填隙)。随着特征线宽的缩小，HDP Gap-filling的难度越来越大。由于HDP Gap Filling前是衬垫的淀积。衬垫的淀积是采用炉管的方式，衬垫的淀积速率，在浅槽的不同部位也是不同的，从而在不同的部位导致不同的厚度，通常在沟槽的顶部氧化速率会更快，而且在浅槽的刻蚀中，氮化硅的顶部是方形的，不利于HDP Gap filling。
随着技术的发展，HDP的溅射气体也慢慢的随之变化，越来越倾向于分子量低，溅射率低的气体，如氦气，氢气等(见专利申请号200610116845.2)。并且随着技术的进步，又发展出原位(in-situ)淀积(Deposition)-刻蚀(Etch)-淀积的(Deposition)等方式进行填隙(Gap filling)(见专利申请号200710199062.X)，也就是在淀积过程中先进行部分淀积然后进行刻蚀，一般是含氟内气体进行化学刻蚀等，然后再进行淀积的过程。
发明内容
本发明解决的问题是提供一种与传统工艺相比具有更大的填隙工艺窗口的浅沟槽隔离结构形成方法。
为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽；在所述浅沟槽底部、侧壁以及氮化硅层表面形成保护层；采用HDPCVD对浅沟槽顶部的氮化硅进行圆化，形成顶部圆化的氮化硅；采用HDPCVD沉积工艺对所述浅沟槽填充隔离介质层。
可选的，在所述衬底内形成浅沟槽步骤包括：在所述衬垫氧化层和氮化硅层内形成暴露出衬底的开口，沿所述开口刻蚀所述衬底，形成浅沟槽。
可选的，所述浅沟槽顶部的氮化硅进行圆化工艺为高密度等离子体工艺。
可选的，对浅沟槽顶部的氮化硅进行圆化的参数为：顶端功率为1000-3000W，侧部功率为1500-4000W，偏压功率为100-1000W，氩气流量为10-100sccm，氧气流量为50-200sccm，时间为3-5秒，压力为5-10毫托。
可选的，所述在所述浅沟槽填充隔离介质层的工艺为高密度等离子体沉积工艺。
可选的，所述浅沟槽顶部的氮化硅进行圆化工艺和所述在所述浅沟槽填充隔离介质层的工艺可以选用同一高密度等离子体沉积设备进行。
可选的，所述采用高密度等离子体对浅沟槽顶部的氮化硅进行圆化工艺和采用高密度等离子体淀积工艺对所述浅沟槽填充隔离介质层工艺为采用同一HDPCVD完成。
可选的，所述采用高密度等离子体对浅沟槽顶部的氮化硅进行圆化工艺和采用高密度等离子体淀积工艺对所述浅沟槽填充隔离介质层工艺为集成在同一HDPCVD淀积菜单中。
可选的，所述保护层材料为氧化硅。
可选的，所述保护层的形成工艺为氧化工艺或者化学气相淀积。
可选的，所述隔离介质层为氧化硅。
与现有技术相比，本发明具有以下优点：本发明通过在增加步骤使得浅沟槽顶端圆化，从而调高后续浅沟槽的填隙的能力。本发明的优点能够填隙的能力，而无需额外的工艺步骤。进一步的，本发明的所述对采用高密度等离子体对浅沟槽顶部的氮化硅进行圆化工艺和采用高密度等离子体淀积工艺对所述浅沟槽填充隔离介质层工艺为集成在同一HDPCVD沉积菜单中，节约工艺步骤，提高生产效率。
附图说明
图1为本发明的浅沟槽隔离结构形成方法的流程图；
图2至图6为本发明的浅沟槽隔离结构形成方法的示意图。
具体实施方式
图1为本发明的浅沟槽隔离结构形成方法的流程图；图2至图6为本发明的浅沟槽隔离结构形成方法的示意图，下面结合图2至图6对本发明的一实施例进行详细说明，其包括下列步骤：
步骤S101，提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口。
请参考图2，具体的，提供衬底200，所述衬底200用于为后续工艺提供平台，所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。
所述衬底200上依次形成有衬垫氧化层210和氮化硅层220。
所述衬垫氧化层210材料选自SiO2，所述衬垫氧化层210为后续形成的氮化硅层220提供缓冲层，具体地说，氮化硅层220直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层210形成在衬底200和氮化硅层220之间，避免了直接在衬底上形成氮化硅层220会产生位错的缺点，并且衬垫氧化层210还可以作为后续刻蚀氮化硅层220步骤中的刻蚀停止层。
所述衬垫氧化层210可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。
所述氮化硅层220用于作为后续化学机械抛光工艺的停止层，所述氮化硅层220形成工艺可以为现有的化学气相淀积工艺。
在所述衬垫氧化层210和氮化硅层220内形成有暴露衬底的开口201，所述开口201的形成工艺可以现有的等离子体刻蚀工艺。
步骤S102，沿开口刻蚀所述衬底形成浅沟槽。
参考图3，刻蚀所述衬底200的工艺可以为等离子体刻蚀工艺，具体地，沿开口选用等离子体工艺刻蚀所述衬底200，形成浅沟槽202。
步骤S103，在所述浅沟槽底部、侧壁以及氮化硅层表面形成保护层。
所述保护层材料为氧化硅。
参考图4，所述保护层230用于避免直接在所述浅沟槽202填充隔离介质层时，隔离介质层与浅沟槽202侧壁的硅粘附性差，容易出现空洞，且隔离介质层与浅沟槽202侧壁的硅不匹配形成较大应力，同时可以修复在刻蚀浅沟槽的过程中，对浅沟槽侧壁硅表面造成的损伤。
所述保护层230形成工艺为氧化工艺或者化学气相淀积。
请参考图5，如步骤S104所述，采用高密度等离子体对浅沟槽202顶部的氮化硅层220进行圆化，形成顶部圆化的氮化硅层220。
优选的，在本步骤中，采用高密度等离子体的物理轰击的刻蚀方法，由于浅沟槽顶部的氮化硅呈尖锐的角度(90度角)，为一尖端，而根据尖端带电原理，尖端较易的吸附刻蚀离子和轰击离子，形成顶部圆化的氮化硅。
高密度等离子体圆化具体工艺为：顶端功率为1000-3000W，优选为1000W，1500W，2500W；侧部功率为1500-4000W，优选为1500W，2000W，35000W；偏压功率为100-1000W，优选为300W，600W，1000W；氩气流量为10-100sccm，优选为10sccm，40sccm，100sccm；氧气流量为50-200sccm，优选为50sccm，100sccm，200sccm；时间为3-5秒，优选为3秒，4秒，5秒；压力为5-10毫托，优选为5毫托，7毫托，10毫托。
需要注意的是，在圆化浅沟槽顶部的氮化硅的同时，也会去氮化硅层220表面的保护层230以及部分浅沟槽底部、侧壁的保护层230。
还需要说明的是，步骤S104可以的实现是通过在HDPCVD淀积菜单中增加一步来实现的，与后续的在所述浅沟槽填充隔离介质层的步骤可以集成在一个淀积菜单中，执行完步骤S104后可以采用同一HDPCVD设备，并且不需要将待淀积的衬底200移出HDPCVD的淀积腔室，即可执行后续的浅沟槽填充隔离介质层步骤，节约的工艺时间和步骤。
在其他实施例中，所述高密度等离子体也可以采用其他的高密度等离子体发生设备产生，例如高密度等离子体刻蚀设备，在这里不一一例举。但是需要说明的是，浅沟槽202顶部的圆化在其他高密度等离子体发生设备中进行，在后续沉积时还需要转移到沉积设备中，需要花费额外的工艺步骤时间。
步骤S105，采用HDPCVD淀积工艺对所述浅沟槽填充隔离介质层。
请参考图6，所述隔离介质层为氧化硅。
所述填充工艺为HDPCVD淀积工艺，由于在之前步骤中形成顶部圆化的氮化硅，降低本步骤的填充难度，有效的扩大HDP在浅沟槽隔离中填隙的工艺窗口。
同样需要说明的是，步骤S105与步骤S104可以在同一HDPCVD中完成，且可以集成在同一HDPCVD淀积菜单中，而不需要额外的操作步骤，即执行完HDPCVD对浅沟槽202顶部的氮化硅层220进行圆化工艺后立刻执行采用HDPCVD淀积工艺对所述浅沟槽填充隔离介质层。这样，不但可以降低填充隔离介质层的填充难度，有效的扩大HDP在浅沟槽隔离中填隙的工艺窗口，而且节约的工艺步骤和工艺时间，提高生产效率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种浅沟槽隔离结构形成方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层；
在所述衬底形成浅沟槽；
在所述浅沟槽侧壁以及氮化硅层表面形成保护层；
对浅沟槽顶部的氮化硅进行圆化，形成顶部圆化的氮化硅；
在所述浅沟槽填充隔离介质层。
2.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，在所述衬底内形成浅沟槽步骤包括：在所述衬垫氧化层和氮化硅层内形成暴露出衬底的开口，沿所述开口刻蚀所述衬底，形成浅沟槽。
3.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述浅沟槽顶部的氮化硅进行圆化工艺为高密度等离子体工艺。
4.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，对浅沟槽顶部的氮化硅进行圆化的参数为：顶端功率为1000-3000W，侧部功率为1500-4000W，偏压功率为100-1000W，氩气流量为10-100sccm，氧气流量为50-200sccm，时间为3-5秒，压力为5-10毫托。
5.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述在所述浅沟槽填充隔离介质层的工艺为高密度等离子体沉积工艺。
6.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述浅沟槽顶部的氮化硅进行圆化工艺和所述在所述浅沟槽填充隔离介质层的工艺可以选用同一高密度等离子体沉积设备进行。
7.如权利要求6所述的浅沟槽隔离结构形成方法，其特征在于，所述采用高密度等离子体对浅沟槽顶部的氮化硅进行圆化工艺和采用高密度等离子体淀积工艺对所述浅沟槽填充隔离介质层工艺为采用同一HDPCVD完成。
8.如权利要求7所述的浅沟槽隔离结构形成方法，其特征在于，所述采用高密度等离子体对浅沟槽顶部的氮化硅进行圆化工艺和采用高密度等离子体淀积工艺对所述浅沟槽填充隔离介质层工艺为集成在同一HDPCVD淀积菜单中。
9.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述保护层材料为氧化硅。
10.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述保护层的形成工艺为氧化工艺或者化学气相淀积。
11.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述隔离介质层为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010278674XA CN101937862A (zh) | 2010-09-10 | 2010-09-10 | 浅沟槽隔离结构形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010278674XA CN101937862A (zh) | 2010-09-10 | 2010-09-10 | 浅沟槽隔离结构形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101937862A true CN101937862A (zh) | 2011-01-05 |
Family
ID=43391103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010278674XA Pending CN101937862A (zh) | 2010-09-10 | 2010-09-10 | 浅沟槽隔离结构形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101937862A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534379B1 (en) * | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | Linerless shallow trench isolation method |
| KR20030037590A (ko) * | 2001-11-06 | 2003-05-14 | 삼성전자주식회사 | 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 |
| US20040121552A1 (en) * | 2002-12-20 | 2004-06-24 | Young-Hun Seo | Method of forming trench in semiconductor device |
| US20050142800A1 (en) * | 2003-12-30 | 2005-06-30 | Choi Chee H. | Semiconductor device isolation method |
| CN100375264C (zh) * | 2004-10-21 | 2008-03-12 | 台湾积体电路制造股份有限公司 | 形成浅沟槽隔离结构的方法 |
-
2010
- 2010-09-10 CN CN201010278674XA patent/CN101937862A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534379B1 (en) * | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | Linerless shallow trench isolation method |
| KR20030037590A (ko) * | 2001-11-06 | 2003-05-14 | 삼성전자주식회사 | 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 |
| US20040121552A1 (en) * | 2002-12-20 | 2004-06-24 | Young-Hun Seo | Method of forming trench in semiconductor device |
| US20050142800A1 (en) * | 2003-12-30 | 2005-06-30 | Choi Chee H. | Semiconductor device isolation method |
| CN100375264C (zh) * | 2004-10-21 | 2008-03-12 | 台湾积体电路制造股份有限公司 | 形成浅沟槽隔离结构的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372655B2 (en) | Two etchant etch method | |
| JP5225081B2 (ja) | 堆積・エッチングシーケンスを用いたギャップ充填 | |
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| WO2012126268A1 (zh) | 一种薄膜填充方法 | |
| US20050051865A1 (en) | Control of air gap position in a dielectric layer | |
| WO2003007344A2 (en) | Etch pattern definition using a cvd organic layer as an anti-reflection coating and hardmask | |
| JPH11163120A (ja) | 半導体素子の素子隔離層形成方法 | |
| CN101383320A (zh) | 在半导体装置中形成隔离结构的方法 | |
| CN101673701A (zh) | 形成浅沟槽隔离结构的方法及浅沟槽隔离结构 | |
| US7202183B2 (en) | Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition | |
| CN104425278B (zh) | 半导体器件及半导体器件的形成方法 | |
| US6780731B1 (en) | HDP gap-filling process for structures with extra step at side-wall | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| CN101937862A (zh) | 浅沟槽隔离结构形成方法 | |
| CN102122628B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN110120364A (zh) | 浅沟槽隔离结构的制备方法 | |
| US6251795B1 (en) | Method for depositing high density plasma chemical vapor deposition oxide with improved topography | |
| CN110137131A (zh) | 沟槽隔离结构的形成方法、化学气相沉积工艺 | |
| CN110265353A (zh) | 沟槽隔离结构及其形成方法 | |
| KR20060075928A (ko) | 반도체소자의 갭필 방법 | |
| JP2715492B2 (ja) | トレンチ埋込み方法 | |
| KR20050114439A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| CN101593717B (zh) | 浅沟槽隔离结构的制备方法 | |
| CN101752285A (zh) | 沟槽的形成方法 | |
| KR20050002052A (ko) | 반도체 소자의 트렌치 갭필 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110105 |