KR20030037590A - 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 - Google Patents
갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 Download PDFInfo
- Publication number
- KR20030037590A KR20030037590A KR1020010068842A KR20010068842A KR20030037590A KR 20030037590 A KR20030037590 A KR 20030037590A KR 1020010068842 A KR1020010068842 A KR 1020010068842A KR 20010068842 A KR20010068842 A KR 20010068842A KR 20030037590 A KR20030037590 A KR 20030037590A
- Authority
- KR
- South Korea
- Prior art keywords
- blocking layer
- polishing
- layer
- semiconductor substrate
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000002955 isolation Methods 0.000 title claims abstract description 13
- 239000011800 void material Substances 0.000 title abstract description 3
- 238000005498 polishing Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims abstract description 4
- 230000000903 blocking effect Effects 0.000 claims description 42
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
얕은 접합의 트랜치 소자분리 공정에서 보이드(Void) 발생을 억제하고, 활성영역과 필드영역의 경계면에서 덴트(dent)가 발생하는 것을 억제하는 반도체 소자분리 방법에 관해 개시한다. 이를 위해 본 발명은, 트랜치 식각후에 추가로 습식식각 공정을 진행하여 연마저지층의 모서리 부분을 둥굴게 만들고, 활성영역 위에서 필드영역과 인접하는 연마저지층의 일부가 제거되도록 등방성 식각을 진행한다. 따라서, 필드산화막으로 트랜치를 매립할 때에 갭 필(gap fill) 능력을 개선하고, 필드영역과 활성영역의 경계부에서 발생하는 덴트를 억제하여 반도체 소자의 특성을 개선할 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 얕은 접합을 갖는 트랜치(STI: Shallow Trench Isolation) 소자분리 방법에 관한 것이다.
전자기기들이 소형화, 대용량화를 추구함에 따라, 반도체 소자는 점차 작아지면서 디자인 룰(Design rule)은 미세화되고, 이에 따라 폴리실리콘으로 된 게이트 전극의 길이 및 소자간 이격 거리 역시 지속적으로 단축되고 있는 실정이다.
따라서, 반도체 칩을 제조하는 초기 단계인 소자분리 공정에서는, 로코스(LOCOS) 소자분리 방식에서 얕은 접합을 갖는 트랜치 소자분리(STI) 방식으로 빠르게 전환되고 있다. 이는 로코스 방식보다는 얕은접합을 갖는 트랜치 소자분리 방식이 고집적화에 유리하기 때문이며, 미세화된 디자인 룰에 부응하기 위한 당연한 결과라 할 수 있다.
그러나, 이러한 얕은 접합을 갖는 트랜치 소자분리 방식 역시 많은 문제점을 포함하고 있다. 도 1 내지 도 5는 종래기술에 의한 얕은 접합을 갖는 트랜치 소자분리 공정 및 그 문제점을 설명하기 위해 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(10)에 버퍼 산화막(12), 연마저지층(14) 및 포토레지스트 패턴(16)을 형성한 후, 상기 포토레지스트 패턴(16)을 식각마스크로 하부의 연마저지층(14) 및 반도체 기판(10) 일부를 식각하여 트랜치(18)를 형성한다.
도 2를 참조하면, 상기 트랜치(18) 내부에 식각시 손상된 반도체 기판을 큐어링(curing)할 수 있는 열산화막(20)을 형성하고, 라이너층(22)을 상기열산화막(20) 위에 형성한다. 이어서, 상기 라이너층(22)이 형성된 반도체 기판 전면에 필드산화막용 절연막(24)을 증착한다.
그러나, 상기 A부분의 트랜치와 인접하는 연마저지층(14)의 단차가 급격하여 필드산화막용 절연막(24)이 트랜치 내부에 증착될 때, 트랜치 내부에 보이드(B)가 발생하게 된다.
도 3을 참조하면, 연마저지층(14)을 이용하여 상기 반도체 기판 표면을 화학기계적 연마공정으로 평탄화한다. 이로 인해, 연마저지층(14) 위에 존재하는 필드산화막(24)은 모두 제거된다.
도 4를 참조하면, 인산을 식각액으로 이용하여 상기 연마저지층(14)을 모두 제거한다. 그러나, 인산은 질화막인 연마저지층(14)을 제거할 뿐만 아니라, 노출되는 라이너층(22) 역시 일부 제거되어 활성영역과 필드산화막(24B)의 경계부에서 덴트(Dent)가 발생하게 된다.
도 5를 참조하면, 후속공정으로 BOE(Buffered Oxide Etchent)를 이용하여 등방성 식각을 하면, 도면의 C와 같이 덴트(Dent) 발생부위는 더욱 악화된다. 이러한 문제는 디자인 룰이 감소됨에 따라 파티클(particle) 오염 제거를 위해 등방성 식각을 강화하면 할수록 더욱 심화된다. 따라서 반도체 소자내 트랜지스터의 문턱전압(Threshold voltage)의 변이(variation)를 야기시켜 반도체 소자의 특성을 떨어뜨린다.
본 발명이 이루고자 하는 기술적 과제는 필드산화막으로 트랜치 내부를 채울때에 발생하는 보이드(void)와 활성영역과 필드산화막의 경계면에서 발생하는 덴트를 억제할 수 있는 반도체 소자분리 방법을 제공하는데 있다.
도 1 내지 도 5는 종래기술에 의한 얕은 접합을 갖는 트랜치 소자분리 공정 및 그 문제점을 설명하기 위해 도시한 단면도들이다.
도 6 내지 도 11은 본 발명에 의한 얕은 접합의 반도체 소자분리 공정을 설명하기 위해 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 기판, 102: 버퍼산화막(buffer oxide),
104: 연마저지층(polishing stopper), 106: 트랜치(trench),
107: 열산화막, 108: 라이너층(liner layer),
110: 필드산화막, A': 연마저지층의 둥근 모서리,
B': 보이드가 개선된 형상,
C': 필드산화막 모서리가 활성영역과 겹쳐진 형상,
D: 덴트가 개선되고 필드산화막이 활성영역보다 올라가 형상.
가: 연마저지층이 활성영역 위에서 제거된 일정거리.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판에 버퍼산화막과 연마저지층(polishing stopper)을 순차적으로 증착하는 공정과, 상기 반도체 기판에 포토레지스트를 도포하고 반도체 기판의 일부를 식각하여 필드영역이 형성될 트랜치를 식각하는 공정과, 상기 연마저지층 일부를 습식식각으로 제거하여 연마저지층의 모서리 부분을 둥굴게 형성하는 공정과, 상기 트랜치를 채우면서 상기 반도체 기판 위를 덮는 필드산화막을 증착하는 공정과, 상기 반도체 기판에 화학기계적 연마공정을 진행하여 연마저지층의 표면이 노출되도록 평탄화하는 공정 및 상기 노출된 연마저지층을 습식식각으로 제거하는 공정을 구비하는 것을 특징으로 하는 반도체 소자분리 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 기판은 SOI(Silicon On Insulator) 및 벌크(bulk) 단결정 실리콘 기판중에 선택된 어느 하나인 것이 적합하고, 연마저지층은 질화막인 것이 적합하다.
바람직하게는, 상기 트랜치를 식각하는 공정후에, 식각된 반도체 기판의 측벽 및 바닥면에 산화막, 예컨대 열산화막을 형성하는 공정을 더 진행하는 것이 적합하며, 상기 연마저지층의 모서리 부분을 둥굴게 식각한 후, 상기 산화막 위에 라이너(liner)층, 예컨대 질화막을 형성하는 공정을 더 진행하는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 연마저지층의 모서리 부분을 둥굴게 하는 습식식각은, 활성영역 위에서 필드영역과 인접하는 연마저지층의 일부(도7의 "가")가 제거되도록 등방성식각을 진행하는 것이 적합하며, 이때의 식각은 인산을 식각액으로 사용하여 진행하는 것이 바람직하다.
상기 연마저지층을 습식식각으로 제거하는 공정은, 상기 필드산화막의 가장자리가 활성영역과 일정거리만큼 겹쳐지도록 상기 연마저지층을 제거하는 것이 바람직하고, 상기 연마저지층을 제거한 후에 BOE를 이용한 세정공정을 더 진행하여 필드산화막이 활성영역의 바닥면보다 더 높게 형성되도록 하는 것이 바람직하다.
본 발명에 따르면, 트랜치 내부 열산화막을 형성한 후, 연마저지층의 모서리 부분을 둥굴게 등방성으로 식각하면서, 그 일부가 일정거리(도7의 "가") 만큼 활성영역 위에서 제거되게 함으로써, 필드산화막으로 트랜치를 매립할 때, 보이드를 방지하고, 활성영역과 필드산화막의 경계부에서 발생하는 덴트를 억제할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 6 내지 도 11은 본 발명에 의한 반도체 소자분리 공정을 설명하기 위해 도시한 단면도들이다.
도 6을 참조하면, 반도체 기판(100), 예컨대 SOI(Silicon On Insulator)기판이나 실리콘 단결정으로 이루어진 벌크(bulk) 기판 위에 버퍼산화막(102), 질화막으로 이루어진 연마저지층(104) 및 포토레지스트 패턴(미도시)을 순차적으로 형성한다. 이어서 상기 포토레지스트 패턴을 이용하여 하부의 연마저지층(104), 버퍼산화막(102) 및 반도체 기판(100)의 일부를 식각하여 필드산화막이 형성될 얕은 접합의 트랜치(106)를 형성한다. 그 후, 식각마스크로 사용된 포토레지스트 패턴을 제거한다.
도 7을 참조하면, 상기 트랜치의 측벽 및 바닥면에 식각으로 인한 손상을 치유하기 위한 산화막, 예컨대 열산화막(107)을 형성한다. 그 후, 인산을 습식식각액으로 이용한 등방성 식각을 진행하여, ① 연마저지층(104)의 날카로운 모서리 부분을 둥굴게 만들고, ② 연마저지층(104)의 일부가 활성영역의 가장자리에서 일정거리(도면 "가") 만큼 이격되어 제거되도록 한다.
여기서, 연마저지층(104)의 날카로운 모서리 부분을 둥굴게 만드는 것은, 후속공정에서 필드산화막을 이용하여 트랜치를 매립할 때, 증착되는 필드산화막이 완만한 경사를 갖고 트랜치 내부에 매립되게 함으로써, 트랜치 내부에서 발생할 수 있는 보이드(void)를 방지하기 위함이다.
또한, 연마저지층(104)의 일부가 활성영역의 가장자리에서 일정거리 만큼 이격되어 제거시키는 방법은, 후속되는 공정에서 덴트(Dent)를 방지하는 주요한 수단이 된다. 도면에서 화살표는 인산을 통한 등방성 습식식각으로 연마저지층(104)이 식각되어 제거되는 방향을 가리킨다.
도 8 및 도 9를 참조하면, 상기 연마저지층(104)의 일부가 식각된 결과물에서, 열산화막(107) 위에 라이너층(108), 예컨대 질화막을 증착한다. 이어서, 필드산화막(110)을 트랜치 내부 및 반도체 기판 위로 증착하면, 연마저지층의 둥근 모서리(A')로 인하여 필드산화막(110)이 완만하게 증착되어 트랜치 내부에서 보이드(void)의 발생이 개선(B')된다. 이어서, 연마저지층(104)을 이용하여 반도체 기판 표면을 평탄화시켜 연마저지층(104)의 표면이 반도체 기판 위로 노출되도록 한다.
도 10을 참조하면, 인산을 습식식각액으로 사용하여 연마저지층(104)을 완전히 제거한다. 이때, 연마저지층(104)이 반도체 기판 위에 잔류하는 것을 방지하기 위해 습식식각을 충분한 시간으로 오버에칭(overetching)하게 된다. 그러나, 본 발명에서는 도7의 "가"의 영향으로 필드산화막의 가장자리가 활성영역과 일정거리만큼 겹치도록 되어 있다. 종래 기술에서는 상기 연마저지층을 제거할 때에 질화막으로 된 라이너층까지 일부가 식각되어 덴트(Dent)가 발생되었지만, 본 발명에서는 상기 겹쳐지는 영역에서만 라이너층의 일부가 식각된다. 따라서, 후속공정을 진행하더라도 필드산화막(110B)이 활성영역 아래로 식각되어 덴트가 발생하는 문제점을 해결할 수 있다.
도 11을 참조하면, 상기 결과물에 BOE를 이용한 세정공정을 실시하여 활성영역과 필드영역을 분리한다. 이때, BOE를 통한 세정공정에서 산화막질의 리세스(recess)가 발생되더라도, 전체적인 필드산화막(110C)의 상부가 활성영역의 바닥면보다 높게 형성되어 덴트(Dent)로 인한 반도체 소자의 특성이 저하를 억제하게 된다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 트랜치를 채우는 필드산화막 내부에서 발생되는 보이드를 억제할 수 있다. 둘째, 활성영역과 필드산화막의 경계면에서 발생되는 덴트를 억제하여 반도체 소자의 특성을 개선할 수 있다.
Claims (13)
- 반도체 기판에 버퍼산화막과 연마저지층(polishing stopper)을 순차적으로 증착하는 공정;상기 반도체 기판에 포토레지스트를 도포하고 반도체 기판의 일부를 식각하여 필드영역이 형성될 트랜치를 식각하는 공정;상기 연마저지층 일부를 습식식각으로 제거하여 연마저지층의 모서리 부분을 둥굴게 형성하는 공정;상기 트랜치를 채우면서 상기 반도체 기판 위를 덮는 필드산화막을 증착하는 공정;상기 반도체 기판에 화학기계적 연마공정을 진행하여 연마저지층의 표면이 노출되도록 평탄화하는 공정; 및상기 노출된 연마저지층을 습식식각으로 제거하는 공정을 구비하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제1항에 있어서,상기 반도체 기판은 SOI(Silicon On Insulator) 및 벌크(bulk) 단결정 실리콘 기판중에 선택된 어느 하나인 것을 특징으로 하는 반도체 소자분리 방법.
- 제1항에 있어서,상기 연마저지층은 질화막인 것을 특징으로 하는 반도체 소자분리 방법.
- 제1항에 있어서,상기 트랜치를 식각하는 공정후에, 식각된 반도체 기판의 측벽 및 바닥면에 산화막을 형성하는 공정을 더 진행하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제4항에 있어서,상기 산화막은 열산화막인 것을 특징으로 하는 반도체 소자분리 방법.
- 제4항에 있어서,상기 연마저지층의 모서리 부분을 둥굴게 식각한 후, 상기 산화막 위에 라이너(liner)층을 형성하는 공정을 더 진행하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제6항에 있어서,상기 라이너층은 질화막인 것을 특징으로 하는 반도체 소자분리 방법.
- 제1항에 있어서,상기 연마저지층의 모서리 부분을 둥굴게 하는 습식식각은,활성영역 위에서 필드영역과 인접하는 연마저지층의 일부가 제거되도록 등방성식각을 진행하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제1항에 있어서,상기 연마저지층의 모서리 부분을 둥굴게 하는 습식식각은,인산을 식각액으로 사용하여 진행하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제1항에 있어서,상기 연마저지층을 습식식각으로 제거하는 공정은,상기 필드산화막의 가장자리가 활성영역과 일정거리만큼 겹쳐지도록 상기 연마저지층을 제거하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제10항에 있어서,상기 연마저지층을 습식식각으로 제거한 후, 세정 공정을 더 진행하여 활성영역과 필드영역을 정의하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제11항에 있어서,상기 세정공정을 BOE(Buffered Oxide Etchent)를 식각액으로 사용하여 진행하는 것을 특징으로 하는 반도체 소자분리 방법.
- 제11항에 있어서,상기 세정공정은 최종 형성된 필드산화막이 상기 활성영역의 바닥면보다 더 높게 형성되도록 진행하는 것을 특징으로 하는 반도체 소자분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010068842A KR20030037590A (ko) | 2001-11-06 | 2001-11-06 | 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010068842A KR20030037590A (ko) | 2001-11-06 | 2001-11-06 | 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030037590A true KR20030037590A (ko) | 2003-05-14 |
Family
ID=29568153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010068842A KR20030037590A (ko) | 2001-11-06 | 2001-11-06 | 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030037590A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937862A (zh) * | 2010-09-10 | 2011-01-05 | 上海集成电路研发中心有限公司 | 浅沟槽隔离结构形成方法 |
-
2001
- 2001-11-06 KR KR1020010068842A patent/KR20030037590A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937862A (zh) * | 2010-09-10 | 2011-01-05 | 上海集成电路研发中心有限公司 | 浅沟槽隔离结构形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799727B2 (en) | Isolation trench fill using oxide liner and nitride etch back technique with dual trench depth capability | |
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| JPH04250650A (ja) | 完全に凹設した分離絶縁体を有する集積回路の平坦化 | |
| US10505023B2 (en) | Structure and formation method of semiconductor device structure with a dummy fin structure | |
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| JP2000243944A (ja) | シリコン・オン・インシュレータ構造およびその製造方法 | |
| US7670926B2 (en) | Method for forming shallow trench isolation utilizing two filling oxide layers | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| JP4037597B2 (ja) | トレンチ素子分離方法 | |
| US6191000B1 (en) | Shallow trench isolation method used in a semiconductor wafer | |
| KR100244847B1 (ko) | 디봇 형성을 최소화하는 방법 및 집적 회로 칩 | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| US7595252B2 (en) | Method of manufacturing a semiconductor memory device | |
| US6271147B1 (en) | Methods of forming trench isolation regions using spin-on material | |
| KR19980085035A (ko) | 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법 | |
| KR20030037590A (ko) | 갭필 능력을 개선하고 덴트를 억제하는 반도체 소자분리방법 | |
| KR100475048B1 (ko) | 이중층의 질화물라이너를 갖는 트렌치 소자분리방법 | |
| KR100510772B1 (ko) | 반도체용 실리콘 온 인슐레이터 기판의 형성 방법 | |
| KR20010068644A (ko) | 반도체장치의 소자격리방법 | |
| US6790746B1 (en) | Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak | |
| US7071072B2 (en) | Forming shallow trench isolation without the use of CMP | |
| KR100541801B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100455726B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN114864479A (zh) | 半导体器件及其制作方法 | |
| JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |