JP5225081B2 - 堆積・エッチングシーケンスを用いたギャップ充填 - Google Patents

堆積・エッチングシーケンスを用いたギャップ充填 Download PDF

Info

Publication number
JP5225081B2
JP5225081B2 JP2008518247A JP2008518247A JP5225081B2 JP 5225081 B2 JP5225081 B2 JP 5225081B2 JP 2008518247 A JP2008518247 A JP 2008518247A JP 2008518247 A JP2008518247 A JP 2008518247A JP 5225081 B2 JP5225081 B2 JP 5225081B2
Authority
JP
Japan
Prior art keywords
deposition
gap
substrate
gas
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008518247A
Other languages
English (en)
Other versions
JP2008547224A5 (ja
JP2008547224A (ja
Inventor
マノ ヴェライカル，
ヘマント， ピー． ムンゲカール，
ヤング， エス． リー，
泰利 奥野
ヒロシ ユアサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008547224A publication Critical patent/JP2008547224A/ja
Publication of JP2008547224A5 publication Critical patent/JP2008547224A5/ja
Application granted granted Critical
Publication of JP5225081B2 publication Critical patent/JP5225081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Element Separation (AREA)

Description

発明の背景
[0001]半導体テクノロジーの開発において直面する絶えざる課題の一つは、回路素子と配線との間に誤った相互作用を導入することなく、基板上の回路素子および配線の密度を増加させるという要望である。好ましくない相互作用は、典型的には、回路素子を物理的かつ電気的に分離する電気絶縁材料で充填されているギャップまたはトレンチを提供することによって防止される。しかし、回路密度が増加するにつれて、ギャップの幅は減少し、ギャップのアスペクト比が増加して、ボイドを残すことなくギャップを充填することを次第に困難にしている。このギャップは、例えば、絶縁材料中に不純物を閉じ込めていることにより、完成したデバイスの動作に悪影響を及ぼすため、ギャップが完全に充填されていない場合のボイドの形成は好ましくない。
[0002]このようなギャップ充填用途に用いられる共通の技術は、化学気相堆積（「ＣＶＤ」）法を含む。従来の熱ＣＶＤプロセスは、反応性ガスを基板表面に供給し、そこで熱による化学反応が起きて、所望の膜を発生させる。プラズマ増強型ＣＶＤ（「ＰＥＣＶＤ」）法は、基板表面付近の反応ゾーンへの高周波（「ＲＦ」）エネルギの印加によって反応ガスの励起および／または解離を促進し、それによってプラズマを作り出す。プラズマ中の活性種の高い反応性は、起きる化学反応に必要なエネルギを少なくし、従って、従来の熱ＣＶＤプロセスと比較した場合、そのようなＣＶＤプロセスに必要な温度を低下させる。これらの利点は、高密度のプラズマが低真空圧で形成され、その結果、プラズマ種がより反応性になる高密度プラズマ（「ＨＤＰ」）ＣＶＤ法によって、さらに活かすことができる。これらの方法の各々は、概して「ＣＶＤ法」の部類に入るが、これらの方法の各々は、特定の具体的な用途に多かれ少なかれ適合させる特性を有する。
[0003]ギャップが、大きなアスペクト比および狭い幅を有する場合において、ギャップは、材料を順次堆積し、その一部をエッチバックし、追加的な材料を堆積することによる「堆積／エッチング／堆積」プロセスを用いた熱ＣＶＤ法で充填されている。このエッチングステップは、一部が充填されたギャップの形を整えるように作用し、該ギャップが塞がれ、内部ギャップをそのままにしておく前に、より多くの材料を堆積することができるように、該ギャップを開口する。このような堆積／エッチング／堆積プロセスは、ＰＥＣＶＤ法でも用いられているが、幾つかの熱およびＰＥＣＶＤ法は、たとえ堆積ステップおよびエッチングステップを繰り返しても、非常に大きなアスペクト比を有するギャップをいまだに充填することができない。
[0004]従来、堆積ステップおよびエッチングステップの繰り返しは、当業者には、ＨＤＰ−ＣＶＤプロセスにおいては無用であると見られていた。この見解は、非常に異なるＰＥＣＶＤプロセス、すなわち、ＨＤＰ−ＣＶＤプロセス中のプラズマ中の高密度のイオン種が、堆積中でも膜をスパッタリングさせるということに由来する。この堆積プロセス中に同時に起こる材料のスパッタリングおよび堆積は、堆積中にギャップを開口したままにする傾向があり、そのため、個々の介在エッチングを過度にすると考えられていた。この有力な見解は、ＰＥＣＶＤ堆積／エッチング／堆積プロセスで充填するのと比べて、より高アスペクト比のギャップを、ＨＤＰ−ＣＶＤプロセスを用いて充填することができるという点において、部分的に正しいことが判明した。それにもかかわらず、１９９８年３月２０日に提出された、Ｋｅｎｔ Ｒｏｓｓｍａｎによる米国特許第６，１９４，０３８号においては、特定のＨＤＰ−ＣＶＤプロセス条件下で、堆積／エッチング／堆積プロセスをさらに用いることによって、ギャップ充填を改善することができるという予想外の結果が論証された。この結果は、後に、１９９８年５月５日に提出された、Ｇｅｏｒｇｅ Ｄ．Ｐａｐａｓｏｕｌｉｏｔｉｓらによる米国特許第６，０３０，８８１号において確認された。
[0005]ＨＤＰ−ＣＶＤプロセスの組み合わされた堆積およびスパッタリングによってでも、ギャップは、狭い幅の高アスペクト比の構造が充填されるときに該ギャップが塞がれる傾向があることが分かっている。従って、ＨＤＰ−ＣＶＤプロセスおける堆積／エッチング／堆積法の使用は、十分な材料を堆積して、該ギャップを部分的に充填した後、エッチングして、さらなる堆積のために該ギャップの形を整えることにより、堆積／エッチング／堆積法の従来の路をたどった。形状の安定した低減は、現在、このような方法の有用性が、その限界に近づいているという段階に達している。このことは、特に、狭いギャップおよび開口領域の両方を有することができる、シャロートレンチアイソレーション（「ＳＴＩ」）等の特定の構造形状の場合には真実である。該ギャップがより集中的になるにつれて、各堆積ステップが、より少量の材料を堆積することにより、該ギャップを少しだけ充填するという結果を伴って、繰り返し回数の増加が、該ギャップを充填するのに必要であることが分かってきている。従って、対応する少量の材料が開口領域内に堆積され、その結果、次のエッチングステップは、開口領域の材料からなる薄層を過剰に除去して、下にある構造に損傷を与える傾向がある。
[0006]従って、当分野においては、高アスペクト比の狭い構造に適応するために、ＨＤＰ−ＣＶＤ堆積／エッチング／堆積プロセスを改善する必要性が残っている。
発明の簡単な概要
[0007]本発明の実施形態は、堆積した材料をエッチバックし、ギャップを再開口するためにエッチングが適用される前に、該ギャップを塞ぐ最初の堆積ステップを伴う、堆積ステップおよびエッチングステップの交互シーケンスを用いるギャップ充填方法を提供する。実施形態の第１のセットにおいては、基板処理チャンバ内に配置された基板上に膜を堆積する方法が提供される。該基板は、隣接する隆起した面の間に形成されたギャップを有する。第１の前駆物質堆積ガスのフローが、該基板処理チャンバに提供される。第１の高密度プラズマは、該第１の堆積ガスのフローから形成され、該ギャップがふさがれるまで、同時に起こる堆積およびスパッタリング要素を有する第１の堆積プロセスによって、該基板上および該ギャップ内に該膜の第１部分が堆積される。該膜の第１部分の大部分がエッチバックされて、該ギャップが再開口される。第２の前駆物質堆積ガスのフローが、該基板処理チャンバに提供される。第２の高密度プラズマは、該第２の前駆物質堆積ガスのフローから形成され、同時に起こる堆積およびスパッタリング要素を有する第２の堆積プロセスによって、該基板上および該再開口されたギャップ内に該膜の第２部分が堆積される。
[0008]幾つかの実施形態において、該膜の第１部分の大部分は、該膜に対して腐食性のエッチャントガスのフローから、該処理チャンバ内で第３の高密度プラズマを形成することにより、エッチバックされる。追加的に、電気的バイアスを該基板に印加してもよい。例えば、該第１および第２の前駆物質堆積ガスは、それぞれ、該膜が、シリコン酸化膜を備えるように、ただし、このような場合、該エッチャントガスは、フッ素含有ガス等のハロゲン含有ガスを備えることができ、シリコン含有ガスおよび酸素含有ガスを備えることができる。幾つかの実施形態において、該第１および第２の前駆物質堆積ガスはさらに、ドーパント含有ガスを備えてもよい。加えて、該第１および第２の前駆物質ガスは、分子状水素Ｈ２を備えてもよく、該ガスは、５００ｓｃｃｍを超える流量で該プロセスチャンバに提供することができる。
[0009]幾つかの実施形態において、該膜の第１部分は、臨界厚さの５％より大きく、該ギャップを塞ぐ該臨界厚さを超える厚さで、該基板上および該ギャップ内に堆積される。他の実施形態においては、該膜の第１部分は、臨界厚さの１０％より大きく、該ギャップを塞ぐ該臨界厚さを超える厚さで、該基板上および該ギャップ内に堆積される。特定の実施形態において、該ギャップは、少なくとも５：１のアスペクト比と、１００ｎｍ未満の幅とを有し、または、少なくとも６：１のアスペクト比と、６５ｎｍ未満の幅とを有する。また、該ギャップは、第１のギャップが、第２のギャップの幅の少なくとも５倍の幅を有する、隣接する隆起した面の間に形成された複数のギャップを備えてもよい。
[0010]該膜の第２部分は、該ギャップが再び塞がれるまで、該基板上および該再開口されたギャップ内に堆積することができる。このような実施形態においては、該膜の第２部分の大部分は、該ギャップを再び開口するために、エッチバックすることができる。第３の前駆物質堆積ガスは、該基板処理チャンバに提供される。第３の高密度プラズマは、該第３の前駆物質堆積ガスのフローから形成され、同時に起こる堆積およびスパッタリング要素を有する第３の堆積プロセスによって、該基板上および該再開口されたギャップ内に該膜の第３部分が堆積される。
[0011]実施形態の第２のセットにおいては、基板処理チャンバ内に配置された基板上にシリコン酸化膜を堆積する方法が提供される。該基板は、該基板上の空き領域および過密領域に分布する複数のギャップを有する。該過密領域内の少なくとも１つのギャップは、５：１より大きなアスペクト比と、１００ｎｍ未満の幅とを有する。該空き領域内の少なくとも１つのギャップは、該過密領域内の少なくとも１つのギャップの幅の少なくとも５倍の幅を有する。ＳｉＨ４、Ｏ２および第１の流動ガスのフローが、該基板処理チャンバに提供される。第１の高密度プラズマは、該ＳｉＨ４、Ｏ２および第１の流動ガスのフローから形成され、該過密領域内の少なくとも１つのギャップが塞がれるまで、同時に起こる堆積およびスパッタリング要素を有する第１の堆積プロセスによって、該基板上および該ギャップ内に該シリコン酸化膜の第１部分を堆積する。フッ素含有ガスの第１のフローが該基板処理チャンバに提供される。第２の高密度プラズマは、該フッ素含有ガスの第１のフローから形成され、該ギャップを再開口するために、該シリコン酸化膜の第１部分の大部分がエッチバックされる。該シリコン酸化膜の第１部分がエッチバックされている間、バイアスが該基板に印加される。ＳｉＨ４、Ｏ２および第２の流動ガスの第２のフローが該基板処理チャンバに提供される。第３の高密度プラズマは、該ＳｉＨ４、Ｏ２および該第２の流動ガスの第２のフローから形成され、同時に起こる堆積およびスパッタリング要素を有する第２の堆積プロセスによって、該基板上および該再開口されたギャップ内に該シリコン酸化膜の第２部分を堆積する。
[0012]幾つかのこのような実施形態において、該第１および第２の流動ガスは、それぞれ、５００ｓｃｃｍを超える流量で該基板処理チャンバに提供される分子状水素Ｈ２を備える。異なる実施形態においては、該シリコン酸化膜の第１部分は、臨界厚さの５％より大きく、または、該臨界厚さの１０％より大きく、該ギャップを塞ぐ該臨界厚さを超える厚さで、該基板上および該ギャップ内に堆積される。
[0013]該膜の第２部分は、該ギャップが再び塞がれるまで、該基板上および該再開口されたギャップ内に堆積することができる。このような実施形態において、フッ素含有ガスの第２のフローが該基板処理チャンバに提供される。第４の高密度プラズマは、該フッ素含有ガスの第２のフローから形成され、該ギャップを再び再開口するために、該シリコン酸化膜の第２部分の大部分をエッチバックする。ＳｉＨ４、Ｏ２および第３の流動ガスの第３のフローが該基板処理チャンバに提供される。第５の高密度プラズマは、ＳｉＨ４、Ｏ２および第３の流動ガスの第３のフローから形成され、同時に起こる堆積およびスパッタリング要素を有する第３の堆積プロセスによって、該基板上および該再開口されたギャップ内に該シリコン酸化膜の第３部分を堆積する。
[0014]本発明の本質および利点のさらなる理解は、本明細書の残りの部分および図面の参照によって実現することができる。
発明の詳細な説明
１．序論
[0023]本発明の実施形態は、基板の表面内のギャップ内に膜を堆積する方法および装置に関連する。以下に記載された説明は、当分野において幅広い用途を有するシリコン酸化膜の堆積に重点を置きがちであるが、本発明は、以下の考察から明白になるように、何らかの特定の膜組成に限定されない。本発明の技術に従って堆積された膜は、良好なギャップ充填機能を有し、例えば、ＳＴＩ構造内で遭遇する高アスペクト比のギャップを充填することが可能である。本発明の方法によって堆積された膜は、種々の集積回路の製作における使用に適しており、特に、１００ｎｍ技術（０．１００μｍ）、または、それより小さい、例えば、６５ｎｍ（０．０６５μｍ）技術、あるいはそれ以下の技術において、ギャップを充填する際に有用である。
[0024]本発明の実施形態によって対処されるギャップ充填の問題は、図１Ａおよび図１Ｂに示された断面図によって概略的に図示されている。図１Ａは、例えば、部材１２０からなる層を有する半導体ウェーハを提供することができる基板１１０の垂直断面図を示す。隣接する部材は、誘電体材料１１８で充填されるギャップ１１４を画成し、部材１２０の表面によって画成されているギャップの側壁１１６を有している。堆積プロセスが進むにつれて、誘電体材料１１８が、部材１２０の表面上、ならびに基板１１０上に蓄積し、部材１２０の角部１２４にオーバーハング１２２を形成する。誘電体材料１１８の堆積が続くにつれて、オーバーハング１２２は、典型的には、ギャップ１１４よりも速く、特有のパンの塊状に成長する。最終的に、オーバーハング１２２は、図１Ｂに示す誘電体層１２６を形成するように一緒になって成長し、内部ボイド１２８内への堆積を妨げる。
[0025]このような内部ボイドを伴わない、本発明の実施形態に従って充填することのできる構造の種類が図２によって図示されており、該図は、部分的に完成した集積回路２００の単純化した断面図を提供する。この集積回路は、各々が、典型的には、基板２０４の表面に薄いパッド酸化物層２２０を形成した後、パッド酸化物層２２０上に窒化シリコン層２１６を形成することによって作り出される複数のＳＴＩ構造を含む基板２０４上に形成される。その後、該窒化物層および酸化物層は、標準的なフォトリソグラフィ技術を用いてパターン化され、トレンチ２２４が、該窒化物／酸化物積層体を貫通して基板２０４内にエッチングされる。図２は、該集積回路が、トランジスタまたは他の能動素子が比較的高密度に密集している領域２０８を備えることができること、および比較的隔離されている空き領域２１２を備えることができることを示す。空き領域２１２内の能動素子は、密集領域２０８における分離よりも一桁以上大きく互いに分離することができるが、「空き領域」は、本明細書において用いる場合、ギャップが「密集領域」におけるギャップの幅の少なくとも５倍の幅を有する領域であると見なされる。
[0026]本発明の実施形態は、良好なギャップ充填特性を有する堆積プロセスを用いて、二酸化シリコン等の電気絶縁材料でトレンチ２２４を充填する方法を提供する。該以下に記述されている方法によって提供されるギャップ充填特性は、該空き領域および密集領域の両方において良好なギャップ充填機能を有利に有しており、このような技術を特定の用途に対して特に有益にする。ある場合においては、該ギャップ充填プロセスの前に、最初のライニング層が「ＩＳＳＧ（ｉｎ ｓｉｔｕ ｓｔｅａｍ ｇｅｎｅｒａｔｉｏｎ）」または他の熱酸化物層、あるいは、場合により窒化シリコン層として該基板上に堆積される。トレンチ２２４を充填する前に、このようなライナを堆積することの１つの利点は、形成されるトランジスタにおける早いゲート絶縁破壊のような影響を回避するのに役に立つ可能性がある適切な角部の丸み付けを提供できることである。加えて、そのようなライナは、ＣＶＤ堆積後に応力を緩和するのに役に立つ可能性がある。
[0027]本明細書において用いる場合、高密度プラズマプロセスは、同時に起こる堆積およびスパッタリング要素を含み、かつ約１０１１イオン／ｃｍ３より大きなイオン密度を有するプラズマを利用するプラズマＣＶＤプロセスである。該高密度プラズマの組み合わされた堆積特性およびスパッタリング特性の相対レベルは、ガス混合物を生成するのに用いられる流量、該プラズマを維持するために印加される電力レベル、該基板に印加されるバイアス電力等の要因に依存する可能性がある。このような要因の組合せは、該プロセスを特徴付けるＤ／Ｓで表される場合もある「堆積／スパッタ比」で都合よく定量化することができる。
Ｄ／Ｓ≡｛（最終的な堆積速度）＋（全体的なスパッタリング速度）｝／（全体的なスパッタリング速度）
該堆積／スパッタ比は、堆積の進展に伴って増加し、スパッタリングの進展に伴って減少する。「最終的な堆積速度」とは、Ｄ／Ｓの定義において用いる場合、堆積およびスパッタリングが同時に起きているときに測定される堆積速度を指す。該「全体的なスパッタ速度」は、堆積ガスなしでプロセスレシピが実行された場合に測定されるスパッタ速度であり、該プロセスチャンバ内の圧力は、堆積中の圧力および全面的な熱酸化物上で測定されるスパッタ速度に対して調整される。
[0028]当業者には公知のようなＨＤＰプロセスの相対的堆積およびスパッタリングの寄与を定量化するのに、他の等価的な尺度を用いてもよい。一般的な代替的比は、「エッチング／堆積比」、すなわち、
Ｅ／Ｄ＝｛（ソースオンリーの堆積速度）−（最終的な堆積速度）｝／（ソースオンリーの堆積速度）
であり、これは、スパッタリングの進展に伴って増加し、堆積の進展に伴って減少する。ここでもまた、「最終的な堆積速度」は、Ｅ／Ｄの定義において用いる場合、堆積およびスパッタリングが同時に起きているときに測定される堆積速度を指す。しかし、「ソースオンリーの堆積速度」は、該プロセスレシピがスパッタリングなしで実行された場合に測定される堆積速度を指す。本明細書において、本発明の実施形態は、Ｄ／Ｓ比の観点で説明する。Ｄ／ＳおよびＥ／Ｄは正確な逆数ではないが、逆相関しており、これらの間の変換は、当業者には理解されるであろう。
[0029]ＨＤＰ−ＣＶＤプロセッサにおける所与のステップに対する所望のＤ／Ｓ比は、一般的に、前駆物質ガスのフローを、場合によっては、スパッタリング薬剤としても作用することのできる流動ガスのフローを含むことによって実現される。該前駆物質ガスに備えられる元素は、所望の組成で膜を形成するように反応する。例えば、シリコン酸化膜を堆積するために、該前駆物質ガスは、シランＳｉＨ４等のシリコン含有ガスと、分子状酸素Ｏ２等の酸化ガス反応剤とを含んでもよい。所望のドーパントを使用する前駆物質ガスを含むことにより、例えば、該膜をフッ素化するＳｉＦ４のフローを含むことにより、該膜をリン化するＰＨ３のフローを含むことにより、該膜をホウ素化するＢ２Ｈ６のフローを含むことにより、該膜を窒素化するＮ２のフローを含むことにより、ドーパントを該膜に添加してもよい。該流動ガスは、Ｈ２のフローを備えてもよく、または、Ｈｅのフロー、Ｎｅ、ＡｒまたはＸｅ等のより重い不活性ガスのフローも含む不活性ガスのフローを備えてもよい。異なる流動ガスによって提供されるスパッタリングのレベルは、Ｈ２がＨｅよりもスパッタリングを引き起こさない状態で、該流動ガスの原子質量（または、Ｈ２の場合、分子量）に逆相関する。例えば、ＨＤＰ−ＣＶＤプロセスチャンバ内で混合するＨ２のフローとＨｅのフローの両方を提供することにより、多数のガスのフローを供給してもよい。あるいは、該ガスは、Ｈ２／Ｈｅのフローが、混合状態で該プロセスチャンバに供給されるように、予め混合することができる。また、より高質量のガスの個別のフローを提供すること、または、より高質量のガスを該予め混合した混合物中に含むことも可能である。
[0030]高アスペクト比構造においては、比較的高い流量の低質量流動ガスの使用は、一般的に、Ａｒ等の従来の流動ガスの使用と比較した場合に、ギャップ充填機能を改善することが分かってきている。このことは、ギャップの閉塞があまり速く起きないように、ＨｅまたはＨ２を流動ガスとして使用することによって実現される再堆積の低減の結果であると考えられる。しかし、密集領域および空き領域の両方を有する構造において直面する１つの課題は、それらの異なる領域における堆積特性が異なるということである。このことは、図３Ａおよび図３Ｂを参照して理解することができ、これらの図は、それぞれ、密集している領域におけるギャップの場合および空き領域におけるギャップの場合の、ＨＤＰプロセスのスパッタリング要素の影響を示す。
[0031]具体的には、図３Ａにおけるギャップ３０４は、材料が、水平面上に特有のカスプ構造３０８を形成するＨＤＰ−ＣＶＤプロセスを用いて堆積された高アスペクト比のギャップである。再堆積は、材料３１２が、プラズマイオンの経路３１６に沿った衝突に応じてカスプ３０８からスパッタされたときに起きる。スパッタされた材料３１２は、ギャップ３０４の反対側の側壁３２４に遭遇する経路３２０をたどる。この影響は、材料がスパッタされて、該ギャップの左側から離れて右側へ行く際に、材料が該ギャップの右側から左側へスパッタされるように対称的である。材料の再堆積は、角部のクリッピングを生じる過剰なスパッタリングから保護する。
[0032]この対称性は、図３Ｂに示す空き領域構造３３０に図示されているように、該空き領域にはなく、この場合、堆積は、同様のカスプ３０８’の形成を引き起こすが、材料３１２’が、プラズマイオンの経路３１６’に沿った衝突に応じて経路３２０’に沿ってスパッタされる場合、該ギャップの反対側は、保護のための再堆積に対して遠すぎる。図３Ｂにおける構造の角部は、該ギャップの反対側からスパッタされた材料を受取るという補償効果を伴うことなく、図３Ａにおける構造の角部が受けるのと同じ材料の射出を受ける。この違いの１つの結果は、比較的薄い膜が、該ギャップの狭さに適応するように堆積された場合に現れる。十分な保護材料が該密集領域のギャップ内に存在することができるが、該空き領域は、エッチングステップ中に提供される腐食性化学物質にさらされると、不十分な保護材料を有する可能性がある。
２．堆積／エッチング／堆積プロセス
[0033]本発明の実施形態はプロセス空間で提供され、そこで、堆積／エッチング／堆積プロセスの最初の堆積が、該ギャップを塞ぐための臨界厚さを超える厚さを有する膜を堆積する。このことの結果は、介在ボイドを、堆積された材料中に形成することができるが、このボイドは、次のエッチングステップにさらされ、最終的には、堆積／エッチングサイクルにおける次のまたは後の堆積ステップによって充填されるということである。所与のギャップに対する臨界厚さを超える厚さまでの堆積は、従来、該ボイドの形成のため、好ましくないものと考えられてきたが、本発明者等は、本明細書に記載された技術から生じるより大きなプロセス空間の利用可能性は、該ボイドに対処する必要性を弱めるのに十分に有利であることを見出した。
[0034]以下の堆積／エッチング／堆積法の説明、およびその結果として生じるプロセス空間の説明は、図４Ａおよび図４Ｂを参照して定義されるパラメータに関してなされており、これらの図はそれぞれ、ＳＴＩ構造の密集領域および空き領域におけるギャップの断面図を提供する。ＳＴＩ構造４０４は、隣接する隆起した面の間の密集領域および空き領域の両方にギャップが画成された状態の、ライナ４１８およびパッド層４０８を有する基板４０２を含む。図４Ａを見て分かるように、該基板上および該ギャップ内に最初に堆積される材料は、堆積厚さＤ１を特徴とする膜プロファイル４１２をもたらす。堆積された層の厚さは、均一でない可能性があるため、該堆積を特徴付けるのに用いられる堆積厚さＤ１は、特定の位置、例えば、隣接する隆起した部材のうちの１つの真上における厚さとすることができ、あるいは、平均厚さ等の導出量とすることができる。この堆積厚さは、臨界堆積厚さＤＣよりも大きいため、介在ボイド４２０は、該堆積された膜内に形成することができる。堆積厚さＤ１が臨界堆積厚さＤＣを超える量は、異なる実施形態において変化する可能性があり、該堆積厚さは、異なる実施形態において、５％、１０％、２０％、５０％または１００％だけ臨界堆積厚さＤＣを超える。
[0035]介在ボイド４２０は、次のエッチングステップの結果として、そのようなエッチング後の堆積層４１６のプロファイルによって明らかなように、露出される。該エッチングは、エッチングＥ１中に除去される材料の厚さを特徴とする。堆積の特徴と同様に、除去される材料の厚さは、Ｅ１を、特定の位置、例えば、隣接する隆起した部材の真上において除去される厚さとすることができるように、または、平均厚さ等の導出量とすることができるように、不均一とすることができる。
[0036]量Ｄ１およびＥ１は、両方とも、該基板の実質的に垂直方向で測定される。ある場合においては、特に、上記空き領域においては、堆積およびエッチング厚さは、他の方向でも定義することができる。一つの有利な測定は、図４ＢにＴdep (open)およびＴetch (open)によって例示されているような水平方向測定である。該基板上の空き領域４３０内に堆積された材料は、堆積された材料の垂直方向厚さＤ１、および／または堆積プロファイル４３８が、該隆起した面のうちの１つから該空き領域内に延びている水平方向厚さＴdep (open)を特徴とする。同様に、空き領域４３０内で行われるエッチングの量は、プロファイル４４２を作り出す際に除去される材料の垂直方向厚さＥ１、または、該空き領域からプロファイル４４２に従って除去される材料の水平方向厚さＴetch (open)を特徴とする。ここでもまた、堆積後およびエッチング後の該材料のプロファイル４３８および４４２は、不均一とすることができる。従って、パラメータＴdep (open)およびＴetch (open)は、特定の位置、例えば、基板４０２がパッド層４０８に接触する箇所で決めることができ、または、平均値等の導出量とすることができる。図面において、これらのパラメータは、基板４０２がパッド層４０８に接触する箇所で決められており、図面に示されている距離間隔は、単に図面の制約に適応するためにある。
[0037]単に例証として、７０ｎｍの幅、５００ｎｍの深さのギャップ（すなわち、約７：１のアスペクト比を有する）は、約３０のＤ/Ｓ比に対して、トレンチ全高の約６０％で塞がれている。従って、このような実施例における臨界堆積厚さＤＣは、約３０００Åであり、適切な最初の堆積量Ｄ１は、特定の実施形態において、約３２００Åとすることができる。適切なエッチバック量Ｅ１は、特定の実施形態において、該ギャップを再開口するために、約５００Åとすることができる。
[0038]ギャップをどのように充填することができるかの概説が図５に提供されており、該図は、本発明の様々な実施形態を要約したフロー図である。ブロック５０４において、隣接する隆起した面の間に形成されたギャップを有する基板が、処理チャンバ内に装填される。幾つかの実施形態においては、該基板は、空き領域内のギャップと、密集領域内のギャップとを有し、該空き領域内のギャップは、該密集領域内のギャップの幅の少なくとも５倍の幅を有する。異なるギャップ形状に適応することができるが、幾つかの実施形態において、該ギャップは、１００ｎｍ未満の、または６５ｎｍ未満の幅を有し、また、５：１より大きな、または６：１より大きなアスペクト比を有する。
[0039]最初の堆積は、ブロック５０８において、該処理チャンバに提供される堆積ガスのフローから高密度プラズマを形成することによって実行される。上述したように、シリコン酸化物層は、ＳｉＨ４、Ｏ２および流動ガスを備え、かつ場合により、ドープ層が堆積されるべき場合にドーパントガスを備える堆積ガスによって好都合に堆積することができる。該膜は、ブロック５１２において、少なくとも、該ギャップが塞がれるまで、すなわち、該層の堆積厚さＤ１が、該ギャップを塞ぐのに必要な臨界堆積厚さＤＣよりも大きくなるように、該基板上および該ギャップ内に堆積される。
[0040]この最初の堆積の後に、ブロック５１６において、該堆積される材料に対して腐食性の化学的性質を有する高密度プラズマが、該処理チャンバ内で形成される。ハロゲンをベースとする化学的性質は、シリコン酸化物材料をエッチングするのに適しており、また、例えば、フッ素含有ガスによる、該プロセスチャンバへのハロゲン含有ガスのフローによって提供することができる。適切なフッ素含有ガスは、Ｆ２、ＮＦ３、ＣＦ４、Ｃ３Ｆ８等を含む。このことは、該堆積された層をエッチバックする化学的メカニズムを提供し、一方、該高密度プラズマのスパッタリング特性は、特に、ブロック５２０に示されているように、該基板に電気的にバイアスがかけられる場合に、該堆積された層をエッチバックする機械的メカニズムを与えるのに用いることができる。このようなバイアスの印加は任意であり、本発明の幾つかの実施形態では用いられない。このようなバイアスの印加は、プラズマの荷電種を該基板に非等方的に引き付けることによって、スパッタリングの影響を増加させる。従って、このような化学的および／または機械的エッチングプロセスの適用は、ブロック５２４において、該ギャップを再開口して、該堆積層内に形成されている可能性のある介在ボイドを露出させるのに用いられる。
[0041]次の堆積は、ブロック５２８において、該処理チャンバへの堆積ガスのフローから高密度プラズマを形成することによって、最初の堆積と同様に実行される。通常、該堆積ガスの組成は、両堆積段階に対して同じになるが、特定の堆積特性は、異なる堆積／スパッタ比を有し、異なる堆積段階の間に、該ギャップの形状の違いを反映させることにより、異ならせることができる。２つの堆積段階が十分である場合、該ギャップの残りは、ブロック５３２において充填することができるが、他の実施形態は、より多くの回数の堆積段階およびエッチング段階を繰り返してもよい。一旦、該ギャップが充填されると、該基板は、ブロック５３６において、該処理チャンバの外へ移動される。
[0042]単に例証として、直径３００ｍｍのシリコンウェーハ上の無ドープシリコン酸化物層の堆積のための一つの例示的なプロセスは、４５ｓｃｃｍのＳｉＨ４フロー、６０ｓｃｃｍのＯ２フローおよび１０００ｓｃｃｍのＨ２フローから形成された高密度プラズマによって最初の層を堆積する。この最初の堆積は、約３０の堆積／スパッタ比を実現できる処理条件下で実行される。この堆積は、堆積される厚さＤ１が、臨界堆積厚さＤＣの１．２倍程度になるまで実行される。この後に、８０ｓｃｃｍのＦ２フローおよび該基板に印加された６００Ｗのバイアスによって形成されたプラズマを用いた、該堆積層のエッチングが続く。次の堆積は、該最初の堆積と同じフロー特性を有するガスから、約１０の堆積／スパッタ比を実現できる処理条件下で形成される高密度プラズマを用いる。
[0043]本発明の実施形態によって活用される上記プロセス空間は、図６Ａ〜図６Ｃを参照して理解することができる。該プロセス空間は、堆積とエッチングの厚さとの関係を特徴とすることができる。例えば、従来の堆積／エッチング／堆積プロセスを図６Ａに示すが、該プロセス空間は、エッチングの厚さ−堆積厚さ面内の３つの領域の交わりによって画成されている。第一に、従来の堆積が、Ｄ１における垂直線の左に該面の部分によって図示されている堆積厚さＤ１＜ＤＣを実現できるように実行される。この図面は、該ギャップがＤ１＜Ｄの場合に空いたままであるが、Ｄ１＞Ｄの場合には塞がれることを示している。第二に、該従来のエッチングは、Ｅ１における水平線の上の該面の部分によって図示されている、該ギャップを所望量、再開口するのに十分な材料の量を除去するために実行される。
[0044]第三の制約は、次のように理解することができ、また、該エッチングが、空きフィールドカバレージをゼロに低減する量未満にする条件を課す。該空きフィールドカバレージＴdep (open)は、垂直方向堆積厚さＤにほぼ比例し、すなわち、
（Ｔdep (open)は、ＲdepＤにほぼ等しい）
ここで、Ｒｄｅｐは、正の実数の比例定数である。全面的な膜エッチング量Ｅおよび空きフィールドエッチング量Ｔetch (open)は同様に、
（Ｔetch (open)は、ＲetchＥにほぼ等しい）
ここで、Ｒｅｔｃｈは、正の実数の比例定数である。該エッチングは、Ｔetch (open)＝Ｔdep (open)の場合、すなわち、
Ｅ＝ＲdepＤ／Ｒetch
の場合に、該空きフィールドカバレージをゼロに低減する。このグラフにおいて、該エッチングが、該空きフィールドカバレージをゼロに低減する量未満にする制約は、傾斜（Ｒｄｅｐ／Ｒｅｔｃｈ）を有する線の下の該面の部分によって画成される。
[0045]従って、従来の堆積／エッチング／堆積プロセスのためのプロセス空間は、これら３つの制約によって画成される該領域の交わりを表す図６Ａにおける領域Ａである。このような従来のアプローチの範囲内で、アスペクト比の増加および／または該ギャップの幅の縮小は、臨界堆積厚さＤＣの縮小を引き起こす。このことは、より少ない材料が堆積され、比較的薄い量のみがエッチバックされるのに利用可能であるため、エッチング量Ｅ１の対応する低下を伴う最初の堆積厚さＤ１の縮小をもたらす。このことは、図６Ｂに図示されており、新たなより少ない臨界堆積厚さがＤＣ’で示されており、対応する最初の堆積およびエッチング厚さは、それぞれＤ１’およびＥ１’で示されている。結果として生じるプロセス空間Ａ’はより小さく、高アスペクト比のより狭いギャップにおける堆積に必要な用途が開発されるにつれて、絶えずより小さくなり続ける。領域Ａは、領域Ａ’との比較のために、図６Ａにおいて点状の陰影で示されている。
[0046]図６Ｃは、本発明の実施形態による、Ｄ１＜ＤＣという制約が緩和された場合のプロセス空間に対する影響を図示したものである（図５のブロック５１２を参照）。この場合において、より大きな堆積厚さは、Ｄ１’’で示されており、ＤＣ’よりも大きい（従って、Ｄ１’よりも大きい）。このことは、Ｅ１’’で示されているより大きな厚さをエッチバックすることを可能にする。その結果生じるプロセス空間は、Ａ」で示されており、図６Ｃにおける比較のために再現されているプロセス空間Ａ’よりも大きい。幾つかの実施形態において、プロセス空間Ａ’’は、プロセス空間Ａと同様の、またはより大きい処理条件の領域を、従来のアプローチの下で、より大きな幅および／またはより小さなアスペクト比を有するギャップに適した処理条件を用いて画成することができる。
３．例示的な基板処理システム
[0047]本発明者は、カリフォルニア州のサンタクララにあるＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣ．によって製造されているＵＬＴＩＭＡ（商標）システムによって本発明の実施形態を実施し、その全般的な説明は、１９９６年７月１５日に提出された、Ｆｒｅｄ Ｃ．Ｒｅｄｅｋｅｒ、Ｆａｒｈａｄ Ｍｏｇｈａｄａｍ、Ｈｉｒｏｇｉ Ｈａｎａｗａ，Ｔｅｔｓｕｙａ Ｉｓｈｉｋａｗａ，Ｄａｎ Ｍａｙｄａｎ，Ｓｈｉｊｉａｎ Ｌｉ，Ｂｒｉａｎ Ｌｕｅ，Ｒｏｂｅｒｔ Ｓｔｅｇｅｒ，Ｙａｘｉｎ Ｗａｎｇ，Ｍａｎｕｓ ＷｏｎｇおよびＡｓｈｏｋ Ｓｉｎｈａの「ＳＹＭＭＥＴＲＩＣ ＴＵＮＡＢＬＥ ＩＮＤＵＣＴＩＶＥＬＹ ＣＯＵＰＬＥＤＨＤＰ-ＣＶＤ ＲＥＡＣＴＯＲ」というタイトルの同一出願人による米国特許第６，１７０，４２８号に記載されており、該明細書の全ての開示を本明細書に参照によって組み入れる。該システムの要旨は、以下に、図７Ａおよび図７Ｂに関連して記載されている。図７Ａは、一実施形態におけるそのようなＨＤＰ−ＣＶＤシステム７１０の構造を概略的に図示している。システム７１０は、チャンバ７１３と、真空システム７７０と、ソースプラズマシステム７８０Ａと、バイアスプラズマシステム７８０Ｂと、ガス送給システム７３３と、リモートプラズマ洗浄システム７５０とを含む。
[0048]チャンバ７１３の上方部は、酸化アルミニウムまたは窒化アルミニウム等のセラミック誘電材料で作製されたドーム７１４を含む。ドーム７１４は、プラズマ処理領域７１６の上方境界を画成する。プラズマ処理領域７１６は、底部で、基板７１７の上面および基板支持部材７１８と境を接している。
[0049]ヒータプレート７２３およびコールドプレート７２４は、ドーム７１４の上に載っており、かつ該ドームに熱的に結合されている。ヒータプレート７２３およびコールドプレート７２４は、ドーム温度の約１００℃〜２００℃の範囲に関して約±１０℃の制御を可能にする。このことは、様々なプロセスに対してドーム温度を最適化することを可能にする。例えば、該ドームを、堆積プロセスの場合よりも洗浄またはエッチングプロセスの場合により高温に維持することが望ましい可能性がある。該ドーム温度の正確な制御は、該チャンバ内のフレークまたはパーティクル数を低減し、また、該堆積層と基板との付着性を改善する。
[0050]チャンバ７１３の下方部は、該チャンバを該真空システムに接続する本体部材７２２を含む。基板支持部材７１８のベース部７２１は、本体部材７２２上に載置されており、該本体部材と連続内面を形成する。基板は、チャンバ７１３の側部の挿入／移動開口（図示せず）を介してロボットブレード（図示せず）により、チャンバ７１３内へ、または該チャンバから移送される。リフトピン（図示せず）は、該基板を上方装填位置７５７において、該ロボットブレードから下方処理位置７５６へ動かすために、モータ（図示せず）の制御の下で昇降され、この場合、該基板は、基板支持部材７１８の基板収容部７１９の上に置かれる。基板収容部７１９は、基板処理中に、該基板を基板支持部材７１８に固着する静電チャック７２０を含む。好ましい実施形態において、基板支持部材７１８は、酸化アルミニウムまたはアルミニウムセラミック材料から形成される。
[0051]真空システム７７０は、ツインブレードスロットルバルブ７２６を収容し、ゲートバルブ７２７およびターボ分子ポンプ７２８に取付けられているスロットル本体７２５を含む。スロットル本体７２５が、ガスフローに対して最小限の障害を呈し、対称的ポンピングを可能にすることに留意すべきである。ゲートバルブ７２７は、ポンプ７２８をスロットル本体７２５から切り離すことができ、また、スロットルバルブ７２６が完全に開いているときに、排気流容量を制限することにより、チャンバ圧力を制御することもできる。該スロットルバルブ、ゲートバルブおよびターボ分子ポンプからなる構成は、約１ミリトール〜約２トールまでのチャンバ圧力の正確かつ安定した制御を可能にする。
[0052]ソースプラズマシステム７８０Ａは、ドーム７１４に載置された上部コイル７２９およびサイドコイル７３０を含む。対称接地シールド（図示せず）は、これらのコイル間の電気的結合を低減する。上部コイル７２９は、上部ソース高周波電源（ＲＦ；ＳＲＦ）７３１Ａによって作動し、サイドコイル７３０は、サイドソース高周波電源７３１Ｂによって作動し、各コイルのための動作の独立した電力レベルおよび周波数を可能にする。このデュアルコイルシステムは、チャンバ７１３内での径方向イオン密度の制御を可能にし、それによって、プラズマ均一性を改善する。サイドコイル７３０および上部コイル７２９は、典型的には誘導駆動され、このことは、コンプリメンタリー電極を必要としない。特定の実施形態において上部ソース高周波電源７３１Ａは、公称２ＭＨｚで２，５００ワットまでの高周波電力を提供し、サイドソース高周波電源７３１Ｂは、公称２ＭＨｚで５，０００ワットまでの高周波電力を提供する。上部およびサイド高周波電源の作動周波数は、プラズマ生成効率を改善するために、公称作動周波数から（例えば、それぞれ、１．７〜１．９ＭＨｚおよび１．９〜２．１ＭＨｚ）オフセットすることができる。
[0053]バイアスプラズマシステム７８０Ｂは、バイアス高周波電源（ｂｉａｓ ＲＦ；「ＢＲＦ」）７３１Ｃとバイアス整合ネットワーク７３２Ｃとを含む。バイアスプラズマシステム７８０Ｂは、基板部７１７を本体部材７２２に容量結合し、これらはコンプリメンタリー電極として機能する。バイアスプラズマシステム７８０Ｂは、ソースプラズマシステム７８０Ａによって生み出されたプラズマ種（例えば、イオン）の該基板の表面への輸送を強化する働きをする。特定の実施形態において、バイアス高周波電源は、以下にさらに論じるように、５ＭＨｚより低い周波数で、１０，０００ワットまでの高周波電力を提供する。
[0054]高周波電源７３１Ａおよび７３１Ｂは、ディジタルで制御されるシンセサイザを含み、約１．８〜約２．１ＭＨｚの周波数で作動する。各電源は、当業者には明らかなように、該チャンバおよびコイルから該電源に戻る反射電力を測定し、作動周波数を調節して最低反射電力を得るＲＦ制御回路（図示せず）を含む。高周波電源は、典型的には、５０オームの特性インピーダンスを有する負荷で作動するように設計される。高周波電力は、該電源とは異なる特性インピーダンスを有する負荷から反射する可能性がある。このことは、該負荷に移る電力を低減することができる。加えて、該負荷から該電源に反射された電力は、該電源をオーバーロードさせ、および該電源にダメージを与える可能性がある。プラズマのインピーダンスは、特にプラズマイオン密度に依存して、５オーム未満から９００オームを超える可能性があるため、および反射電力は、周波数の関数であるため、該反射電力に従って該電源の周波数を調節すると、該高周波電源からプラズマへ転送される電力が増加し、該電源を保護する。反射電力を低減し、効率を改善する別の方法は、整合ネットワークを用いることである。
[0055]整合ネットワーク７３２Ａおよび７３２Ｂは、電源７３１Ａおよび７３１Ｂの出力インピーダンスと、それぞれのコイル７２９および７３０を整合させる。ＲＦ制御回路は、負荷が変わるときに該電源を該負荷に整合させるように、該整合ネットワーク内のキャパシタの値を変えることにより、両整合ネットワークを調整することができる。該ＲＦ制御回路は、該付加から該電源へ反射される電力がある限度を超える場合に、整合ネットワークを調整することができる。一定の整合を可能にし、かつ該ＲＦ制御回路が該整合ネットワークを調整するのを効果的に無効にする一つの方法は、反射電力の限界を、反射電力の予想値より上に設定することである。このことは、該整合ネットワークを、その最新の条件で一定に保持することにより、幾つかの条件下でプラズマを安定化するのに役に立つ。
[0056]他の方策も、プラズマを安定化するのに役に立つ。例えば、ＲＦ制御回路は、負荷（プラズマ）に送り込まれた電力を判断するのに用いることができ、また、層の堆積中に、該送り込まれた電力を実質的に一定に保つために、該電源の出力電力を増減させることができる。
[0057]ガス送出システム７３３は、ガスを幾つかのソース７３４Ａ〜７３４Ｅから（一部のみが示されている）ガス送出ライン７３８を介して、上記基板を処理するチャンバに提供する。当業者には明らかなように、ソース７３４Ａ〜７３４Ｅに用いられる実際のソース、およびチャンバ７１３に対する送出ライン７３８の実際の接続は、チャンバ７１３内で実行される堆積および洗浄プロセスによって変化する。ガスは、ガスリング７３７および／または上部ノズル７４５を介してチャンバ７１３内に導かれる。図７Ｂは、ガスリング７３７のさらなる詳細を示すチャンバ７１３の単純化した部分断面図である。
[0058]一実施形態において、第１および第２のガスソース７３４Ａおよび７３４Ｂ、および第１および第２のガスフローコントローラ７３５Ａ’および７３５Ｂ’は、（一部のみが示されている）ガス送出ライン７３８を介して、ガスリング７３７内のリングプレナム７３６内にガスを提供する。ガスリング７３７は、該基板上にガスの均一なフローを提供する（説明のために、そのうちの１つのみが示されている）複数のソースガスノズル７３９を有する。ノズルの長さおよびノズルの角度は、個々のチャンバ内での特定のプロセスの場合の均一性プロファイルおよびガス利用効率の調節を可能にするように変えることができる。好ましい実施形態において、ガスリング７３７は、酸化アルミニウムセラミックから作製された１２個のソースガスノズルを有する。
[0059]また、ガスリング７３７は、（１つのみが示されている）複数の酸化剤ガスノズル７４０を有し、これらのノズルは、好ましい実施形態において、ソースガスノズル７３９と同一平面にあり、かつ該ソースガスノズルよりも短く、また、一実施形態においては、本体プレナム７４１からのガスを受ける。幾つかの実施形態においては、ガスをチャンバ７１３内に注入する前に、ソースガスと酸化剤ガスを混合しないことが望ましい。他の実施形態においては、酸化剤ガスとソースガスは、本体プレナム７４１とガスリングプレナム７３６の間にアパーチャ（図示せず）を設けることにより、ガスをチャンバ７１３内に注入する前に混合してもよい。一実施形態において、第３、第４および第５のガスソース７３４Ｃ、７３４Ｄおよび７３４Ｄ’および第３および第４のガスフローコントローラ７３５Ｃおよび７３５Ｄ’は、ガス送出ライン７３８を介してガスを本体プレナムに提供する。７４３Ｂ等の追加的なバルブ（他のバルブは図示されていない）は、該フローコントローラから該チャンバへのガスを遮断することができる。本発明の幾つかの実施形態を実施する際、ソース７３４ＡはシランＳｉＨ４ソースを備え、ソース７３４Ｂは分子状酸素Ｏ２ソースを備え、ソース７３４ＣはシランＳｉＨ４ソースを備え、ソース７３４ＤはヘリウムＨｅソースを備え、ソース７３４Ｄ’は分子状水素Ｈ２ソースを備える。
[0060]可燃性ガス、有毒ガスまたは腐食性ガスを用いる実施形態においては、堆積後、該ガス送出ライン内に残るガスを除去することが望ましい。このことは、バルブ７４３Ｂ等の三方バルブを用いて、チャンバ７１３と送出ライン７３８Ａとを分離し、例えば、送出ライン７３８Ａを真空フォアラインに通気することによって遂行することができる。図７Ａに示すように、７４３Ａおよび７４３Ｃ等の他の同様のバルブを、他のガス送出ライン上に組み込んでもよい。このような三方バルブは、（該三方バルブと該チャンバとの間の）通気されないガス送出ラインの容積を最小限にするために、できるだけチャンバ７１３に近づけて配置することができる。加えて、二方（オン−オフ）バルブ（図示せず）を、マスフローコントローラ（「ＭＦＣ」）と該チャンバの間に、または、ガスソースとＭＦＣとの間に配置してもよい。
[0061]再び図７Ａを参照して、チャンバ７１３は、上部ノズル７４５と上部通気孔７４６とを有する。上部ノズル７４５および上部通気孔７４６は、ガスの上部および側方フローの独立した制御を可能にし、このことは、膜均一性を改善し、該膜の堆積およびドーピングパラメータの微調節を可能にする。上部通気孔７４６は、上部ノズル７４５の周りの環状開口である。一実施形態において、第１のガスソース７３４Ａは、ソースガスノズル７３９および上部ノズル７４５に供給する。ソースノズルＭＦＣ７３５Ａ’は、ソースガスノズル７３９に送出されるガスの量を制御し、上部ノズルＭＦＣ７３５Ａは、上部ガスノズル７４５に送出されるガスの量を制御する。同様に２つのＭＦＣ７３５Ｂおよび７３５Ｂ’は、ソース７３４Ｂ等の単一の酸素源から上部通気孔７４６および酸化剤ガスノズル７４０の両方への酸素のフローを制御するのに用いることができる。幾つかの実施形態において、酸素は、どの側部ノズルからも該チャンバへ供給されない。上部ノズル７４５および上部通気孔７４６に供給されるガスは、ガスをチャンバ７１３内に流す前に、別々にしておくことができ、または、それらのガスは、チャンバ７１３内に流れる前に、上部プレナム７４８内で混合してもよい。同じガスの別々のソースは、該チャンバの様々な部分に供給するのに用いることができる。
[0062]リモートマイクロ波生成プラズマ洗浄システム７５０は、チャンバ要素から堆積残留物を定期的に洗浄するために提供されている。該洗浄システムは、リアクタキャビティ７５３内で、洗浄ガスソース７３４Ｅ（例えば、分子状フッ素、三フッ化窒素、他のフッ化炭素または同等物）からプラズマを作り出すリモートマイクロ波ジェネレータ７５１を含む。このプラズマから生じる反応種は、アプリケータチューブ７５５を介して洗浄ガス送給ポート７５４を通ってチャンバ７１３へ運ばれる。該洗浄プラズマを収容するのに用いられる材料（例えば、キャビティ７５３およびアプリケータチューブ７５５）は、該プラズマによる攻撃に耐えなければならない。望ましいプラズマ種の濃度は、リアクタキャビティ７５３からの距離によって低下するため、リアクタキャビティ７５３と送給ポート７５４の間の距離は、できるだけ短く保たなければならない。リモートキャビティ内で洗浄プラズマを生成することは、有効なマイクロ波ジェネレータの使用を可能にし、また、チャンバ要素を温度、放射、または、イン・シトゥーで形成されたプラズマ中に存在する可能性のあるグロー放電の衝撃にチャンバ要素をさらさない。その結果、静電チャック７２０等の比較的敏感な要素は、イン・シトゥーでのプラズマ洗浄プロセスに対して必要とされる可能性のあるように、ダミーウェーハで被覆したり、他の方法で保護したりする必要がない。図７Ａにおいて、プラズマ洗浄システム７５０は、チャンバ７１３の上に配置されて示されているが、他の位置を代替的に用いてもよい。
[0063]上記上部ノズルを介して該チャンバ内に供給されるソースガスのフローを向けるために、および離れて生成されたプラズマのフロー向けるために、バッフル７６１を該上部ノズルの近くに提供することができる。上部ノズル７４５を介して提供されるソースガスは、中央流路７６２を通って該チャンバ内に向けられ、洗浄ガス送給ポート７５４を介して提供される、離れて生成されたプラズマ種は、バッフル７６１によってチャンバ７１３の側部に向けられる。
[0064]当業者は、異なる処理チャンバおよび異なる処理条件の場合に、本発明の精神から逸脱することなく、特定のパラメータが変わる可能性があることを明確に理解する。当業者には、他の変形例も明白である。それらの等価物および代替例は、本発明の範囲内に含まれることが意図されている。従って、この発明の範囲は、記載した実施形態に限定すべきではなく、以下の特許請求の範囲によって定義すべきである。
ギャップ充填プロセス中のボイドの形成を図示する概略断面図である。 ギャップ充填プロセス中のボイドの形成を図示する概略断面図である。 複数のシャロートレンチアイソレーション構造を含む、部分的に完成した集積回路の単純化した断面図である。 構造内の密集領域のギャップ充填特性を図示した概略図である。 構造内の空き領域のギャップ充填特性を図示した概略図である。 堆積／エッチング／堆積プロセス空間を特徴付けるパラメータの定義を図示する。 堆積／エッチング／堆積プロセス空間を特徴付けるパラメータの定義を図示する。 本発明の実施形態において、ギャップ内に膜を堆積する方法を図示するフロー図である。 異なる条件下の堆積／エッチング／堆積プロセス空間のグラフによる比較を示す。 異なる条件下の堆積／エッチング／堆積プロセス空間のグラフによる比較を示す。 異なる条件下の堆積／エッチング／堆積プロセス空間のグラフによる比較を示す。 それによって本発明の方法を実施することのできる高密度プラズマ化学気相堆積システムの一実施形態の単純化した図である。 図７Ａの例示的な処理システムと共に用いることのできるガスリングの単純化した断面図である。
符号の説明
３０４…ギャップ、３０８…カスプ構造、３１２…材料、３２４…側壁、３３０…空き領域、４０２…基板、４０４…ＳＴＩ構造、４０８…パッド層、４１２…膜プロファイル、４１８…ライナ。

Claims (14)

  1. 基板処理チャンバ内に配置された基板上に膜を堆積する方法であって、前記基板が、隣接する隆起した面の間に形成されたギャップを有する方法であって、
    第１の前駆物質堆積ガスのフローを前記基板処理チャンバに供給するステップと、
    前記第１の前駆物質堆積ガスのフローから第１の高密度プラズマを形成し、膜の第１部分の堆積厚さが、前記ギャップ内にボイドを形成する臨界堆積厚さよりも大きくなるように、同時に起こる堆積およびスパッタリング要素を有する第１の堆積プロセスによって、前記基板上および前記ギャップ内に、前記膜の第１部分を堆積するステップであって、前記膜の第１部分が、前記ギャップを臨界厚さの５％より大きく塞ぐ前記臨界厚さを超える厚さで、前記基板上および前記ギャップ内に堆積されるステップと、
    前記膜の第１部分の大部分をエッチバックして、前記ボイドを開口するステップと、
    第２の前駆物質堆積ガスのフローを前記基板に供給するステップと、
    前記第２の前駆物質堆積ガスのフローから第２の高密度プラズマを形成して、同時に起こる堆積およびスパッタリング要素を有する第２の堆積プロセスによって、前記基板上および前記開口されたボイド内に、前記膜の第２部分を堆積するステップと、
    を備える方法。
  2. 前記膜の第１部分の大部分をエッチバックするステップが、前記膜に対して腐食性のエッチャントガスのフローから、前記処理チャンバ内で第３の高密度プラズマを形成する工程を備える、請求項１に記載の方法。
  3. 前記膜の第１部分の大部分をエッチバックするステップが、前記基板に電気的バイアスを印加する工程をさらに備える、請求項２に記載の方法。
  4. 前記第１および第２の前駆物質堆積ガスがそれぞれ、シリコン含有ガスおよび酸素含有ガスを備え、それによって、前記膜がシリコン酸化膜を備え、および前記エッチャントガスがハロゲン含有ガスを備える、請求項２に記載の方法。
  5. 前記ハロゲン含有ガスがフッ素含有ガスを備える、請求項４に記載の方法。
  6. 前記第１の前駆物質堆積ガスおよび第２の前駆物質堆積ガスの少なくとも一方が、ドーパント含有ガスをさらに備える、請求項４に記載の方法。
  7. 前記第１の前駆物質堆積ガスおよび第２の前駆物質堆積ガスの少なくとも一方が、分子状水素Ｈ２を備える、請求項４に記載の方法。
  8. 前記分子状水素Ｈ２が、５００ｓｃｃｍを超える流量で前記プロセスチャンバに提供される、請求項７に記載の方法。
  9. 前記膜の第１部分が、前記ギャップを前記臨界厚さの１０％より大きく塞ぐ前記臨界厚さを超える厚さで、前記基板上および前記ギャップ内に堆積される、請求項１に記載の方法。
  10. 前記ギャップが、隣接する隆起した面の間に形成された複数のギャップを備え、第１のギャップが、第２のギャップの幅の少なくとも５倍の幅を有する、請求項１に記載の方法。
  11. 前記ギャップが、少なくとも５：１のアスペクト比と、１００ｎｍ未満の幅とを有する、請求項１に記載の方法。
  12. 前記ギャップが、少なくとも６：１のアスペクト比と、６５ｎｍ未満の幅とを有する、請求項１に記載の方法。
  13. 前記膜の第２部分が、前記ボイドが再び塞がれるまで、前記基板上および前記開口されたボイド内に堆積され、
    前記膜の第２部分の大部分をエッチバックして、前記ボイドを開口するステップと、
    第３の前駆物質堆積ガスのフローを前記基板処理チャンバに提供するステップと、
    前記第３の前駆物質堆積ガスのフローから第３の高密度プラズマを形成して、同時に起こる堆積およびスパッタリング要素を有する第３の堆積プロセスによって、前記基板上および前記開口されたボイド内に前記膜の第３部分を堆積するステップと、
    をさらに備える、請求項１に記載の方法。
  14. 基板処理チャンバ内に配置された基板上にシリコン酸化膜を堆積する方法であって、前記基板が、前記基板上の空き領域および密集領域内に分布する複数のギャップを有し、前記密集領域内の少なくとも１つのギャップが、５：１より大きいアスペクト比と１００ｎｍ未満の幅とを有し、前記空き領域内の少なくとも１つのギャップが、前記密集領域内の少なくとも１つのギャップの幅の少なくとも５倍の幅を有する方法であって、
    ＳｉＨ４、Ｏ２および第１の流動ガスからなる第１のフローを前記基板処理チャンバに供給するステップと、
    前記ＳｉＨ４、Ｏ２および第１の流動ガスからなる第１のフローから第１の高密度プラズマを形成して、前記密集領域内の少なくとも１つのギャップ内のボイドについて、膜の第１部分の堆積厚さが、前記ボイドを形成するのに必要な臨界堆積厚さよりも大きくなるように、同時に起こる堆積およびスパッタリング要素を有する第１の堆積プロセスによって、前記基板上および前記ギャップ内に、前記シリコン酸化膜の第１部分を堆積するステップであって、前記シリコン酸化膜の第１部分が、前記少なくとも１つのギャップを臨界厚さの５％より大きく塞ぐ前記臨界厚さを超える厚さで、前記基板上および前記ギャップ内に堆積されるステップと、
    フッ素含有ガスの第１のフローを前記基板処理チャンバに供給するステップと、
    前記フッ素含有ガスの第１のフローから第２の高密度プラズマを形成し、前記シリコン酸化膜の第１部分の大部分をエッチバックして、前記ボイドを開口するステップと、
    前記シリコン酸化膜の第１部分がエッチバックされている間、前記基板にバイアスを印加するステップと、
    ＳｉＨ４、Ｏ２および第２の流動ガスからなる第２のフローを前記基板処理チャンバに供給するステップと、
    前記ＳｉＨ４、Ｏ２および第２の流動ガスからなる第２のフローから第３の高密度プラズマを形成して、同時に起こる堆積およびスパッタリング要素を有する第２の堆積プロセスによって、前記基板上および前記開口されたボイド内に、前記シリコン酸化膜の第２部分を堆積するステップと、
    を備える方法。
JP2008518247A 2005-06-24 2006-06-15 堆積・エッチングシーケンスを用いたギャップ充填 Active JP5225081B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/166,357 2005-06-24
US11/166,357 US7329586B2 (en) 2005-06-24 2005-06-24 Gapfill using deposition-etch sequence
PCT/US2006/023311 WO2007001878A2 (en) 2005-06-24 2006-06-15 Gapfill using deposition-etch sequence

Publications (3)

Publication Number Publication Date
JP2008547224A JP2008547224A (ja) 2008-12-25
JP2008547224A5 JP2008547224A5 (ja) 2011-08-11
JP5225081B2 true JP5225081B2 (ja) 2013-07-03

Family

ID=37568134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008518247A Active JP5225081B2 (ja) 2005-06-24 2006-06-15 堆積・エッチングシーケンスを用いたギャップ充填

Country Status (4)

Country Link
US (1) US7329586B2 (ja)
JP (1) JP5225081B2 (ja)
CN (1) CN101278380B (ja)
WO (1) WO2007001878A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102602830B1 (ko) 2015-04-03 2023-11-15 램 리써치 코포레이션 Ald 및 ale에 의해 컨포멀한 막들의 증착

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442620B2 (en) * 2006-06-13 2008-10-28 Macronix International Co., Ltd. Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US20080299775A1 (en) * 2007-06-04 2008-12-04 Applied Materials, Inc. Gapfill extension of hdp-cvd integrated process modulation sio2 process
KR20090022557A (ko) * 2007-08-31 2009-03-04 삼성전자주식회사 고밀도 플라즈마 화학 기상 증착 장치 및 그를 이용한절연막 형성 방법
US7745350B2 (en) * 2007-09-07 2010-06-29 Applied Materials, Inc. Impurity control in HDP-CVD DEP/ETCH/DEP processes
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
US7989262B2 (en) 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
US7993950B2 (en) * 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
US7972968B2 (en) * 2008-08-18 2011-07-05 Applied Materials, Inc. High density plasma gapfill deposition-etch-deposition process etchant
JP5514420B2 (ja) * 2008-09-17 2014-06-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
JP5568244B2 (ja) * 2009-03-23 2014-08-06 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
US8497211B2 (en) 2011-06-24 2013-07-30 Applied Materials, Inc. Integrated process modulation for PSG gapfill
CN103681459B (zh) * 2012-09-05 2016-03-30 中芯国际集成电路制造(上海)有限公司 提高金属前介质层空隙填充能力的方法
US9087542B1 (en) * 2012-12-10 2015-07-21 Western Digital (Fremont), Llc Method for providing a structure having reduced voids in a magnetic recording transducer
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US20150206803A1 (en) * 2014-01-19 2015-07-23 United Microelectronics Corp. Method of forming inter-level dielectric layer
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
GB201620680D0 (en) * 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface
JP7203515B2 (ja) * 2017-06-06 2023-01-13 アプライド マテリアルズ インコーポレイテッド 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3205345A1 (de) * 1982-02-15 1983-09-01 Philips Patentverwaltung Gmbh, 2000 Hamburg "verfahren zur herstellung von fluordotierten lichtleitfasern"
JPS61276977A (ja) 1985-05-30 1986-12-06 Canon Inc 堆積膜形成法
US4690746A (en) * 1986-02-24 1987-09-01 Genus, Inc. Interlayer dielectric process
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
DE3856483T2 (de) * 1987-03-18 2002-04-18 Toshiba Kawasaki Kk Verfahren zur Herstellung von Dünnschichten
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
JPH0258836A (ja) 1988-08-24 1990-02-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5013691A (en) * 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
JP2960466B2 (ja) * 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
JP3206916B2 (ja) * 1990-11-28 2001-09-10 住友電気工業株式会社 欠陥濃度低減方法、紫外線透過用光学ガラスの製造方法及び紫外線透過用光学ガラス
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JP2697315B2 (ja) 1991-01-23 1998-01-14 日本電気株式会社 フッ素含有シリコン酸化膜の形成方法
JPH04341568A (ja) 1991-05-16 1992-11-27 Toshiba Corp 薄膜形成方法及び薄膜形成装置
DE69224640T2 (de) 1991-05-17 1998-10-01 Lam Res Corp VERFAHREN ZUR BESCHICHTUNG EINES SIOx FILMES MIT REDUZIERTER INTRINSISCHER SPANNUNG UND/ODER REDUZIERTEM WASSERSTOFFGEHALT
JP2699695B2 (ja) * 1991-06-07 1998-01-19 日本電気株式会社 化学気相成長法
US5279865A (en) * 1991-06-28 1994-01-18 Digital Equipment Corporation High throughput interlevel dielectric gap filling process
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
JP2792335B2 (ja) * 1992-05-27 1998-09-03 日本電気株式会社 半導体装置の製造方法
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5624582A (en) * 1993-01-21 1997-04-29 Vlsi Technology, Inc. Optimization of dry etching through the control of helium backside pressure
US5302233A (en) * 1993-03-19 1994-04-12 Micron Semiconductor, Inc. Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
US5416048A (en) 1993-04-16 1995-05-16 Micron Semiconductor, Inc. Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
JPH07161703A (ja) 1993-12-03 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
US5416046A (en) * 1994-01-18 1995-05-16 Wang; Ping-Lung Method for making semiconductor heat-cooling device having a supporting mesh
US5468342A (en) * 1994-04-28 1995-11-21 Cypress Semiconductor Corp. Method of etching an oxide layer
US5563105A (en) * 1994-09-30 1996-10-08 International Business Machines Corporation PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition
US6039851A (en) * 1995-03-22 2000-03-21 Micron Technology, Inc. Reactive sputter faceting of silicon dioxide to enhance gap fill of spaces between metal lines
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US5599740A (en) * 1995-11-16 1997-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Deposit-etch-deposit ozone/teos insulator layer method
DE69623651T2 (de) * 1995-12-27 2003-04-24 Lam Res Corp Verfahren zur füllung von gräben auf einer halbleiterscheibe
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US6191026B1 (en) * 1996-01-09 2001-02-20 Applied Materials, Inc. Method for submicron gap filling on a semiconductor substrate
US5872052A (en) * 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
US5648175A (en) * 1996-02-14 1997-07-15 Applied Materials, Inc. Chemical vapor deposition reactor system and integrated circuit
US5858876A (en) * 1996-04-01 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Simultaneous deposit and etch method for forming a void-free and gap-filling insulator layer upon a patterned substrate layer
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
US5661093A (en) * 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
US5939831A (en) * 1996-11-13 1999-08-17 Applied Materials, Inc. Methods and apparatus for pre-stabilized plasma generation for microwave clean applications
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US5800621A (en) * 1997-02-10 1998-09-01 Applied Materials, Inc. Plasma source for HDP-CVD chamber
US5990000A (en) * 1997-02-20 1999-11-23 Applied Materials, Inc. Method and apparatus for improving gap-fill capability using chemical and physical etchbacks
US6059643A (en) * 1997-02-21 2000-05-09 Aplex, Inc. Apparatus and method for polishing a flat surface using a belted polishing pad
US5850105A (en) * 1997-03-21 1998-12-15 Advanced Micro Devices, Inc. Substantially planar semiconductor topography using dielectrics and chemical mechanical polish
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process
US6204200B1 (en) * 1997-05-05 2001-03-20 Texas Instruments Incorporated Process scheme to form controlled airgaps between interconnect lines to reduce capacitance
US6189483B1 (en) * 1997-05-29 2001-02-20 Applied Materials, Inc. Process kit
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US5923993A (en) * 1997-12-17 1999-07-13 Advanced Micro Devices Method for fabricating dishing free shallow isolation trenches
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6395150B1 (en) * 1998-04-01 2002-05-28 Novellus Systems, Inc. Very high aspect ratio gapfill using HDP
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6037018A (en) * 1998-07-01 2000-03-14 Taiwan Semiconductor Maufacturing Company Shallow trench isolation filled by high density plasma chemical vapor deposition
KR100319185B1 (ko) * 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
US6203863B1 (en) * 1998-11-27 2001-03-20 United Microelectronics Corp. Method of gap filling
US6197705B1 (en) * 1999-03-18 2001-03-06 Chartered Semiconductor Manufacturing Ltd. Method of silicon oxide and silicon glass films deposition
TW411553B (en) * 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
US6503843B1 (en) * 1999-09-21 2003-01-07 Applied Materials, Inc. Multistep chamber cleaning and film deposition process using a remote plasma that also enhances film gap fill
US6335261B1 (en) * 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
US6335288B1 (en) * 2000-08-24 2002-01-01 Applied Materials, Inc. Gas chemistry cycling to achieve high aspect ratio gapfill with HDP-CVD
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
KR100403630B1 (ko) * 2001-07-07 2003-10-30 삼성전자주식회사 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US6596654B1 (en) * 2001-08-24 2003-07-22 Novellus Systems, Inc. Gap fill for high aspect ratio structures
US6846745B1 (en) * 2001-08-03 2005-01-25 Novellus Systems, Inc. High-density plasma process for filling high aspect ratio structures
JP3975099B2 (ja) * 2002-03-26 2007-09-12 富士通株式会社 半導体装置の製造方法
US6908862B2 (en) * 2002-05-03 2005-06-21 Applied Materials, Inc. HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features
US7628897B2 (en) * 2002-10-23 2009-12-08 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US7078312B1 (en) * 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US7163896B1 (en) * 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102602830B1 (ko) 2015-04-03 2023-11-15 램 리써치 코포레이션 Ald 및 ale에 의해 컨포멀한 막들의 증착

Also Published As

Publication number Publication date
CN101278380A (zh) 2008-10-01
WO2007001878A3 (en) 2007-08-09
US20060292894A1 (en) 2006-12-28
CN101278380B (zh) 2012-05-23
JP2008547224A (ja) 2008-12-25
US7329586B2 (en) 2008-02-12
WO2007001878A2 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP5225081B2 (ja) 堆積・エッチングシーケンスを用いたギャップ充填
KR101289795B1 (ko) 개선된 갭필 애플리케이션들을 위한 고-수율 hdp-cvd 프로세스들
US7097886B2 (en) Deposition process for high aspect ratio trenches
US7244658B2 (en) Low stress STI films and methods
US7595088B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
US7867921B2 (en) Reduction of etch-rate drift in HDP processes
US20140187045A1 (en) Silicon nitride gapfill implementing high density plasma
US7745350B2 (en) Impurity control in HDP-CVD DEP/ETCH/DEP processes
US7189639B2 (en) Use of germanium dioxide and/or alloys of GeO2 with silicon dioxide for semiconductor dielectric applications
US7064077B2 (en) Method for high aspect ratio HDP CVD gapfill
US7229931B2 (en) Oxygen plasma treatment for enhanced HDP-CVD gapfill
US8497211B2 (en) Integrated process modulation for PSG gapfill
US20080299775A1 (en) Gapfill extension of hdp-cvd integrated process modulation sio2 process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120925

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Ref document number: 5225081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250