CN103681459B - 提高金属前介质层空隙填充能力的方法 - Google Patents
提高金属前介质层空隙填充能力的方法 Download PDFInfo
- Publication number
- CN103681459B CN103681459B CN201210324712.XA CN201210324712A CN103681459B CN 103681459 B CN103681459 B CN 103681459B CN 201210324712 A CN201210324712 A CN 201210324712A CN 103681459 B CN103681459 B CN 103681459B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- layer
- oxide layer
- silicon oxide
- stressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 17
- 239000011737 fluorine Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种提高金属前介质层空隙填充能力的方法：在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构和NMOS结构的CMOS结构，所述PMOS结构和NMOS结构都至少包括在半导体衬底表面依次形成的栅氧化层和多晶硅栅极，位于多晶硅栅极两侧的侧壁层，以及位于多晶硅栅极两侧且在半导体衬底中的有源区；在CMOS结构表面沉积应力氮化硅层；在所述应力氮化硅层表面沉积氧化硅层，并进行各向异性刻蚀，保留应力氮化硅层侧壁上的氧化硅层；对所述氧化硅层和应力氮化硅层表面进行氟处理，提高金属前介质层在应力氮化硅层表面和氧化硅层表面的生长选择比；沉积金属前介质层。采用本发明能够有效减少栅极与栅极之间出现空洞缺陷。
Description
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种提高金属前介质层（PMD）空隙填充能力（gapfill）的方法。
背景技术
目前，在制造半导体器件时，可使用氮化硅在晶体管沟道中引发应力，从而调节沟道中载流子迁移率。互补型金属氧化物半导体（ComplementaryMetal-Oxide-Semiconductor，CMOS）结构包括NMOS结构和PMOS结构，现有技术中CMOS结构的制作方法，结合其具体剖面结构示意图，图1a至图1c进行说明。
请参阅图1a，提供一半导体衬底100，在该半导体衬底100上制作浅沟槽隔离区（STI）101，分别在半导体衬底100上，STI101的两侧形成PMOS结构和NMOS结构；具体为：
在半导体衬底100表面依次生长栅氧化层102和沉积多晶硅层，然后对多晶硅层进行刻蚀，形成多晶硅栅极103。
接下来在栅极两侧形成侧壁层104，可以通过化学气相沉积（CVD）方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成侧壁层104，厚度约为几十纳米。
以栅极和侧壁层104为屏蔽，进行有源区注入步骤，以形成源极和漏极105。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。
请参阅图1b，在上述结构的表面沉积应力氮化硅层106，
请参阅图1c，在所述应力氮化硅层106表面沉积金属前介质层107。金属前介质层为氧化层。
需要注意的是，对于飞速发展的亚微米级的半导体器件，栅极与栅极之间的间距是很窄的，大都小于10纳米，所以在前面步骤：在栅极与栅极之间的区域沉积金属前介质层时，就很容易导致材料填充不均匀，出现空洞（void）缺陷，void导致栅极与栅极之间的通路，当在该通路位置形成连接孔后，需要在该连接孔内填充导电金属，那么导电金属就会恰好填充在void所导致的栅极与栅极之间的通路内，使栅极与栅极连通，最终使半导体器件失效。
因此如何提高金属前介质层空隙填充能力，成为业内关注的问题。
发明内容
有鉴于此，本发明提供一种提高金属前介质层空隙填充能力的方法，能够有效减少栅极与栅极之间出现void缺陷。
本发明的技术方案是这样实现的：
一种提高金属前介质层空隙填充能力的方法，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构和NMOS结构的CMOS结构，所述PMOS结构和NMOS结构都至少包括在半导体衬底表面依次形成的栅氧化层和多晶硅栅极，位于多晶硅栅极两侧的侧壁层，以及位于多晶硅栅极两侧且在半导体衬底中的有源区；
在CMOS结构表面沉积应力氮化硅层；
在所述应力氮化硅层表面沉积氧化硅层，并进行各向异性刻蚀，保留应力氮化硅层侧壁上的氧化硅层；
对所述氧化硅层和应力氮化硅层表面进行氟处理，提高金属前介质层在应力氮化硅层表面和氧化硅层表面的生长选择比；
沉积金属前介质层。
所述金属前介质为氧化层，采用高密度等离子体化学气相沉积HDPCVD方法，或者深高宽比的亚大气压制程化学气相沉积HARP-CVD方法形成。
采用氟气或者含氟类气体对所述氧化硅层和应力氮化硅层表面进行氟处理。
从上述方案可以看出，本发明在应力氮化硅层的侧壁形成氧化硅层，通过对氮化硅表面和侧壁氧化硅表面进行氟处理，改变金属前介质层在氮化硅表面和侧壁氧化硅表面的生长速度，从而使金属前介质层在栅极与栅极之间的区域的纵向生长速度高于横向生长速度，提高了金属前介质层空隙填充能力，有效减少了在栅极与栅极之间的区域出现void缺陷。
附图说明
图1a至图1c为现有技术形成CMOS结构的具体过程的结构示意图。
图2a至2d为本发明形成CMOS结构具体过程的结构示意图。
图3为本发明CMOS结构制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
研究表明，在正常情况下，金属前介质层在氧化硅层表面比在应力氮化硅层表面生长速度要快，但是将应力氮化硅层表面和氧化硅层表面进行氟处理之后，金属前介质层在应力氮化硅层表面比在氧化硅层表面生长速度要快，因此本发明利用氟处理来提高金属前介质层在应力氮化硅层表面和氧化硅层表面的生长选择比，从而达到本发明的目的。
本发明CMOS结构的具体制作过程示意图请参阅图2a至图2d，具体制作方法的流程示意图如图3所示，包括如下步骤：
步骤21、请参阅图2a，在半导体衬底100上以浅沟槽隔离区101为界，形成具有PMOS结构和NMOS结构的CMOS结构，所述PMOS结构和NMOS结构都至少包括在半导体衬底表面依次形成的栅氧化层102和多晶硅栅极103，位于多晶硅栅极103两侧的侧壁层104，以及位于多晶硅栅极103两侧且在半导体衬底中的有源区105；
该步骤的形成与现有技术相同，在此作简单介绍：
提供一半导体衬底100，在该半导体衬底100上制作STI101，分别在半导体衬底100上，STI101的两侧形成PMOS结构和NMOS结构；具体为：
在半导体衬底100表面依次生长栅氧化层102和沉积多晶硅层，然后对多晶硅层进行刻蚀，形成多晶硅栅极103。
接下来在栅极两侧形成侧壁层104，可以通过化学气相沉积（CVD）方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成侧壁层104，厚度约为几十纳米。
以栅极和侧壁层104为屏蔽，进行有源区注入步骤，以形成源极和漏极105。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。
步骤22、请参阅图2b，在CMOS结构表面沉积应力氮化硅层106；
步骤23、请参阅图2c，在所述应力氮化硅层106表面沉积氧化硅层201，并进行各向异性刻蚀，保留应力氮化硅层106侧壁上的氧化硅层；
该步骤中氧化硅层201比较薄，在不影响半导体器件功能的基础上，主要用于后续金属前介质层在侧壁上的生长，因此各向异性刻蚀氧化硅层之后，水平面上的氧化硅层201被刻蚀掉，显露出应力氮化硅层106，只保留应力氮化硅层106侧壁上的氧化硅层201。
步骤24、对所述氧化硅层201和应力氮化硅层106表面进行氟处理，提高金属前介质层在应力氮化硅层106表面和氧化硅层201表面的生长选择比；
该步骤是本发明的关键，将应力氮化硅层表面和氧化硅层表面进行氟处理之后，金属前介质层在应力氮化硅层表面比在氧化硅层表面生长速度要快。
本发明实施例采用氟气或者含氟类气体对所述氧化硅层和应力氮化硅层表面进行氟处理。
步骤25、请参阅图2d，沉积金属前介质层107。
金属前介质层为氧化层，可以采用高密度等离子体化学气相沉积（HDPCVD）方法，或者深高宽比的亚大气压制程化学气相沉积（HARP-CVD）方法形成。
从图2d可以看出，金属前介质层107在显露出的应力氮化硅层表面形成快速的纵向生长，而栅极与栅极之间的区域，金属前介质层107在氧化硅层201表面进行缓慢的横向生长，因此，相对来说，金属前介质层107在栅极与栅极之间的区域的生长基本上属于快速的纵向生长，即使栅极与栅极之间的间距很窄，金属前介质层107也不会堆积在此，形成void缺陷。
至此，本发明实施例CMOS结构已经形成。
综上，本发明形成CMOS结构的方法，通过对氮化硅表面和氧化硅表面进行氟处理，改变金属前介质层在氮化硅表面和氧化硅表面的生长速度，从而使金属前介质层在栅极与栅极之间的区域的纵向生长速度高于横向生长速度，提高了金属前介质层空隙填充能力，有效减少了在栅极与栅极之间的区域出现void缺陷，提高了半导体器件的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (3)
1.一种提高金属前介质层空隙填充能力的方法，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构和NMOS结构的CMOS结构，所述PMOS结构和NMOS结构都至少包括在半导体衬底表面依次形成的栅氧化层和多晶硅栅极，位于多晶硅栅极两侧的侧壁层，以及位于多晶硅栅极两侧且在半导体衬底中的有源区；
在CMOS结构表面沉积应力氮化硅层；
在所述应力氮化硅层表面沉积氧化硅层，并进行各向异性刻蚀，保留应力氮化硅层侧壁上的氧化硅层；
对所述氧化硅层和应力氮化硅层表面进行氟处理，提高金属前介质层在应力氮化硅层表面和氧化硅层表面的生长选择比；
沉积金属前介质层。
2.如权利要求1所述的方法，其特征在于，所述金属前介质为氧化层，采用高密度等离子体化学气相沉积HDPCVD方法，或者高深宽比的亚大气压制程化学气相沉积HARP-CVD方法形成。
3.如权利要求1所述的方法，其特征在于，采用氟气或者含氟类气体对所述氧化硅层和应力氮化硅层表面进行氟处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210324712.XA CN103681459B (zh) | 2012-09-05 | 2012-09-05 | 提高金属前介质层空隙填充能力的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210324712.XA CN103681459B (zh) | 2012-09-05 | 2012-09-05 | 提高金属前介质层空隙填充能力的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681459A CN103681459A (zh) | 2014-03-26 |
| CN103681459B true CN103681459B (zh) | 2016-03-30 |
Family
ID=50318604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210324712.XA Active CN103681459B (zh) | 2012-09-05 | 2012-09-05 | 提高金属前介质层空隙填充能力的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681459B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600371A (zh) * | 2019-08-23 | 2019-12-20 | 中芯集成电路制造(绍兴)有限公司 | 多晶硅填充方法、半导体器件制作方法及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101278380A (zh) * | 2005-06-24 | 2008-10-01 | 应用材料公司 | 利用沉积刻蚀序列的间隙填充处理 |
| CN101292903A (zh) * | 2007-04-25 | 2008-10-29 | 株式会社东芝 | 图像诊断支持系统以及图像诊断支持方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019191A (ja) * | 2005-07-06 | 2007-01-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
2012
- 2012-09-05 CN CN201210324712.XA patent/CN103681459B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101278380A (zh) * | 2005-06-24 | 2008-10-01 | 应用材料公司 | 利用沉积刻蚀序列的间隙填充处理 |
| CN101292903A (zh) * | 2007-04-25 | 2008-10-29 | 株式会社东芝 | 图像诊断支持系统以及图像诊断支持方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681459A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| US7655534B2 (en) | Method of forming fin transistor | |
| CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
| CN105448832B (zh) | 一种半导体器件的制作方法 | |
| JP5559639B2 (ja) | 半導体装置およびその製造方法 | |
| CN104701164A (zh) | 半导体器件和半导体器件的制作方法 | |
| CN106935646B (zh) | 埋藏沟道晶体管及其形成方法 | |
| CN103050443A (zh) | 提高窄通道设备的性能并减少其变化 | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| CN107871706B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN109830433B (zh) | 制作半导体元件的方法 | |
| CN103811420B (zh) | 一种半导体器件的制备方法 | |
| CN103681459B (zh) | 提高金属前介质层空隙填充能力的方法 | |
| CN105185746B (zh) | Cmos器件工艺中锗硅外延层的制备方法 | |
| TWI732256B (zh) | 半導體結構及其製造方法 | |
| CN103545257A (zh) | Cmos晶体管的制作方法 | |
| US9425311B2 (en) | MOS transistors and fabrication methods thereof | |
| CN104347507B (zh) | 半导体器件的形成方法 | |
| US20160322476A1 (en) | Method of manufacturing a fin field effect transistor | |
| CN104576502B (zh) | 隔离结构及其形成方法 | |
| CN102054769B (zh) | 互补型金属氧化物半导体结构的形成方法 | |
| CN111696867B (zh) | 半导体结构及形成方法 | |
| CN105826234B (zh) | 半导体结构的形成方法 | |
| CN103531519B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |