CN105448832B - 一种半导体器件的制作方法 - Google Patents

Abstract

本申请提供了一种半导体器件的制作方法。该制作方法包括：步骤S1，在半导体衬底中设置浅沟槽隔离结构，利用浅沟槽隔离结构隔离出NMOS区和PMOS区；步骤S2，在NMOS区和PMOS区上形成栅极结构、位于栅极结构上的硬掩膜层、位于栅极结构侧壁上的偏移侧墙；步骤S3，在PMOS区欲形成源极区和漏极区的位置设置硅锗部；步骤S4，在偏移侧墙的裸露表面上设置主侧墙；步骤S5，设置PMOS区和NMOS区的源极区、漏极区、金属硅化物层；步骤S6，湿法刻蚀部分硬掩膜层和部分主侧墙；以及步骤S7，干法刻蚀剩余的硬掩膜层和主侧墙。该制作方法避免了对金属硅化物层和/或锗硅部的过分损伤；而且还能保证硬掩膜层的完全刻蚀。

Description

一种半导体器件的制作方法

技术领域

本申请涉及半导体制造技术领域，具体而言，涉及一种半导体器件的制作方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能，目前，主要通过控制载流子迁移率来提高半导体器件的电学性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，从而提高驱动电流。其中，在CMOS器件沟道方向(longitudinal)上，张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益；在沟道宽度方向(transverse)上的张应力对NMOS和PMOS器件的载流子迁移率均有益，而在垂直沟道平面方向(out-of-plane)的压应力对NMOS器件电子迁移率有益，张应力则对PMOS器件迁移率有益。

目前，应用应力临近技术的CMOS器件的常规制作工艺包括：在半导体衬底上设置浅沟槽隔离(STI)结构，利用该浅沟槽隔离结构隔离出PMOS区和NMOS区，然后在PMOS区和NMOS区上设置伪多晶硅栅极、在伪多晶硅栅极的表面设置硬掩膜层；在伪多晶硅栅极的侧壁设置偏移侧墙；接着设置PMOS区的硅锗部；随后设置主侧墙；然后以主侧墙限定形成离子注入区，同时作为自对准金属硅化物阻挡层，在暴露出的源/漏区和栅极结构上形成金属硅化物层；形成金属硅化物层之后去除主侧墙，采用应力临近效应技术，使得CESL(通孔刻蚀停止层)应力层更加临近沟道，有利于提高器件的性能。在上述过程中，为了限定源漏区离子注入的区域和掺杂效果，并防止在伪多晶硅栅极的肩膀(shoulder)上形成金属硅化物，在形成金属硅化物的过程中需要设置主侧墙，而在形成层间介质层(ILD)之前，需要将主侧墙全部去除。

上述所形成的硅锗部中，因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源、漏区形成硅锗(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源、漏区形成碳硅(SiC)，可以引入硅和碳硅之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。

现有技术中，干法刻蚀和湿法刻蚀均可用于去除主侧墙和栅极结构的硬掩膜层。但是无论是干法刻蚀还是湿法刻蚀，如果刻蚀时间过短，硬掩膜层和主侧墙难以去除完全，尤其是NMOS区域的硬掩膜层，而残留的硬掩膜层和主侧墙将会影响后续层间介质层的沉积和CMP(化学机械抛光),进而影响伪栅极去除和金属栅极的形成；如果刻蚀时间过长，将会损伤已经形成的金属硅化物、源漏区的锗硅，影响晶体管的良率。为了解决上述问题，目前一些改进的方法采用先进行干法刻蚀后进行湿法刻蚀的刻蚀方式去除上述硬掩膜层和主侧墙，但是，仍然难以避免对金属硅化物和/或锗硅的损伤，有时甚至会加重这种损伤。

发明内容

本申请旨在提供一种半导体器件的制作方法，以解决现有技术中在去除栅极结构上方的硬掩膜层和栅极结构两侧的主侧墙时对金属硅化物造成损伤的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：步骤S1，在半导体衬底中设置浅沟槽隔离结构，利用浅沟槽隔离结构隔离出NMOS区和PMOS区；步骤S2，在NMOS区和PMOS区上形成栅极结构、位于栅极结构上的硬掩膜层、位于栅极结构侧壁上的偏移侧墙；步骤S3，在PMOS区欲形成源极区和漏极区的位置设置硅锗部；步骤S4，在偏移侧墙的裸露表面上设置主侧墙；步骤S5，设置PMOS区和NMOS区的源极区、漏极区、金属硅化物层；步骤S6，湿法刻蚀部分硬掩膜层和部分主侧墙；以及步骤S7，干法刻蚀剩余的硬掩膜层和主侧墙。

进一步地，上述步骤S6的湿法刻蚀至硬掩膜层的厚度为刻蚀之前厚度的30～70％，优选45～60％。

进一步地，上述硬掩膜层为氮化硅层，氮化硅层的厚度为10～80nm。

进一步地，上述湿法刻蚀的刻蚀液包括H₃PO₄水溶液。

进一步地，上述主侧墙包括依次远离栅极结构的氧化硅层和氮化硅层，氮化硅层的厚度为3～50nm，氧化硅层的厚度为0～10nm。

进一步地，上述干法刻蚀的刻蚀气体选自CF₄、CHF₃、CH₂F₂、CH₃F、O₂、HCl、HBr、SO₂、He、H₂和CH₄中的一种或多种。

进一步地，上述步骤S4包括：在半导体衬底的裸露表面上、栅极结构的裸露表面上以及硬掩膜层的裸露表面上依次设置氧化硅和氮化硅；对氧化硅和氮化硅进行刻蚀形成主侧墙，主侧墙的顶面与半导体衬底表面的距离小于偏移侧墙与半导体衬底表面的距离。

进一步地，上述步骤S5包括：对半导体衬底进行源漏离子注入，形成源极区和漏极区；在半导体衬底的裸露表面上和硬掩膜层的裸露表面上沉积金属；对金属进行高温退火，在源极区和漏极区的表面形成金属硅化物层。

进一步地，上述金属硅化物为镍硅化物、钴硅化物、钨硅化物、钛硅化物和钽硅化物中的一种或多种的组合。

进一步地，上述栅极结构包括依次远离半导体衬底的绝缘层和伪多晶硅。

进一步地，上述制作方法在步骤S7之后还包括：在半导体衬底的裸露表面上、偏移侧墙的裸露表面上以及栅极结构的裸露表面上设置接触刻蚀停止层；在接触刻蚀停止层上设置介电材料；对介电材料进行化学机械抛光，得到层间介质层；去除伪多晶硅，并在伪多晶硅所在位置设置金属，形成金属栅极。

应用本申请的技术方案，首先采用湿法刻蚀硬掩膜层和主侧墙，避免了先进行干法刻蚀对硅锗部和金属硅化物层造成的等离子体损伤，进而避免了现有技术先干法后湿法的刻蚀过程中由于干法刻蚀造成的等离子损伤加快后续湿法刻蚀的速度，导致对金属硅化物层和/或锗硅部的过分损伤；而且还能保证硬掩膜层的完全刻蚀，进一步避免了由于硬掩膜层的残留造成的层间介质层的高度增加。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请提供的半导体器件的制作方法的流程示意图；

图2至图13示出了执行图1所示各步骤后得到的晶片的剖面结构示意图；其中，

图2示出了在半导体衬底中设置浅沟槽隔离结构后的剖面结构示意图；

图3示出了在图2所示的半导体衬底上形成栅极结构和硬掩膜层后的剖面结构示意图；

图4示出了在图3所示的栅极结构侧壁上形成偏移侧墙后的剖面结构示意图；

图5示出了在图4所示结构的表面上生长锗硅保护层,然后设置光刻胶层并去除PMOS区的光刻胶层后的剖面结构示意图；

图6示出了以图5所示的光刻胶层和PMOS区的栅极结构和偏移侧墙为掩膜，对PMOS区的锗硅保护层和衬底进行刻蚀，形成锗硅保护侧墙和sigma型凹陷后的剖面结构示意图；

图7示出了在图6所示的sigma型凹陷中进行硅锗材料的外延生长形成硅锗部后的剖面结构示意图；

图8示出了在图7所示的半导体衬底的裸露表面上、栅极结构的裸露表面上以及硬掩膜层的裸露表面上依次设置氮化硅和氧化硅后的剖面结构示意图；

图9示出了对图8所示的氧化硅和氮化硅进行刻蚀形成主侧墙后的剖面结构示意图；

图10示出了对图9所示的半导体衬底进行源漏注入形成源极区和漏极区后的剖面结构示意图；

图11示出了在图10所示的源极区和漏极区的表面形成金属硅化物层后的剖面结构示意图；

图12示出了湿法刻蚀图11所示的硬掩膜层和主侧墙至硬掩膜层的厚度为刻蚀之前厚度的30～70％后的剖面结构示意图；

图13示出了干法刻蚀图12所示的剩余的硬掩膜层和主侧墙后的剖面结构示意图；

图14示出了在图13所示的半导体衬底的裸露表面上、偏移侧墙的裸露表面上以及栅极结构的裸露表面上设置接触刻蚀停止层和层间介质层后的剖面结构示意图；以及

图15示出了去除图14所示的伪多晶硅并在伪多晶硅所在位置设置金属形成金属栅极后的剖面结构示意图。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在......之上”、“在......上方”、“在......上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在......上方”可以包括“在......上方”和“在......下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术所介绍的，现有技术中，干法刻蚀和湿法刻蚀均可用于去除主侧墙600和栅极结构200的硬掩膜层300。但是无论是干法刻蚀还是湿法刻蚀，如果刻蚀时间过短，硬掩膜层300和主侧墙600难以去除完全，尤其是NMOS区Ⅰ域的硬掩膜层300，而残留的硬掩膜层300和主侧墙600将会影响后续层间介质层802的沉积和CMP(化学机械抛光),进而影响伪栅极去除和金属栅极900的形成；如果刻蚀时间过长，将会损伤已经形成的金属硅化物、源漏区的锗硅，影响晶体管的良率。而改进的先进行干法刻蚀后进行湿法刻蚀的刻蚀去除硬掩膜层300和应力层的方法,干法刻蚀时必然会用到等离子体，而等离子体对所有材料都有一定的穿透深度，因此等离子体除了刻蚀部分硬掩膜和主侧墙600外，还会在一定的穿透深度内，对未被刻蚀的材料层造成损伤，改变其材料内部和表面性质，导致在下一步的湿法刻蚀时，这种被等离子体损伤过的材料的湿法刻蚀速度通常会大大增加，难以避免会比未被等离子体损伤的材料增加很多的刻蚀量。尤其对金属硅化物和/或锗硅的损伤，有时甚至会导致严重损伤。为了解决如上刻蚀过程对金属硅化物和/或锗硅造成的损伤，本申请提出了一种半导体器件的制作方法。

如图1所示，该半导体器件的制作方法包括：步骤S1，在半导体衬底100中设置浅沟槽隔离结构101，利用浅沟槽隔离结构101隔离出NMOS区Ⅰ和PMOS区Ⅱ；步骤S2，在NMOS区Ⅰ和PMOS区Ⅱ上形成栅极结构200、位于栅极结构200上的硬掩膜层300、位于栅极结构200侧壁上的偏移侧墙400；步骤S3，在PMOS区Ⅱ欲形成源极区102和漏极区103的位置设置硅锗部500；步骤S4，在偏移侧墙400的裸露表面上设置主侧墙600；步骤S5，设置PMOS区Ⅱ和NMOS区Ⅰ的源极区102、漏极区103、金属硅化物层700；步骤S6，湿法刻蚀部分硬掩膜层300和部分主侧墙600；以及步骤S7，干法刻蚀剩余的硬掩膜层300和主侧墙600。

上述制作方法，首先采用湿法刻蚀硬掩膜层300和主侧墙600，避免了先进行干法刻蚀对硅锗部500和金属硅化物层700造成的等离子体损伤，进而避免了现有技术先干法后湿法的刻蚀过程中由于干法刻蚀造成的等离子损伤加快后续湿法刻蚀的速度，导致对金属硅化物层700和/或锗硅部的过分损伤；而且还能保证硬掩膜层300的完全刻蚀，进一步避免了由于硬掩膜层300的残留造成的层间介质层802的高度增加。

在上述制作方法的指导下，发明人进行了多次试验，发现硬掩膜层300刻蚀后的高度为刻蚀之前高度的30～70％，将湿法刻蚀控制在硬掩膜层300被刻蚀30～70％的程度，既能避免湿法刻蚀对金属硅化物层700和/或锗硅部的损伤，又能减少干法刻蚀的时间，从而减少甚至避免干法刻蚀对金属硅化物层700和/或锗硅部的损伤；优选45～60％时，对金属硅化物和/或500锗硅部的保护效果更为明显。

现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

首先，在半导体衬底100中设置图2所示的浅沟槽隔离结构101，且利用该浅沟槽隔离结构101将半导体衬底100隔离出图2所示的NMOS区Ⅰ和PMOS区Ⅱ。上述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅等常规半导体材料；上述浅沟槽隔离结构101的形成过程采用本领域的常规技术实施即可。

然后，在图2所示的NMOS区Ⅰ和PMOS区Ⅱ上形成栅极结构200、位于栅极结构200上的硬掩膜层300、位于栅极结构200侧壁上的偏移侧墙400，得到具有图4所示剖面结构的晶片。上述栅极结构200可以为多晶硅栅极结构200，也可以为伪多晶硅202栅极结构200进而在后续形成金属栅极900，优选上述栅极结构200为伪多晶硅202栅极结构200，包括依次远离半导体衬底100的绝缘层201和伪多晶硅202。以下将以栅极结构200为伪多晶硅202栅极结构200为例，对上述过程进行说明，该过程包括：

在图2所示的半导体衬底100上依次设置氧化物层201(比如该氧化物由氧化硅层和高介电常数介电质氧化物层组成，其中的高介电常数介电质氧化物层可以采用氧化铪,氧化锆等)、伪多晶硅层202、氮化硅层(作为硬掩膜层300)，并对氮化硅层、伪多晶硅层202和氧化物层201进行刻蚀，形成图3所示的栅极结构200以及硬掩膜层300；在图3所示的半导体衬底100的裸露表面和硬掩膜层300的裸露表面上沉积氮化硅或者氧化硅和氮化硅的交替结构，并对该氮化硅或交替结构进行刻蚀，形成图4中所示的偏移侧墙400。在此需要说明的是，在上述偏移侧墙400形成之后，为了调整器件的阈值电压可以对衬底进行LDD注入，本领域技术人员参考现有技术实施该工艺即可，在此不再赘述。上述硬掩膜层300的厚度优选为10～80nm。

在完成偏移侧墙400的制作之后，在图4所示的PMOS区Ⅱ欲形成源极区102和漏极区103的位置设置图7所示的硅锗部500。上述硅锗部500的设置可以提高PMOS区Ⅱ的压应力，进而提高PMOS晶体管的性能。该硅锗部500的形成过程包括以下步骤：

在图4所示结构的表面上设置锗硅保护层601’(可以为氧化硅层或氮化硅层或两者的组合)，然后设置光刻胶层104，并去除PMOS区Ⅱ的光刻胶层104，形成具有图5所示剖面结构的晶片；以图5所示的光刻胶层104、PMOS区Ⅱ的栅极结构200和偏移侧墙400为掩膜，对PMOS区Ⅱ的锗硅保护层601’和半导体衬底100进行刻蚀，形成图6所示的锗硅保护侧墙601和图中示出的呈六角形的sigma型沟槽500’，该刻蚀过程可以分步骤进行，比如首先采用干法刻蚀在栅极结构200之间形成深度为3～30nm的开口；然后对该开口进行退火处理，使开口的底部和侧壁变得圆滑，在该退火过程中优选向退火腔室中通入惰性气体或者氢气，避免开口的内壁被氧化；接着采用湿法刻蚀对该开口继续进行刻蚀，由于经过退火处理后开口的底部和侧壁变得圆滑，因此采用湿法刻蚀时能够形成sigma型沟槽500’，也可以直接在干法刻蚀后形成碗形沟槽,然后使用有机或者无机碱进行湿法刻蚀，根据Si不同晶面刻蚀的各向异性直接形成六角形的sigma型沟槽500’；然后去除光刻胶层104，在图6所示的sigma型沟槽500’中进行硅锗材料的外延生长，形成图7所示的硅锗部500。上述外延生长的条件参考现有技术实施即可，在此不再赘述。完成上述硅锗部500的制作之后去除NMOS区的硅锗保护层601’，另外，前述所形成的硅锗保护侧墙601可以去除也可以作为后续所形成的主侧墙600的一部分，本申请以前者为例继续说明。

在形成硅锗部500之后，在图7所示的偏移侧墙400的远离栅极结构200的表面上设置主侧墙600，形成具有图9所示剖面结构的晶片。上述主侧墙600可以为氮化硅侧墙、或者氮化硅层和氧化硅层组合形成的主侧墙600。以下以依次远离栅极结构200的氧化硅层602和氮化硅层603组合形成的主侧墙600为例对主侧墙600的形成过程进行如下说明：

在图7所示的半导体衬底100的裸露表面上、栅极结构200的裸露表面上以及硬掩膜层300的裸露表面上依次设置图8所示的氧化硅层602和氮化硅层603，该过程可以采用化学气相沉积法实施，优选所述形成的氧化硅层602的厚度为0～10nm，氮化硅层603的厚度为3～50nm，优选10～30nm；对图8所示的氧化硅层602和氮化硅层603进行刻蚀形成图9所示的主侧墙600，由于位于硬掩膜层300顶角处的材料受到水平和竖直两个方向的刻蚀，因此其刻蚀速率较其他部分快，进而导致在完成刻蚀时，该主侧墙600的顶面与半导体衬底100表面的距离小于偏移侧墙400与半导体衬底100表面的距离。

完成上述主侧墙600的设置之后，对图9所示的半导体衬底100进行源漏注入，形成图10所示的源极区102和漏极区103，该源漏注入采用本领域常规的离子注入实施即可；在图10所示的半导体衬底100的裸露表面上、在硬掩膜裸露的表面上沉积金属，对金属进行高温退火，在源极区102和漏极区103的表面形成图11所示的金属硅化物层700。由于硬掩膜层300并非多晶硅层或单晶硅层，因此在高温退火过程中也不会形成金属硅化物层700，因此所形成的金属硅化物层700位于源极区102和漏极区103的表面。在上述过程中，利用主侧墙600作为形成金属硅化物层700的自对准金属硅化物阻挡层(SAB)，工艺过程简单。上述金属硅化物可以为镍硅化物、钴硅化物、钨硅化物、钛硅化物和钽硅化物中的一种或多种的组合。

完成上述金属硅化物层700的制作之后，湿法刻蚀图11所示的硬掩膜层300和主侧墙600，至硬掩膜层300的厚度为刻蚀之前厚度的30～70％，得到具有图12所示剖面结构的晶片。本申请优选硬掩膜层300为氮化硅层，优选湿法刻蚀采用氮化硅刻蚀速率高的刻蚀液进行刻蚀，比如采用H₃PO₄水溶液进行刻蚀，该刻蚀液的浓度可以参考现有进行选择。上述刻蚀进行至将硬掩膜层300刻蚀至原来厚度的30～70％，能够避免该刻蚀过程对金属硅化物层700和硅锗部500的损伤；且在上述对硬掩膜层300进行刻蚀的过程中，对主侧墙600也会形成一定程度的刻蚀，因此在后续干法刻蚀中也能减少对硬掩膜层300和主侧墙600的干法刻蚀时间。

完成上述湿法刻蚀之后，采用干法刻蚀图12所示的剩余的硬掩膜层300和主侧墙600，得到具有图13所示剖面结构的晶片。上述干法刻蚀的刻蚀气体选自CF₄、CHF₃、CH₂F₂、CH₃F、O₂、HCl、HBr、SO₂、He、H₂和CH₄中的一种或多种，由于已经采用湿法刻蚀去除了部分硬掩膜层300，因此，去除剩余的硬掩膜层300的需要消耗的干法刻蚀的时间也相对全部采用干法刻蚀有明显缩短，因此，能够减轻或者完全避免干法刻蚀对金属硅化物层700和硅锗部500的损伤，比如湿法刻蚀掉30～40％高度的硬掩膜层300时，金属硅化物层700的损失相对全部干法刻蚀工艺减少10～60％，而当湿法刻蚀掉50～70％高度的硬掩膜层300时，可以完全避免对金属硅化物层700的损伤。同样这种方法可以减短湿法刻蚀的时间，湿法刻蚀过长，刻蚀液会对锗硅造成损伤，减少湿法刻蚀时间可以避免对锗硅的损伤。

在完成对硬掩膜层300和主侧墙600的去除之后，在本申请另一种优选的实施方式中，优选上述制作方法在步骤S7之后还包括：在图13所示的半导体衬底100的裸露表面上、偏移侧墙400的裸露表面上以及栅极结构200的裸露表面上设置接触刻蚀停止层801并在接触刻蚀停止层801上设置介电材料；对介电材料进行化学机械抛光，得到图14所示的层间介质层802；去除图14所示的伪多晶硅202，并在伪多晶硅202所在位置设置金属，形成图15所示的金属栅极900。上述过程可以参考本领域常规工艺，在此不再赘述。由于本申请的制作方法能够将硬掩膜层300完全去除，因此，不会导致上述所形成的层间介质层802的高度以及金属栅极900的高度的增高。

当然，在完成上述工艺之后，本领域技术人员可以根据器件的设计需要进行金属互连结构的制作，比如过孔、插塞和金属布线层等的制作，采用的制作工艺均可参照现有技术。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)首先采用湿法刻蚀硬掩膜层和主侧墙，避免了先进行干法刻蚀对硅锗部和金属硅化物层造成的离子损伤，进而避免了现有技术纯干法刻蚀时间过长对金属硅化物的损伤，以及纯湿法刻蚀时间过长对锗硅的损伤；同时避免了通常的改进方法先干法后湿法的刻蚀过程中由于干法刻蚀造成的等离子损伤加快后续湿法刻蚀的速度，导致对金属硅化物层和/或锗硅部的过分损伤；

2)将湿法刻蚀控制在硬掩膜层被刻蚀30～70％的程度，既能避免湿法刻蚀对金属硅化物层和/或锗硅部的损伤，又能减少干法刻蚀的时间，从而减少甚至避免干法刻蚀对金属硅化物层和/或锗硅部的损伤；

3)能保证硬掩膜层的完全刻蚀，进一步避免了由于硬掩膜层的残留造成的层间介质层的高度增加。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：

步骤S1，在半导体衬底中设置浅沟槽隔离结构，利用所述浅沟槽隔离结构隔离出NMOS区和PMOS区；

步骤S2，在所述NMOS区和所述PMOS区上形成栅极结构、位于所述栅极结构上的硬掩膜层、位于所述栅极结构侧壁上的偏移侧墙；

步骤S3，在所述PMOS区欲形成源极区和漏极区的位置设置硅锗部；

步骤S4，在所述偏移侧墙的裸露表面上设置主侧墙；

步骤S5，设置所述PMOS区和所述NMOS区的源极区、漏极区、金属硅化物层；

步骤S6，湿法刻蚀部分所述硬掩膜层和部分所述主侧墙；以及

步骤S7，干法刻蚀剩余的所述硬掩膜层和所述主侧墙。

2.根据权利要求1所述的制作方法，其特征在于，所述步骤S6的湿法刻蚀至所述硬掩膜层的厚度为刻蚀之前厚度的30～70％。

3.根据权利要求1所述的制作方法，其特征在于，所述步骤S6的湿法刻蚀至所述硬掩膜层的厚度为刻蚀之前厚度的45～60％。

4.根据权利要求1所述的制作方法，其特征在于，所述硬掩膜层为氮化硅层，所述氮化硅层的厚度为10～80nm。

5.根据权利要求4所述的制作方法，其特征在于，所述湿法刻蚀的刻蚀液包括H₃PO₄水溶液。

6.根据权利要求1所述的制作方法，其特征在于，所述主侧墙包括依次远离所述栅极结构的氧化硅层和氮化硅层，所述氮化硅层的厚度为3～50nm，所述氧化硅层的厚度为0～10nm。

7.根据权利要求6所述的制作方法，其特征在于，所述干法刻蚀的刻蚀气体选自CF₄、CHF₃、CH₂F₂、CH₃F、O₂、HCl、HBr、SO₂、He、H₂和CH₄中的一种或多种。

8.根据权利要求6所述的制作方法，其特征在于，所述步骤S4包括：

在所述半导体衬底的裸露表面上、所述栅极结构的裸露表面上以及所述硬掩膜层的裸露表面上依次设置氧化硅和氮化硅；

对所述氧化硅和所述氮化硅进行刻蚀形成所述主侧墙，所述主侧墙的顶面与所述半导体衬底表面的距离小于所述偏移侧墙与所述半导体衬底表面的距离。

9.根据权利要求1所述的制作方法，其特征在于，所述步骤S5包括：

对所述半导体衬底进行源漏离子注入，形成所述源极区和所述漏极区；

在所述半导体衬底的裸露表面上和所述硬掩膜层的裸露表面上沉积金属；

对所述金属进行高温退火，在所述源极区和所述漏极区的表面形成所述金属硅化物层。

10.根据权利要求1所述的制作方法，其特征在于，所述金属硅化物为镍硅化物、钴硅化物、钨硅化物、钛硅化物和钽硅化物中的一种或多种的组合。

11.根据权利要求1所述的制作方法，其特征在于，所述栅极结构包括依次远离所述半导体衬底的绝缘层和伪多晶硅。

12.根据权利要求11所述的制作方法，其特征在于，所述制作方法在所述步骤S7之后还包括：

在所述半导体衬底的裸露表面上、所述偏移侧墙的裸露表面上以及所述栅极结构的裸露表面上设置接触刻蚀停止层；

在所述接触刻蚀停止层)上设置介电材料；

对所述介电材料进行化学机械抛光，得到层间介质层；

去除所述伪多晶硅，并在所述伪多晶硅所在位置设置金属，形成金属栅极。