CN109065446B - 栅极的制造方法 - Google Patents
栅极的制造方法 Download PDFInfo
- Publication number
- CN109065446B CN109065446B CN201810840360.0A CN201810840360A CN109065446B CN 109065446 B CN109065446 B CN 109065446B CN 201810840360 A CN201810840360 A CN 201810840360A CN 109065446 B CN109065446 B CN 109065446B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- forming
- manufacturing
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 170
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 92
- 229920005591 polysilicon Polymers 0.000 claims abstract description 92
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000001020 plasma etching Methods 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 238000007517 polishing process Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 9
- 239000000306 component Substances 0.000 claims description 31
- 230000005669 field effect Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000008358 core component Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005728 strengthening Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种栅极的制造方法，包括步骤：步骤一、在半导体衬底表面形成栅介质层和多晶硅栅；步骤二、在多晶硅栅表面中注入终点检测杂质；步骤三、进行光刻刻蚀形成栅极；步骤四、在各栅极侧面形成侧墙；步骤五、形成由氮化层组成的接触孔刻蚀停止层；步骤六、形成由氧化层组成的层间膜；步骤七、采用化学机械研磨工艺进行第一次平坦化并停止在氮化层材料上；步骤八、采用第一次等离子体刻蚀工艺进行第二次平坦化，第一次等离子体刻蚀工艺的刻蚀终点采用检测终点检测杂质实现的终点检测方式确定；步骤九、采用第二次等离子体刻蚀工艺对多晶硅栅进行去除并采用定时方式确定刻蚀终点。本发明能提高多晶硅栅去除的可靠性并进而提高器件的可靠性。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅极的制造方法。
背景技术
如图1A至图1C所示，是现有方法各步骤中的器件结构图，现有栅极的制造方法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底101，在所述半导体衬底101表面依次形成栅介质层103和多晶硅栅104。
所述半导体衬底101为硅衬底。
所述栅介质层103包括高介电常数层(HK)，在所述高介电常数层和所述半导体衬底101之间还具有界面层；后续去除所述多晶硅栅104之后还包括在所述多晶硅栅104被去除的区域形成金属栅(MG)的步骤，由包括了所述高介电常数层的所述栅介质层103和所述金属栅叠加形成HKMG，HKMG表示栅极结构包括了HK和MG的叠加结构，在28nm以下的工艺节点中常采用到HKMG技术。
步骤二、如图1B所示，进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层103和所述多晶硅栅104叠加而成。
现有方法中，光刻刻蚀工艺中还采用到了硬质掩膜层，首先在所述多晶硅栅104的表面形成硬质掩膜层，之后光刻定义出所述栅极的形成区域，之后采用刻蚀工艺将所述栅极的形成区域外的所述硬质掩膜层、所述多晶硅栅104和所述栅介质层103依次去除形成所述栅极。
所述硬质掩膜层在后续形成侧墙105之后以及形成接触孔刻蚀停止层106之前去除。
步骤三、如图1B所示，在各所述栅极的侧面形成侧墙105，所述侧墙105的材料包括氮化层且所述侧墙105的侧面为所述侧墙105的氮化层的侧面。
现有方法中，所述半导体衬底101中形成有场氧化层102，由所述场氧化层102隔离出有源区。所述有源区包括核心(core)区域对应的有源区和核心区域外的有源区。
所述核心区域外的所述有源区中的所述多晶硅栅104的尺寸大于所述核心区域中的所述有源区中的所述多晶硅栅104的尺寸。
栅极对应的组件包括核心组件和核心区域外组件，所述核心区域外组件为输入输出(IO)组件。
所述组件为场效应晶体管。所述组件包括n型场效应晶体管(nFET)和p型场效应晶体管(pFET)。
图1B中的显示了核心nFET201、核心pFET202，输入输出nFET203，输入输出pFET204。
所述侧墙105形成之后还包括进行组件增强工艺；完成所述组件增强工艺之后还包括在所述栅极两侧的所述半导体衬底101表面形成组件的源区和漏区的步骤。
所述组件增强工艺会使使相应的所述组件的栅极的高度降低。所述组件增强工艺为锗硅工艺。所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层108。
由图1B所示，现有方法中，在形成所述侧墙105以及对应的所述组件的增强工艺即图1B中的锗硅层108以及源区和漏区之后，去除所述硬质掩膜层。
实际工艺中，各所述多晶硅栅104的顶部表面位置相平，但是各所述多晶硅栅104顶部的所述硬质掩膜层的顶部表面的位置并不相平而具有一定的波动，这是由于不同所述组件的所述栅极的宽度不同使得刻蚀负载不同造成的，另外所述组件的增强工艺也会进一步增加各所述多晶硅栅104顶部的所述硬质掩膜层的顶部表面的高度的差异。由图1B所示可知，在去除所述硬质掩膜层之后，各所述侧墙105突出于所述多晶硅栅104的顶部表面的高度并不相同，各所述侧墙105突出于所述多晶硅栅104的顶部表面的部分也通常称为牛角，可见牛角高度并不相同。
步骤四、如图1B所示，形成由氮化层组成的接触孔刻蚀停止层106，所述接触孔刻蚀停止层106覆盖在所述栅极的顶部表面、所述侧墙105的侧面以及所述栅极之间的所述半导体衬底101表面。
步骤五、如图1B所示，形成由氧化层组成的层间膜107，所述层间膜107将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部。
步骤六、如图1B所示，采用化学机械研磨工艺进行第一次平坦化，所述第一次平坦化以氮化层材料为停止层，所述第一次平坦化后所述层间膜107的表面和对应的氮化层表面相平。
因为各区域的所述栅极的顶部牛角结构不同以及各栅极的宽度和间距不同，在第一次平坦化之后容易产生各所述栅极顶部的氧化层的厚度不同以及间隔较大的所述栅极之间的氧化层的表面容易形成碟状(dishing)凹陷。
步骤七、如图1C所示，采用第一次等离子体刻蚀工艺进行第二次平坦化，所述第一次等离子体刻蚀工艺的刻蚀终点采用终点检测方式确定，所述终点检测通过捕获C-N信号波峰实现，当检测到C-N信号波峰时就认为刻蚀到氧化层和氮化层的界面。现有方法中，所述第二次平坦化的终点位置如图1B中的标记线301所示，标记线301对应于氧化层和氮化层的界面。
所述第一次等离子体刻蚀工艺的工艺条件为：压强为2mtorr～30mtorr，射频功率为400W～500W，偏压为100V～200V，CF4的流量为30sccm～80sccm，N2的流量为150sccm～300sccm，时间为25s～50s。
实际工艺中，侧墙105和接触孔刻蚀停止层106的材料都为氮化层，层间膜107的材料为氧化层，第一次平坦化后各栅极的多晶硅栅104顶部残留的氮化层和氧化层的厚度并不相同，大部分多晶硅栅104顶部的氮化层的表面会覆盖有氧化层，但是有些多晶硅栅104表面的氮化层会直接暴露如图1B中标记106a所示的接触孔刻蚀停止层的表面直接暴露，使得第一次平坦化后各区域的高度具有一定的波动性以及各区域的表面的材料并不一致；而现有技术捕获C-N信号波峰来作为终点检测的信号时可能会带来终点检测错误，原因为：在第一次平坦化后具有表面暴露的氮化层106a以及所述第一次等离子体刻蚀工艺中使用了大量的N2，这都会降低C-N信号的信噪比，导致波峰不够明显，从而有可能产生终点检测错误；这样使得后续步骤中不能可靠的去除所述多晶硅栅104，并影响器件的可靠性。
终点检测错误则就无法通过第一次等离子体刻蚀工艺补偿之前的第一次平坦化的化学机械研磨工艺的工艺波动引起的各区域的氧化层的厚度不同以及形成的氧化层的碟状凹陷。
步骤八、如图1C所示，采用第二次等离子体刻蚀工艺对所述多晶硅栅104进行去除，所述第二次等离子体刻蚀工艺的刻蚀终点采用定时方式确定。
之后，进行在所述多晶硅栅104的被去除区域中形成金属栅的步骤。
发明内容
本发明所要解决的技术问题是提供一种栅极的制造方法，能提高多晶硅栅去除的可靠性并进而提高器件的可靠性。
为解决上述技术问题，本发明提供的栅极的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅。
步骤二、进行第一次全面离子注入工艺，所述第一次全面离子注入工艺在所述多晶硅栅的表面中注入终点检测杂质。
步骤三、进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层和所述多晶硅栅叠加而成。
步骤四、在各所述栅极的侧面形成侧墙，所述侧墙的材料包括氮化层且所述侧墙的侧面为所述侧墙的氮化层的侧面。
步骤五、形成由氮化层组成的接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述栅极的顶部表面、所述侧墙的侧面以及所述栅极之间的所述半导体衬底表面。
步骤六、形成由氧化层组成的层间膜，所述层间膜将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部。
步骤七、采用化学机械研磨工艺进行第一次平坦化，所述第一次平坦化以氮化层材料为停止层，所述第一次平坦化后所述层间膜的表面和对应的氮化层表面相平。
步骤八、采用第一次等离子体刻蚀工艺进行第二次平坦化，所述第一次等离子体刻蚀工艺的刻蚀终点采用终点检测方式确定，所述终点检测通过捕获所述多晶硅栅表面的终点检测杂质实现，使所述第二次平坦化停止在所述多晶硅栅表面。
步骤九、采用第二次等离子体刻蚀工艺对所述多晶硅栅进行去除，所述第二次等离子体刻蚀工艺的刻蚀终点采用定时方式确定。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层包括高介电常数层，在所述高介电常数层和所述半导体衬底之间还具有界面层；在步骤九之后还包括在所述多晶硅栅被去除的区域形成金属栅的步骤，由包括了所述高介电常数层的所述栅介质层和所述金属栅叠加形成HKMG。
进一步的改进是，步骤一提供的所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区。
进一步的改进是，步骤三的光刻刻蚀工艺中还采用到了硬质掩膜层，首先在所述多晶硅栅的表面形成硬质掩膜层，之后光刻定义出所述栅极的形成区域，之后采用刻蚀工艺将所述栅极的形成区域外的所述硬质掩膜层、所述多晶硅栅和所述栅介质层依次去除形成所述栅极。
所述硬质掩膜层在形成所述侧墙之后以及形成所述接触孔刻蚀停止层之前去除。
进一步的改进是，所述有源区包括核心区域对应的有源区和核心区域外的有源区。
进一步的改进是，所述核心区域外的所述有源区中的所述多晶硅栅的尺寸大于所述核心区域中的所述有源区中的所述多晶硅栅的尺寸。
进一步的改进是，所述栅极对应的组件包括核心组件和核心区域外组件。
进一步的改进是，所述组件为场效应晶体管。
进一步的改进是，所述组件包括n型场效应晶体管和p型场效应晶体管。
进一步的改进是，步骤四的所述侧墙形成之后还包括进行组件增强工艺；完成所述组件增强工艺之后还包括在所述栅极两侧的所述半导体衬底表面形成组件的源区和漏区的步骤。
进一步的改进是，所述组件增强工艺使相应的所述组件的栅极的高度降低。
进一步的改进是，所述组件增强工艺为锗硅工艺。
进一步的改进是，所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层。
进一步的改进是，所述终点检测杂质为砷。
进一步的改进是，所述第一次等离子体刻蚀工艺的工艺条件为：压强为2mtorr～30mtorr，射频功率为400W～500W，偏压为100V～200V，CF4的流量为30sccm～80sccm，N2的流量为150sccm～300sccm，时间为25s～50s。
本发明在形成多晶硅栅之后增加了一次在多晶硅栅表面中注入终点检测杂质的第一次全面离子注入工艺，之后进行后续的对多晶硅栅的光刻刻蚀工艺，以及形成栅极的侧墙和形成接触孔刻蚀停止层和层间膜的工艺；之后，进行以氮化层材料为停止层的化学机械研磨工艺实现第一次平坦化；由于第一次平坦化是以氮化层材料作为停止层，而实际工艺中，侧墙和接触孔刻蚀停止层的材料都为氮化层，层间膜的材料为氧化层，第一次平坦化后各栅极的多晶硅栅顶部残留的氮化层和氧化层的厚度并不相同，大部分多晶硅栅顶部的氮化层的表面会覆盖有氧化层，但是有些多晶硅栅表面的氮化层会直接暴露，使得第一次平坦化后各区域的高度具有一定的波动性以及各区域的表面的材料并不一致；但是各多晶硅栅的顶部表面的都在同一水平面上，本发明利用了之前预先在多晶硅栅表面注入的终点检测杂质，在第一次平坦化之后增加采用第一次等离子体刻蚀工艺的第二次平坦化第一次等离子体刻蚀工艺的刻蚀终点采用终点检测方式确定且终点检测通过捕获所述多晶硅栅表面的终点检测杂质实现，所以本发明的第二次平坦化会停止在多晶硅栅表面，使得各第二次平坦化后各区域的表面相平，能消除第二次平坦化之前的各区域的高度的波动性；另外，本发明第二次平坦化后能保证各栅极的多晶硅栅都暴露出来，能很好的实现多晶硅栅的去除，去除多晶硅栅的第二次等离子体刻蚀工艺的刻蚀终点采用定时方式就能确定；所以本发明能提高多晶硅栅去除的可靠性并进而提高器件的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1C是现有栅极的制造方法各步骤中的结构图；
图2是本发明实施例方法的流程图；
图3A-图3C是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例方法的流程图；如图3A至图3C所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例栅极的制造方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底101，在所述半导体衬底101表面依次形成栅介质层103和多晶硅栅104。
所述半导体衬底101为硅衬底。
所述栅介质层103包括高介电常数层，在所述高介电常数层和所述半导体衬底101之间还具有界面层；在步骤九之后还包括在所述多晶硅栅104被去除的区域形成金属栅的步骤，由包括了所述高介电常数层的所述栅介质层103和所述金属栅叠加形成HKMG。
步骤二、进行第一次全面离子注入工艺401，所述第一次全面离子注入工艺401在所述多晶硅栅104的表面中注入终点检测杂质。
所述终点检测杂质为砷。
步骤三、如图3B所示，进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层103和所述多晶硅栅104叠加而成。
本发明实施例中，光刻刻蚀工艺中还采用到了硬质掩膜层，首先在所述多晶硅栅104的表面形成硬质掩膜层，之后光刻定义出所述栅极的形成区域，之后采用刻蚀工艺将所述栅极的形成区域外的所述硬质掩膜层、所述多晶硅栅104和所述栅介质层103依次去除形成所述栅极。
所述硬质掩膜层在后续形成侧墙105之后以及形成接触孔刻蚀停止层106之前去除。
步骤四、如图3B所示，在各所述栅极的侧面形成侧墙105，所述侧墙105的材料包括氮化层且所述侧墙105的侧面为所述侧墙105的氮化层的侧面。
本发明实施例中，所述半导体衬底101中形成有场氧化层102，由所述场氧化层102隔离出有源区。所述有源区包括核心区域对应的有源区和核心区域外的有源区。
所述核心区域外的所述有源区中的所述多晶硅栅104的尺寸大于所述核心区域中的所述有源区中的所述多晶硅栅104的尺寸。
栅极对应的组件包括核心组件和核心区域外组件，所述核心区域外组件为输入输出组件。
所述组件为场效应晶体管。所述组件包括n型场效应晶体管和p型场效应晶体管。
图3B中的显示了核心nFET201、核心pFET202，输入输出nFET203，输入输出pFET204。
所述侧墙105形成之后还包括进行组件增强工艺；完成所述组件增强工艺之后还包括在所述栅极两侧的所述半导体衬底101表面形成组件的源区和漏区的步骤。
所述组件增强工艺会使使相应的所述组件的栅极的高度降低。所述组件增强工艺为锗硅工艺。所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层108。
由图3B所示，本发明实施例中，在形成所述侧墙105以及对应的所述组件的增强工艺即图3B中的锗硅层108以及源区和漏区之后，去除所述硬质掩膜层。
实际工艺中，各所述多晶硅栅104的顶部表面位置相平，但是各所述多晶硅栅104顶部的所述硬质掩膜层的顶部表面的位置并不相平而具有一定的波动，这是由于不同所述组件的所述栅极的宽度不同使得刻蚀负载不同造成的，另外所述组件的增强工艺也会进一步增加各所述多晶硅栅104顶部的所述硬质掩膜层的顶部表面的高度的差异。由图3B所示可知，在去除所述硬质掩膜层之后，各所述侧墙105突出于所述多晶硅栅104的顶部表面的高度并不相同，各所述侧墙105突出于所述多晶硅栅104的顶部表面的部分也通常称为牛角，可见牛角高度并不相同。
步骤五、如图3B所示，形成由氮化层组成的接触孔刻蚀停止层106，所述接触孔刻蚀停止层106覆盖在所述栅极的顶部表面、所述侧墙105的侧面以及所述栅极之间的所述半导体衬底101表面。
步骤六、如图3B所示，形成由氧化层组成的层间膜107，所述层间膜107将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部。
步骤七、如图3B所示，采用化学机械研磨工艺进行第一次平坦化，所述第一次平坦化以氮化层材料为停止层，所述第一次平坦化后所述层间膜107的表面和对应的氮化层表面相平。
因为各区域的所述栅极的顶部牛角结构不同以及各栅极的宽度和间距不同，在第一次平坦化之后容易产生各所述栅极顶部的氧化层的厚度不同以及间隔较大的所述栅极之间的氧化层的表面容易形成碟状凹陷。
步骤八、如图3C所示，采用第一次等离子体刻蚀工艺进行第二次平坦化，所述第一次等离子体刻蚀工艺的刻蚀终点采用终点检测方式确定，所述终点检测通过捕获所述多晶硅栅104表面的终点检测杂质实现，使所述第二次平坦化停止在所述多晶硅栅104表面。所述第二次平坦化的终点位置如图3B中的标记线402所示，标记线402对应于所述多晶硅栅104的表面。
所述第一次等离子体刻蚀工艺的工艺条件为：压强为2mtorr～30mtorr，射频功率为400W～500W，偏压为100V～200V，CF4的流量为30sccm～80sccm，N2的流量为150sccm～300sccm，时间为25s～50s。
步骤九、如图3C所示，采用第二次等离子体刻蚀工艺对所述多晶硅栅104进行去除，所述第二次等离子体刻蚀工艺的刻蚀终点采用定时方式确定。
之后，进行在所述多晶硅栅104的被去除区域中形成金属栅的步骤。
本发明实施例在形成多晶硅栅104之后增加了一次在多晶硅栅104表面中注入终点检测杂质的第一次全面离子注入工艺401，之后进行后续的对多晶硅栅104的光刻刻蚀工艺，以及形成栅极的侧墙105和形成接触孔刻蚀停止层106和层间膜107的工艺；之后，进行以氮化层材料为停止层的化学机械研磨工艺实现第一次平坦化；由于第一次平坦化是以氮化层材料作为停止层，而实际工艺中，侧墙105和接触孔刻蚀停止层106的材料都为氮化层，层间膜107的材料为氧化层，第一次平坦化后各栅极的多晶硅栅104顶部残留的氮化层和氧化层的厚度并不相同，大部分多晶硅栅104顶部的氮化层的表面会覆盖有氧化层，但是有些多晶硅栅104表面的氮化层会直接暴露如图3B中标记106a所示的接触孔刻蚀停止层的表面直接暴露，使得第一次平坦化后各区域的高度具有一定的波动性以及各区域的表面的材料并不一致；而现有技术是通过捕获刻蚀到氧化层和氮化层的界面时对应的C-N的信号波峰来实现第二次平坦化对应的等离子体刻蚀工艺的终点检测，而由于图3B中的氮化层106a的暴露，使得现有方法第二次平坦化的终点检测不准从而使得第二次平坦化效果不好。但是各多晶硅栅104的顶部表面的都在同一水平面上，本发明实施例利用了之前预先在多晶硅栅104表面注入的终点检测杂质，在第一次平坦化之后增加采用第一次等离子体刻蚀工艺的第二次平坦化第一次等离子体刻蚀工艺的刻蚀终点采用终点检测方式确定且终点检测通过捕获所述多晶硅栅104表面的终点检测杂质实现，所以本发明实施例的第二次平坦化会停止在多晶硅栅104表面，使得各第二次平坦化后各区域的表面相平，能消除第二次平坦化之前的各区域的高度的波动性，即本发明实施例能通过第一次等离子体刻蚀工艺补偿之前的第一次平坦化的化学机械研磨工艺的工艺波动引起的各区域的氧化层的厚度不同以及形成的氧化层的碟状凹陷。
另外，本发明实施例第二次平坦化后能保证各栅极的多晶硅栅104都暴露出来，能很好的实现多晶硅栅104的去除，去除多晶硅栅104的第二次等离子体刻蚀工艺的刻蚀终点采用定时方式就能确定；所以本发明实施例能提高多晶硅栅104去除的可靠性并进而提高器件的可靠性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (14)
1.一种栅极的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅；
步骤二、进行第一次全面离子注入工艺，所述第一次全面离子注入工艺在所述多晶硅栅的表面中注入终点检测杂质；
步骤三、进行光刻刻蚀形成多个栅极，各所述栅极由刻蚀后的所述栅介质层和所述多晶硅栅叠加而成；
步骤三的光刻刻蚀工艺中还采用到了硬质掩膜层，首先在所述多晶硅栅的表面形成硬质掩膜层，之后光刻定义出所述栅极的形成区域，之后采用刻蚀工艺将所述栅极的形成区域外的所述硬质掩膜层、所述多晶硅栅和所述栅介质层依次去除形成所述栅极；
步骤四、在各所述栅极的侧面形成侧墙，所述侧墙的材料包括氮化层且所述侧墙的侧面为所述侧墙的氮化层的侧面；
所述硬质掩膜层在形成所述侧墙之后以及后续形成接触孔刻蚀停止层之前去除；
步骤五、形成由氮化层组成的接触孔刻蚀停止层，所述接触孔刻蚀停止层覆盖在所述栅极的顶部表面、所述侧墙的侧面以及所述栅极之间的所述半导体衬底表面；
步骤六、形成由氧化层组成的层间膜，所述层间膜将所述栅极之间的间隙完全填充并延伸到所述栅极的顶部；
步骤七、采用化学机械研磨工艺进行第一次平坦化，所述第一次平坦化以氮化层材料为停止层，所述第一次平坦化后所述层间膜的表面和对应的氮化层表面相平；
步骤八、采用第一次等离子体刻蚀工艺进行第二次平坦化，所述第一次等离子体刻蚀工艺的刻蚀终点采用终点检测方式确定，所述终点检测通过捕获所述多晶硅栅表面的终点检测杂质实现，使所述第二次平坦化停止在所述多晶硅栅表面；
步骤九、采用第二次等离子体刻蚀工艺对所述多晶硅栅进行去除，所述第二次等离子体刻蚀工艺的刻蚀终点采用定时方式确定。
2.如权利要求1所述的栅极的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求1所述的栅极的制造方法，其特征在于：所述栅介质层包括高介电常数层，在所述高介电常数层和所述半导体衬底之间还具有界面层；在步骤九之后还包括在所述多晶硅栅被去除的区域形成金属栅的步骤，由包括了所述高介电常数层的所述栅介质层和所述金属栅叠加形成HKMG。
4.如权利要求1所述的栅极的制造方法，其特征在于：步骤一提供的所述半导体衬底中形成有场氧化层，由所述场氧化层隔离出有源区；所述有源区包括核心区域对应的有源区和核心区域外的有源区。
5.如权利要求4所述的栅极的制造方法，其特征在于：所述核心区域外的所述有源区中的所述多晶硅栅的尺寸大于所述核心区域中的所述有源区中的所述多晶硅栅的尺寸。
6.如权利要求4所述的栅极的制造方法，其特征在于：所述栅极对应的组件包括核心组件和核心区域外组件。
7.如权利要求6所述的栅极的制造方法，其特征在于：所述组件为场效应晶体管。
8.如权利要求7所述的栅极的制造方法，其特征在于：所述组件包括n型场效应晶体管和p型场效应晶体管。
9.如权利要求8所述的栅极的制造方法，其特征在于：步骤四的所述侧墙形成之后还包括进行组件增强工艺；完成所述组件增强工艺之后还包括在所述栅极两侧的所述半导体衬底表面形成组件的源区和漏区的步骤。
10.如权利要求9所述的栅极的制造方法，其特征在于：所述组件增强工艺使相应的所述组件的栅极的高度降低。
11.如权利要求10所述的栅极的制造方法，其特征在于：所述组件增强工艺为锗硅工艺。
12.如权利要求11所述的栅极的制造方法，其特征在于：所述组件增强工艺在所述p型场效应晶体管的源区或漏区形成锗硅层。
13.如权利要求1所述的栅极的制造方法，其特征在于：所述终点检测杂质为砷。
14.如权利要求1所述的栅极的制造方法，其特征在于：所述第一次等离子体刻蚀工艺的工艺条件为：压强为2mtorr～30mtorr，射频功率为400W～500W，偏压为100V～200V，CF4的流量为30sccm～80sccm，N2的流量为150sccm～300sccm，时间为25s～50s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810840360.0A CN109065446B (zh) | 2018-07-27 | 2018-07-27 | 栅极的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810840360.0A CN109065446B (zh) | 2018-07-27 | 2018-07-27 | 栅极的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065446A CN109065446A (zh) | 2018-12-21 |
| CN109065446B true CN109065446B (zh) | 2021-06-15 |
Family
ID=64836522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810840360.0A Active CN109065446B (zh) | 2018-07-27 | 2018-07-27 | 栅极的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065446B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078357A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN105448832A (zh) * | 2014-08-21 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN106935493A (zh) * | 2015-12-29 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 形成半导体装置的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8026141B2 (en) * | 2008-02-08 | 2011-09-27 | Unisantis Electronics (Japan) Ltd. | Method of producing semiconductor |
-
2018
- 2018-07-27 CN CN201810840360.0A patent/CN109065446B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078357A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN105448832A (zh) * | 2014-08-21 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN106935493A (zh) * | 2015-12-29 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 形成半导体装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065446A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050004086A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8318559B2 (en) | Method of fabricating CMOS transistor | |
| CN109065446B (zh) | 栅极的制造方法 | |
| TWI750375B (zh) | 溝槽閘極金氧半場效電晶體及其製造方法 | |
| KR100331844B1 (ko) | 씨모스소자 | |
| US7906400B2 (en) | Method of manufacturing a semiconductor device having transistors and semiconductor device having transistors | |
| CN107799421B (zh) | 半导体器件的形成方法 | |
| CN111477590B (zh) | 栅极制作方法 | |
| JP2004186359A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN108470681B (zh) | 栅极的制造方法 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| KR100272719B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2007048781A (ja) | 半導体装置の製造方法 | |
| KR100353466B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100244249B1 (ko) | 반도체 소자의 제조방법 | |
| KR100408718B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100571400B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114334824A (zh) | 后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法 | |
| KR100911103B1 (ko) | 반도체 소자 제조 방법 | |
| KR100800922B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20010011002A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20070069755A (ko) | 반도체 소자의 제조방법 | |
| JPH07273285A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06112218A (ja) | 半導体装置及びその製造方法 | |
| JPH06140589A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |