KR100408718B1 - 트랜지스터의 제조 방법 - Google Patents
트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100408718B1 KR100408718B1 KR10-2001-0039111A KR20010039111A KR100408718B1 KR 100408718 B1 KR100408718 B1 KR 100408718B1 KR 20010039111 A KR20010039111 A KR 20010039111A KR 100408718 B1 KR100408718 B1 KR 100408718B1
- Authority
- KR
- South Korea
- Prior art keywords
- device isolation
- gate electrode
- semiconductor substrate
- isolation layer
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 halo ions Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 트랜지스터의 제조 방법에 관한 것으로, 특히 소자분리막의 상부를 식각한 다음 소오스/드레인 영역을 형성하므로, 소자분리막과의 경계 부위의 소오스/드레인 영역을 상기 소자분리막이 식각 된 만큼 더 깊게 형성하여 누설 전류의 증가를 방지하므로 소자의 특성 그리고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 트랜지스터의 제조 방법에 관한 것으로, 특히 소자분리막의 상부를 식각한 다음 소오스/드레인 영역을 형성하여 소자의 특성 그리고 소자의 수율및 신뢰성을 향상시키는 트랜지스터의 제조 방법에 관한 것이다.
소자가 미세화 됨에 따라 소오스/드레인 영역의 깊이도 얕아지므로 누설 전류의 증가를 야기 시킨다.
특히, PMOS는 p형 불순물 이온의 이동 특성에 의해 소자분리막과의 경계에서 NMOS보다 누설 전류가 심하다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이고, 도 2는 종래의 PMOS의 이동 특성을 나타낸 단면도이다.
종래 기술에 따른 트랜지스터의 제조 방법은 도 1a에서와 같이, PMOS 형성 방법에 있어서, 소자분리 영역에 소자분리막(13)이 형성된 n형의 반도체 기판(11)상에 제 1 산화막, 다결정 실리콘층 및 감광막(도시하지 않음)을 순차적으로 형성한다.
여기서, 상기 반도체 기판(11)과 소자분리막(13)은 100 ∼ 500Å의 단차를 갖는다.
그리고, 상기 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 다결정 실리콘층과 제 1 산화막을 식각하여 게이트 산화막(15)과 게이트 전극(17)을 형성한 후, 상기 감광막을 제거한다.
도 1b에서와 같이, 상기 게이트 전극(17)을 마스크로 이용하여 전면에 저농도 p형 불순물 이온을 주입하고 상기 저농도 p형 불순물 이온보다 고 에너지로 헤일로(Halo) 이온 주입한 다음 드라이브 인 하여 상기 게이트 전극(17) 양측의 반도체 기판(11) 표면 내에 저농도 불순물 영역(19)과 헤일로 영역(21)을 각각 형성한다.
도 1c에서와 같이, 상기 게이트 전극(17)을 포함한 전면에 제 2 산화막을 형성한 후, 상기 제 2 산화막을 에치백(Etch back)하여 상기 게이트 전극(17) 양측에 제 2 산화막 스페이서(Spacer)(23)을 형성한다.
그리고, 상기 게이트 전극(17)과 제 2 산화막 스페이서(23)를 마스크로 사용하여 전면에 고농도 p형 불순물 이온을 주입하고 드라이브 인 하여 상기 제 2 산화막 스페이서(23)를 포함한 게이트 전극(17) 양측의 반도체 기판(11) 표면 내에 고농도 불순물 영역(25)을 형성한다, 상기 저농도 불순물 영역(19)과 고농도 불순물 영역(25)으로 엘디디(Lightly Doped Drain : LDD) 구조의 소오스/드레인 영역을 형성한다.
이때 도 2에서와 같이, 소오스/드레인 영역에 주입된 p형 불순물 이온들이 상기 소자분리막(13)으로 이동되어 누설 전류가 발생된다.
종래의 트랜지스터의 제조 방법은 LDD 구조의 소오스/드레인 영역을 포함한 PMOS의 형성 방법에 있어서 p형 불순물 이온들이 상기 소자분리막으로 이동되는 이동 특성에 의해 누설 전류가 증가하여 소자의 특성 그리고 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소자분리막의 상부를 식각한 다음 소오스/드레인 영역을 형성하므로, 소자분리막과의 경계 부위의 소오스/드레인 영역을 상기 소자분리막이 식각 된 만큼 더 깊게 형성하여 누설 전류의 증가를 방지하는 트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
도 2는 종래의 PMOS의 이동 특성을 나타낸 단면도.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 31: 반도체 기판 13, 33: 소자분리막
15, 35: 게이트 산화막 17, 37: 게이트 전극
19, 39: 저농도 불순물 영역 21, 41: 헤일로 영역
23, 43: 제 2 산화막 스페이서 25, 45: 고농도 불순물 영역
44: 제 2 감광막
본 발명의 반도체 소자의 제조 방법은 소자분리 영역에 소자분리막이 형성된 제 1 도전형의 반도체 기판 상에 게이트 절연막을 개재한 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 반도체 기판 표면 내에 저농도 불순물 영역을 형성하는 단계, 상기 게이트 전극 양측에 절연막 스페이서를 형성하는 단계, 상기 소자분리막의 상부를 식각하는 단계 및 상기 제 2 산화막 스페이서를 포함한 게이트 전극 양측의 반도체 기판 표면 내에 고농도 불순물 영역을 형성하되, 상기 소자분리막과의 경계 부위의 고농도 불순물 영역을 상기 소자분리막이 식각 된 만큼 더 깊게 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 트랜지스터의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3e는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 도 3a에서와 같이, PMOS 형성 방법에 있어서, 소자분리 영역에 소자분리막(33)이 형성된 n형의 반도체 기판(31)상에 제 1 산화막, 다결정 실리콘층 및 제 1 감광막(도시하지 않음)을 순차적으로 형성한다.
여기서, 상기 반도체 기판(31)과 소자분리막(33)은 100 ∼ 500Å의 단차를갖는다.
그리고, 상기 제 1 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘층과 제 1 산화막을 식각하여 게이트 산화막(35)과 게이트 전극(37)을 형성한 후, 상기 제 1 감광막을 제거한다.
도 3b에서와 같이, 상기 게이트 전극(37)을 마스크로 이용하여 전면에 저농도 p형 불순물 이온을 주입하고 상기 저농도 p형 불순물 이온보다 고 에너지로 헤일로 이온 주입한 다음 드라이브 인 하여 상기 게이트 전극(37) 양측의 반도체 기판(31) 표면 내에 저농도 불순물 영역(39)과 헤일로 영역(41)을 각각 형성한다.
도 3c에서와 같이, 상기 게이트 전극(37)을 포함한 전면에 제 2 산화막을 형성한 후, 상기 제 2 산화막을 에치백하여 상기 게이트 전극(37) 양측에 제 2 산화막 스페이서(43)를 형성한다.
도 3d에서와 같이, 상기 제 2 산화막 스페이서(43)를 포함한 전면에 제 2 감광막(도시되지 않음)을 도포하고, 상기 제 2 감광막을 상기 소자분리막(33) 상에만 제거되도록 선택적으로 노광 및 현상한다.
그 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 노출되어있는 상기 소자분리막(33)을 100 ∼ 400Å 선택 식각한다.
여기서, 상기 소자분리막(33)의 선택 식각 공정으로 상기 소자분리막(33)은 상기 반도체 기판(11)과 단차 없이 평탄하게 된다.
도 3e에서와 같이, 상기 제 2 감광막을 제거하고, 상기 게이트 전극(37)과 제 2 산화막 스페이서(43)를 마스크로 사용하여 전면에 고농도 p형 불순물 이온을 주입하고 드라이브 인 하여 상기 제 2 산화막 스페이서(43)를 포함한 게이트 전극(37) 양측의 반도체 기판(11) 표면 내에 고농도 불순물 영역(45)을 형성한다,
이때, 상기 소자분리막(33)과의 경계 부위의 고농도 불순물 영역(45)은 상기 소자분리막(33)이 식각 된 만큼 더 깊게 형성(A)된다.
여기서, 상기 저농도 불순물 영역(39)과 고농도 불순물 영역(45)으로 LDD 구조의 소오스/드레인 영역을 형성한다.
본 발명의 트랜지스터의 제조 방법은 소자분리막의 상부를 식각한 다음 소오스/드레인 영역을 형성하므로, 소자분리막과의 경계 부위의 소오스/드레인 영역을 상기 소자분리막이 식각 된 만큼 더 깊게 형성하여 누설 전류의 증가를 방지하므로 소자의 특성 그리고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (2)
- 소자분리 영역에 소자분리막이 형성된 제 1 도전형의 반도체 기판 상에 게이트 절연막이 개재된 게이트 전극을 형성하는 단계와,상기 게이트 전극 양측의 반도체 기판 표면 내에 저농도 불순물 영역을 형성하는 단계와,상기 게이트 전극 양측에 절연막 스페이서를 형성하는 단계와,상기 소자분리막의 상부를 식각하여 반도체기판과의 단차를 제거하는 단계와,상기 절연막 스페이서를 포함한 게이트 전극 양측의 반도체 기판에 고농도 불순물 영역을 형성하되, 상기 소자분리막과의 경계 부위의 고농도 불순물 영역을 상기 소자분리막이 식각 된 만큼 더 깊게 형성하는 단계를 포함하는 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 소자분리막의 식각 공정은 100 ∼ 400Å 식각함을 특징으로 하는 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0039111A KR100408718B1 (ko) | 2001-06-30 | 2001-06-30 | 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0039111A KR100408718B1 (ko) | 2001-06-30 | 2001-06-30 | 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030003374A KR20030003374A (ko) | 2003-01-10 |
| KR100408718B1 true KR100408718B1 (ko) | 2003-12-11 |
Family
ID=27712920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0039111A KR100408718B1 (ko) | 2001-06-30 | 2001-06-30 | 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100408718B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280322A (ja) * | 1989-04-21 | 1990-11-16 | Sony Corp | 半導体装置の製法 |
| JPH07273181A (ja) * | 1994-03-29 | 1995-10-20 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JPH07283303A (ja) * | 1994-04-12 | 1995-10-27 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08274041A (ja) * | 1995-04-04 | 1996-10-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2001
- 2001-06-30 KR KR10-2001-0039111A patent/KR100408718B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280322A (ja) * | 1989-04-21 | 1990-11-16 | Sony Corp | 半導体装置の製法 |
| JPH07273181A (ja) * | 1994-03-29 | 1995-10-20 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JPH07283303A (ja) * | 1994-04-12 | 1995-10-27 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH08274041A (ja) * | 1995-04-04 | 1996-10-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030003374A (ko) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100506055B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JPH10178104A (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| US6709939B2 (en) | Method for fabricating semiconductor device | |
| US5952700A (en) | MOSFET device with unsymmetrical LDD region | |
| KR100632068B1 (ko) | 반도체 소자의 모스 트랜지스터 제조 방법 | |
| KR20050069579A (ko) | 반도체 소자 및 그의 제조방법 | |
| US20050186748A1 (en) | Method of manufacturing semiconductor device | |
| KR100419744B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100408718B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100761547B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR20030001787A (ko) | 트랜지스터의 제조 방법 | |
| KR100329749B1 (ko) | 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법 | |
| KR100448166B1 (ko) | Ｍｏｓ 소자의 게이트 산화막 제조 방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR100501935B1 (ko) | 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| KR100446312B1 (ko) | 접합 누설 억제를 위한 반도체 소자 제조방법 | |
| KR100408729B1 (ko) | 트랜지스터의 제조 방법 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100390992B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100214077B1 (ko) | 모스트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |