KR100261171B1 - 트랜지스터의 제조 방법 - Google Patents
트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100261171B1 KR100261171B1 KR1019980016191A KR19980016191A KR100261171B1 KR 100261171 B1 KR100261171 B1 KR 100261171B1 KR 1019980016191 A KR1019980016191 A KR 1019980016191A KR 19980016191 A KR19980016191 A KR 19980016191A KR 100261171 B1 KR100261171 B1 KR 100261171B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- region
- semiconductor substrate
- forming
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 19
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
본 발명은 게이트 형성전에 불순물 도핑층의 불순물 확산으로 불순물영역을 형성하여 소자 형성 공정을 단순화시키고 소자의 특성을 향상시키기 위한 트랜지스터의 제조 방법에 관한 것이다.
본 발명의 트랜지스터의 제조 방법 채널영역이 정의된 제 1 도전형 기판상에 제 2 도전형 도핑층을 형성하는 단계, 상기 도핑층의 두께가 얇은 부위와 두꺼운 부위가 발생되면서 상기 채널영역의 기판이 노출되도록 상기 도핑층을 선택 식각하는 단계, 상기 도핑층의 두께가 얇은 부위의 기판 표면내에 제 2 도전형 LDD영역이 형성되면서 상기 도핑층의 두께가 두꺼운 부위의 기판 표면내에 제 2 도전형 소오스/드레인영역이 형성되도록 전면을 열처리하는 단계, 상기 도핑층을 제거하는 단계, 상기 노출된 기판상에 게이트 절연막을 형성하는 단계와, 상기 소오스/드레인영역 사이의 게이트 절연막상에 게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 트랜지스터의 제조 방법에 관한 것으로, 특히 소자의 특성을 향상시키고 공정을 단순화하는 트랜지스터의 제조 방법에 관한 것이다.
일반적으로 트랜지스터는 점점 메모리용량이 커지면서 디자인 룰(Design Rule)이 작아지고 있어 불순물영역도 점점 얇아지고 있는 추세이다.
도 1a 내지 도 1e는 종래 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
종래 기술에 따른 트랜지스터의 제조 방법은 도 1a에서와 같이, p형인 반도체 기판(11)상의 격리영역에 필드 산화막(12)을 형성한다.
도 1b에서와 같이, 상기 반도체 기판(11)상에 열산화 공정으로 게이트 산화막(13)을 성장시킨 다음, 상기 게이트 산화막(13)상에 다결정 실리콘과 감광막(15)을 차례로 형성한다.
그리고, 상기 감광막(15)을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상하고, 상기 선택적으로 노광 및 현상된 감광막(15)을 마스크로 상기 다결정 실리콘을 선택적으로 식각하여 게이트(14)를 형성한다.
도 1c에서와 같이, 상기 감광막(15)을 제거한 후, 상기 게이트(14)를 마스크로 즉 셀프-얼라인(Self-align) 방식으로 전면에 저농도 n형 불순물 이온을 주입하고, 드라이브-인(Drive-in) 확산함으로써 상기 게이트(14) 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain)영역(16)을 형성한다.
도 1d에서와 같이, 상기 게이트(14)를 포함한 전면에 HLD(High temperature Low Deposition)막을 형성하고, 상기 HLD막을 에치 백(Etch Back)하여 상기 게이트(14) 양측에 HLD막 측벽(17)을 형성한다.
도 1e에서와 같이, 상기 게이트(14)와 HLD막 측벽(17)을 마스크로 고농도 n형 불순물 이온을 주입하고, 드라이브-인 확산하므로써 상기 HLD막 측벽(17)을 포함한 게이트(14) 양측의 상기 반도체 기판(11) 표면내에 소오스/드레인 불순물영역(18)을 형성하여 트랜지스터를 형성한다.
그러나 종래의 트랜지스터의 제조 방법은 게이트를 형성한 다음 셀프-얼라인 방식으로 LDD영역 및 소오스/드레인영역을 형성하므로, 얕은 불순물영역을 형성하기가 어렵고 또한 게이트와 LDD영역의 오버랩(Overlap)을 소자설계자의 의도대로 조정이 불가능하다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 게이트 형성전에 불순물 도핑층의 불순물 확산으로 불순물영역을 형성하여 소자 형성 공정을 단순화시키고 소자의 특성을 향상시키는 트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 필드 산화막
33: 제 1 다결정 실리콘 34: 제 1 감광막
35: 문턱전압 조절이온 36: LDD영역
37: 소오스/드레인 불순물영역 38: 게이트 산화막
39: 게이트
본 발명의 트랜지스터의 제조 방법 채널영역이 정의된 제 1 도전형 기판상에 제 2 도전형 도핑층을 형성하는 단계, 상기 도핑층의 두께가 얇은 부위와 두꺼운 부위가 발생되면서 상기 채널영역의 기판이 노출되도록 상기 도핑층을 선택 식각하는 단계, 상기 도핑층의 두께가 얇은 부위의 기판 표면내에 제 2 도전형 LDD영역이 형성되면서 상기 도핑층의 두께가 두꺼운 부위의 기판 표면내에 제 2 도전형 소오스/드레인영역이 형성되도록 전면을 열처리하는 단계, 상기 도핑층을 제거하는 단계, 상기 노출된 기판상에 게이트 절연막을 형성하는 단계와, 상기 소오스/드레인영역 사이의 게이트 절연막상에 게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 트랜지스터의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 트랜지스터의 제조 방법은 도 2a에서와 같이, 채널영역이 정의된 p형인 반도체 기판(31)상의 격리영역에 필드 산화막(32)을 형성한다.
그리고, 상기 필드 산화막(32)을 포함한 반도체 기판(31)상에 n형 불순물 이온이 도핑된 제 1 다결정 실리콘(33)을 형성한다.
도 2b에서와 같이, 상기 제 1 다결정 실리콘(33)상에 제 1 감광막(34)을 도포한 다음, 상기 제 1 감광막(34)을 상기 채널영역 상측에만 제거되도록 선택적으로 노광 및 현상하고, 상기 선택적으로 노광 및 현상된 제 1 감광막(34)을 마스크로 상기 제 1 다결정 실리콘(33)을 등방성 식각으로 선택 식각한다.
여기서, 상기 제 1 다결정 실리콘(33)의 등방성 식각으로 상기 제 1 다결정 실리콘(33)의 두께가 얇은 부위와 두꺼운 부위가 발생한다.
그리고, 상기 제 1 감광막(34)을 마스크로 상기 채널영역의 반도체 기판(31)에 문턱전압 조절이온(35)을 주입한다.
도 2c에서와 같이, 상기 제 1 감광막(34)을 제거한 후, 전면의 어닐링(Annealling)공정으로 상기 제 1 다결정 실리콘(33)에 도핑된 n형 불순물 이온을 확산시켜 상기 반도체 기판(31) 표면내에 불순물영역을 형성한다.
여기서, 상기 제 1 다결정 실리콘(33)의 두께가 얇은 부위의 반도체 기판(31) 표면내에 LDD영역(36)을 형성하고, 상기 제 1 다결정 실리콘(33)의 두께가 두꺼운 부위는 상기 제 1 다결정 실리콘(33)의 두께가 얇은 부위보다 하이(High) 도핑영역이 되므로 상기 제 1 다결정 실리콘(33)의 두께가 두꺼운 부위의 반도체 기판(31) 표면내에 소오스/드레인 불순물영역(37)을 형성한다.
도 2d에서와 같이, 상기 제 1 다결정 실리콘(33)을 제거하고, 전면에 열산화 공정으로 게이트 산화막(38)을 성장시킨 다음, 상기 게이트 산화막(38)상에 제 2 다결정 실리콘과 제 2 감광막을 차례로 형성한다.
그리고, 상기 제 2 감광막을 상기 소오스/드레인 불순물영역(37) 사이의 상측에만 남도록 선택적으로 노광 및 현상하고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 제 2 다결정 실리콘을 선택적으로 식각하여 게이트(39)를 형성한 후, 상기 제 2 감광막을 제거하므로 트랜지스터를 형성한다.
본 발명의 트랜지스터의 제조 방법은 제 1 다결정 실리콘에 도핑된 불순물 이온의 확산으로 불순물영역을 형성한 다음 상기 불순물영역사이의 기판상에 게이트를 형성하므로, 소자 형성 공정을 단순화시키고 게이트와 LDD영역의 오버랩 조절이 가능하며 얕은 불순물영역 형성이 가능하므로 소자의 특성을 향상시키는 효과가 있다.
Claims (3)
- 채널영역이 정의된 제 1 도전형 기판상에 제 2 도전형 도핑층을 형성하는 단계;상기 도핑층의 두께가 얇은 부위와 두꺼운 부위가 발생되면서 상기 채널영역의 기판이 노출되도록 상기 도핑층을 선택 식각하는 단계;상기 도핑층의 두께가 얇은 부위의 기판 표면내에 제 2 도전형 LDD영역이 형성되면서 상기 도핑층의 두께가 두꺼운 부위의 기판 표면내에 제 2 도전형 소오스/드레인영역이 형성되도록 전면을 열처리하는 단계;상기 도핑층을 제거하는 단계;상기 노출된 기판상에 게이트 절연막을 형성하는 단계;상기 소오스/드레인영역 사이의 게이트 절연막상에 게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 트랜지스터의 제조 방법.
- 상기 제 1 항에 있어서,상기 도핑층을 등방성 식각방법으로 선택 식각함을 특징으로 하는 트랜지스터의 제조 방법.
- 상기 제 1 항에 있어서,상기 제 2 도전형 LDD영역과 제 2 도전형 소오스/드레인영역을 전면의 어닐링 공정에 의해 형성함을 특징으로 하는 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016191A KR100261171B1 (ko) | 1998-05-06 | 1998-05-06 | 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016191A KR100261171B1 (ko) | 1998-05-06 | 1998-05-06 | 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990084440A KR19990084440A (ko) | 1999-12-06 |
| KR100261171B1 true KR100261171B1 (ko) | 2000-07-01 |
Family
ID=19537073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980016191A KR100261171B1 (ko) | 1998-05-06 | 1998-05-06 | 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100261171B1 (ko) |
-
1998
- 1998-05-06 KR KR1019980016191A patent/KR100261171B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990084440A (ko) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR100295914B1 (ko) | 모스트랜지스터제조방법및구조 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR20030001787A (ko) | 트랜지스터의 제조 방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR20000032450A (ko) | 반도체 소자 제조방법 | |
| KR100216320B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR100263464B1 (ko) | 반도체 소자 격리방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR20000045470A (ko) | 반도체소자의 제조방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100362933B1 (ko) | 모스전계효과트랜지스터및그제조방법 | |
| KR100244264B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100497221B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990074932A (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR19990009248A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR19980030510A (ko) | 모스펫(mos fet)의 구조 및 제조방법 | |
| KR20030000123A (ko) | 트랜지스터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |