KR100446312B1 - 접합 누설 억제를 위한 반도체 소자 제조방법 - Google Patents
접합 누설 억제를 위한 반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100446312B1 KR100446312B1 KR10-2002-0037242A KR20020037242A KR100446312B1 KR 100446312 B1 KR100446312 B1 KR 100446312B1 KR 20020037242 A KR20020037242 A KR 20020037242A KR 100446312 B1 KR100446312 B1 KR 100446312B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- active region
- region
- field insulating
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 34
- 229910017052 cobalt Inorganic materials 0.000 description 12
- 239000010941 cobalt Substances 0.000 description 12
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 12
- 241000047703 Nonion Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
활성영역의 에지에서 발생되는 접합 누설을 억제하여 소자의 신뢰성을 향상시키는 반도체 소자 제조 방법이 개시되어 있는 바, 본 발명의 반도체 소자 제조 방법은, 실리콘기판에 국부적으로 필드절연막을 형성하여 활성영역과 비활성영역을 정의하는 단계; 상기 활성영역과 접하는 상기 필드절연막의 일부를 선택적으로 제거하는 단계; 및 이온주입에 의해 상기 활성영역의 엣지에서 밴드-다운된 프로파일의 소오스/드레인 접합을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
Description
본 발명은 반도체 기술에 관한 것으로, 보다 상세하게는 활성영역의 에지에서 발생되는 접합 누설을 억제하기 위한 반도체 소자 제조방법에 관한 것이다.
반도체 소자가 고집적화, 고성능화 및 저전압화됨에 따라, 트랜지스터의 게이트 길이의 감소로 인한 쇼트-채널 효과(short channel effect)의 방지 및 펀치스루우(punchthrough)에 대한 마진확보를 위하여, 소오스/드레인 영역의 접합 깊이(junction depth)를 얕게 형성하면서 동시에 소오스/드레인 영역의 기생저항, 예컨대 면 저항(sheet resistance) 및 콘택 저항을 감소시켜야 한다.
이에 따라, 게이트 및 소오스/드레인 영역의 표면에 실리사이드를 형성함으로써 게이트의 비저항 및 소오스/드레인 영역의 면 저항과 콘택 저항을 감소시킬 수 있는 살리사이드(self-aligned silicide; salicide) 공정이 반도체 장치에 많이 응용되고 있다.
한편, 소오스/드레인 접합은 이온주입후 어닐링에 의해 그 프로파일이 결정되는데, 활성영역과 비활성영역의 바운더리 부분에서 접합 프로파일이 밴드-업(bend-up)되어 접합 누설이 발생되게 되고, 이러한 문제는 살리사이드 공정에 의해 그 정도가 심화되게 된다. 더욱이, 고집적화에 따라 스케일링 다운(scaling down)되어 가는 소자 경향에 의하면 접합 깊이(junction depth)를 얕게(shallow) 형성하는 바, 이에 의해 접합 누설은 더 더욱 심화되게 된다.
도 1은 종래기술에 따라 제조된 반도체소자의 단면도이다.
도 1을 참조하면, 실리콘기판(10)에 통상의 트렌치 소자분리 공정을 통해 필드절연막(12)이 형성되어 기판(10)이 비활성영역(즉, 필드 산화막이 형성된 영역)과 활성영역으로 구분된다. 활성영역의 상부에 트랜지스터의 게이트절연층(14) 및 게이트층(16)이 순차적으로 형성되고 게이트층(16)의 엣지에 측벽 스페이서(18)가 형성된다. 그리고, 활성영역에는 N형 불순물 또는 P형 불순물이 이온주입된 소오스/드레인 접합(20)이 형성된다. 게이트층(16) 및 소오스/드레인 접합(20) 상에는 코발트 실리사이드층(22)이 형성된다.
상기한 바와 같은 종래기술에 따라 제조된 반도체 소자는, 활성영역과 비활성영역의 바운더리 부분(즉, 활성영역의 엣지)에서 접합 프로파일이 밴드-업(bend-up)되어 접합 누설을 가져오게 되며(도면부호 "a" 참조), 이는 얕은 접합과 살리사이드를 필요로하는 소자에서 더욱 심화되게 된다.
본 발명은 활성영역의 엣지에서 발생되는 접합 누설을 억제하여 소자의 신뢰성을 향상시키는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 제조된 반도체소자의 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 공정을 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 실리콘 기판 12 : 필드절연막
16 : 게이트층 18 : 측벽 스페이서
19 : 저농도 소오스/드레인 영역 20 : 소오스/드레인 영역
22 : 코발트 실리사이드층 19A, 25 : 불순물이온주입영역
17, 21 : 마스크
25A : 활성영역 엣지에서 밴드-다운된 소오스/드레인 접합의 프로파일
27 : 비활성영역과 접하는 활성영역의 실리콘기판 엣지
29 : 절연막 30 : 층간절연막
31 : 콘택 32 : 도전층
상기 목적을 달성하기 위한 본 발명의 일특징적인 반도체 소자 제조 방법은, 실리콘기판에 국부적으로 필드절연막을 형성하여 활성영역과 비활성영역을 정의하는 단계; 상기 활성영역과 접하는 상기 필드절연막의 일부를 선택적으로 제거하는 단계; 및 이온주입에 의해 상기 활성영역의 엣지에서 밴드-다운된 프로파일의 소오스/드레인 접합을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 특징적인 반도체 소자 제조 방법은,실리콘기판에 국부적으로 필드절연막을 형성하여 활성영역과 비활성영역을 정의하는 단계; 활성영역의 실리콘기판 상에 트랜지스터의 게이트절연층 및 게이트층을 순차적으로 형성하는 단계; 트랜지스터가 형성될 활성영역과, 상기 활성영역과 접하는 필드절연막의 일부분이 오픈되도록 제1마스크를 사용하여 저농도 이온주입에 의해 저농도 소오스/드레인 영역을 형성하는 단계; 상기 활성영역과 접하는 필드절연막의 일부영역만이 노출되는 제2마스크를 사용하여 불순물 이온주입을 실시하는 단계; 상기 게이트층의 측벽에 스페이서를 형성하는 단계; 불순물 이온주입된 상기 필드절연막 부분을 습식 세정으로 제거하는 단계; 고농도 소오스/드레인 이온주입을 실시하고 어닐링하여 고농도 소오스/드레인 영역을 형성하는 단계; 제거된 상기 필드절연막 일부에 절연막을 매립하는 단계; 및 상기 게이트층 및 상기 소오스/드레인 영역 상에 코발트 실리사이드층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 다른 특징적인 반도체 소자 제조 방법에서, 상기 제2마스크를 사용한 불순물 이온주입은, 소자의 후막트랜지스터 제조를 위한 이온주입시 수행되는 것 임을 특징으로 한다.
본 발명의 다른 특징적인 반도체 소자 제조 방법에서, 상기 제거된 상기 필드절연막 일부에 절연막을 매립하는 단계는, 비 실리사이드 영역을 보호하기 위한 실리사이드 절연층의 증착 및 전면식각에 의해 수행되는 것 임을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 및 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 방법을 보여주는 단면도이다.
도 2a를 참조하면, 실리콘기판(10) 상에 국부적으로 필드절연막(12)을 형성하여 활성영역과 비활성영역을 정의한다. 이어서, 활성영역의 실리콘기판(10) 상에 트랜지스터의 게이트절연층(14) 및 게이트층(16)을 순차적으로 형성하고, N-채널 트랜지스터의 경우에는 N형 불순물을 저농도 이온주입하고 P-채널 트랜지스터의 경우에는 P형 불순물을 저농도 이온주입하여, 저농도 소오스/드레인 영역(19)을 형성한다.
이때, 저농도 불순물 이온주입 마스크(17)는 활성영역과 접하는 필드절연막의 일정 영역이 드러나도록 형성한다. 즉, 트랜지스터가 형성될 활성영역과, 상기 활성영역과 접하는 필드절연막(12)의 일부분이 오픈되도록 형성하여, 트랜지스터의 소오스/드레인이 형성될 실리콘기판(10)에 저농도 소오스/드레인 영역(19)을 형성한다. 이에 의해 저농도 소오스/드레인 영역(19)을 위한 이온주입시 활성영역과 접하는 필드절연막(12)의 일부영역에도 불순물이온주입영역(19A)를 형성된다. 이는 이후 비 이온주입된 필드절연막(12)에 비해 활성영역과 접하는 필드절연막(12)의 일부영역이 선택적으로 용이하게 제거되도록 하기 위함이다.
이어서, 도 2b에 도시된 바와 같이 마스크(17)를 제거한 후, 활성영역과 접하는 필드절연막(12)의 일부영역만이 노출되도록 다시 마스크(21)를 형성하고, As, P, N 등의 불순물을 이온주입하여 불순물이온주입영역(25)을 형성한다. 필드절연막(12)의 일부에 불순물이온주입영역(25)을 형성하는 이유는 이후 비 이온주입된 필드절연막(12)에 비해 이온주입된 부분(25)이 선택적으로 용이하게 제거되도록 하기 위함이다. 한편, 도 2b의 공정은 종래기술에 비해 추가의 공정 스텝이 아니며, 단지 반도체소자의 입/출력 블럭에 형성되는 후막트랜지스터의 제조시 수행하는 이온주입공정에서 마스크만을 변형시켜 수행하는 것이다.
이어서, 도 2c에 도시된 바와 같이 마스크(21)를 제거한 후, 결과물의 상부에 절연막을 증착하고 이를 이방성 식각하여 게이트층(16)의 엣지에 측벽 스페이서(18)를 형성한다. 그리고, 습식 세정 공정으로 이온주입영역(19A, 25)의 상기 필드절연막 일부를 제거하므로써, 비활성영역과 접하는 활성영역의 실리콘기판(10) 엣지(27)가 드러나도록 한다.
이어서, 도 2d를 참조하면, 고농도 소오스/드레인 이온주입을 실시하고 어닐링하여 고농도 소오스/드레인 영역(20)을 형성한다.
중요하게, 본 발명에서는 비활성영역과 접하는 활성영역의 실리콘기판(10) 엣지(27)가 드러난 상태에서 고농도 소오스/드레인 이온주입이 형성되므로,소오스/드레인 접합의 프로파일은 활성영역의 엣지에서 밴드-다운(bend-down)된다(도 2d의 "20A" 참조).
이어서, 도 2e는 식각된 상기 필드절연막 일부에 절연막(29)을 매립한 상태태의 단면도이다. 절연막(29)의 매립 공정은 본 발명에서 별도로 추가된 공정 스텝이 아니며, 비 실리사이드 영역을 보호하기 위한 통상적으로 실시하고 있는 실리사이드 보호층(절연층)의 증착 및 전면식각에 의해 자연적으로 수행된다.
이어서, 도 2f와 같이 게이트층(16) 및 소오스/드레인 영역(20) 상에 코발트 실리사이드층(22)를 형성하고, 층간절연막(30) 형성, 콘택(31) 형성, 도전층(32) 형성을 차례로 수행한다. 코발트 실리사이드층(22) 형성 방법을 구체적으로 살피면, 코발트를 증착한 후 인-시튜로 코발트층의 상부에 티타늄 나이트라이드 등의 전도층 또는 절연층을 증착하여 캡핑층(capping layer)을 형성한다. 이어서, 어닐링을 수행하여 코발트가 실리콘과 접촉되어 있는 영역에서 실리사이드 반응을 유발한다. 그 결과, 소오스/드레인 영역(20)과 게이트층(16)의 상부에는 코발트 실리사이드가 형성되고, 필드절연막(12)과 측벽 스페이서(18)의 상부에는 실리사이드가 형성되지 않는다. 이후, 에천트(etchant)를 사용한 습식 식각 방법에 의해 미반응된 코발트층과 캡핑층을 선택적으로 제거한다.
본 발명의 실시예에서는 코발트 실리사이드로 설명되어 있으나, 코발트 대신에 다른 금속 실리사이드를 사용할 수 있음은 물론이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 반도체소자는 활성영역 엣지에서 소오스/드레인 영역의 도펀트 프로파일을 밴드-다운시키므로서, 활성영역의 에지에서 발생되는 접합 누설을 억제하여 소자의 신뢰성을 향상시키는 뛰어난 효과가 있다.
Claims (5)
- 삭제
- 삭제
- 실리콘기판에 국부적으로 필드절연막을 형성하여 활성영역과 비활성영역을 정의하는 단계;활성영역의 실리콘기판 상에 트랜지스터의 게이트절연층 및 게이트층을 순차적으로 형성하는 단계;트랜지스터가 형성될 활성영역과, 상기 활성영역과 접하는 필드절연막의 일부분이 오픈되도록 제1마스크를 사용하여 저농도 이온주입에 의해 저농도 소오스/드레인 영역을 형성하는 단계;상기 활성영역과 접하는 필드절연막의 일부영역만이 노출되는 제2마스크를 사용하여 불순물 이온주입을 실시하는 단계;상기 게이트층의 측벽에 스페이서를 형성하는 단계;불순물 이온주입된 상기 필드절연막 부분을 습식 세정으로 제거하는 단계;고농도 소오스/드레인 이온주입을 실시하고 어닐링하여 고농도 소오스/드레인 영역을 형성하는 단계;제거된 상기 필드절연막 일부에 절연막을 매립하는 단계; 및상기 게이트층 및 상기 소오스/드레인 영역 상에 실리사이드층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자 제조 방법.
- 제3항에 있어서,상기 제2마스크를 사용한 불순물 이온주입은,소자의 후막트랜지스터 제조를 위한 이온주입시 수행되는 것 임을 특징으로하는 반도체 소자 제조 방법.
- 제3항에 있어서,상기 제거된 상기 필드절연막 일부에 절연막을 매립하는 단계는,비 실리사이드 영역을 보호하기 위한 실리사이드 절연층의 증착 및 전면식각에 의해 수행되는 것 임을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037242A KR100446312B1 (ko) | 2002-06-29 | 2002-06-29 | 접합 누설 억제를 위한 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037242A KR100446312B1 (ko) | 2002-06-29 | 2002-06-29 | 접합 누설 억제를 위한 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001908A KR20040001908A (ko) | 2004-01-07 |
| KR100446312B1 true KR100446312B1 (ko) | 2004-09-01 |
Family
ID=37313640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0037242A KR100446312B1 (ko) | 2002-06-29 | 2002-06-29 | 접합 누설 억제를 위한 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100446312B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990007026A (ko) * | 1997-06-16 | 1999-01-25 | 가네꼬 히사시 | 트렌치 아이솔레이션 구조를 갖는 반도체 장치 및 그 제조 방법 |
| KR20000040143A (ko) * | 1998-12-17 | 2000-07-05 | 김영환 | 모스 트랜지스터 제조방법 |
| KR20000039307A (ko) * | 1998-12-12 | 2000-07-05 | 김영환 | 반도체장치의 콘택 형성방법 |
| KR20020002706A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 트랜지스터 및 그의 제조 방법 |
-
2002
- 2002-06-29 KR KR10-2002-0037242A patent/KR100446312B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990007026A (ko) * | 1997-06-16 | 1999-01-25 | 가네꼬 히사시 | 트렌치 아이솔레이션 구조를 갖는 반도체 장치 및 그 제조 방법 |
| KR20000039307A (ko) * | 1998-12-12 | 2000-07-05 | 김영환 | 반도체장치의 콘택 형성방법 |
| KR20000040143A (ko) * | 1998-12-17 | 2000-07-05 | 김영환 | 모스 트랜지스터 제조방법 |
| KR20020002706A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 트랜지스터 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040001908A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| JP4305610B2 (ja) | 半導体素子の製造方法 | |
| US20090011561A1 (en) | Method of fabricating high-voltage mos having doubled-diffused drain | |
| US6153483A (en) | Method for manufacturing MOS device | |
| JP4424887B2 (ja) | 半導体素子の製造方法 | |
| JP2007005575A (ja) | 半導体装置およびその製造方法 | |
| US6261912B1 (en) | Method of fabricating a transistor | |
| KR100658088B1 (ko) | 저 누설량을 갖는 ｍｏｓ 트랜지스터 | |
| US6507075B1 (en) | Method of forming a MOS transistor in a semiconductor device and a MOS transistor fabricated thereby | |
| KR100649821B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100446312B1 (ko) | 접합 누설 억제를 위한 반도체 소자 제조방법 | |
| KR100916120B1 (ko) | 모스트랜지스터 제조방법 | |
| US7160783B2 (en) | MOS transistor and method of manufacturing the same | |
| JPH07106557A (ja) | 半導体装置およびその製造方法 | |
| KR100602122B1 (ko) | 반도체 소자의 제조방법 | |
| KR100625394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100459930B1 (ko) | 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100529618B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100446311B1 (ko) | 접합 누설 억제를 위한 반도체 소자 및 그 제조방법 | |
| KR101169684B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조방법 | |
| KR100408718B1 (ko) | 트랜지스터의 제조 방법 | |
| JPH11238874A (ja) | 半導体集積回路装置の製造方法 | |
| KR20090088677A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |