JPH07273285A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH07273285A JPH07273285A JP6171794A JP6171794A JPH07273285A JP H07273285 A JPH07273285 A JP H07273285A JP 6171794 A JP6171794 A JP 6171794A JP 6171794 A JP6171794 A JP 6171794A JP H07273285 A JPH07273285 A JP H07273285A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- upper electrode
- semiconductor device
- polycrystalline silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】製造コストの上昇等の不具合を招くことなく、
半導体装置として作り込まれるコンデンサの電圧依存性
を小さくできるようにする。 【構成】シリコン基板１上にゲート電極４及びコンデン
サの下部電極５を形成し（図１（ａ））、次いで下部電
極５の上面に、酸化膜等からなる絶縁膜１０と、多結晶
シリコンからなる上部電極１１とを形成し（図１（ｂ）
参照）。その後に高濃度の例えば砒素等のｎ形不純物を
イオン注入により打ち込んでｎ+ 不純物層７を形成して
ＭＯＳトランジスタのソース・ドレイン８を完成させる
（図１（ｄ）参照）。そして、上部電極１１の厚さは、
ソース・ドレイン８を形成するためのイオン注入の条件
から決まる多結晶シリコンの到達深さとする。
半導体装置として作り込まれるコンデンサの電圧依存性
を小さくできるようにする。 【構成】シリコン基板１上にゲート電極４及びコンデン
サの下部電極５を形成し（図１（ａ））、次いで下部電
極５の上面に、酸化膜等からなる絶縁膜１０と、多結晶
シリコンからなる上部電極１１とを形成し（図１（ｂ）
参照）。その後に高濃度の例えば砒素等のｎ形不純物を
イオン注入により打ち込んでｎ+ 不純物層７を形成して
ＭＯＳトランジスタのソース・ドレイン８を完成させる
（図１（ｄ）参照）。そして、上部電極１１の厚さは、
ソース・ドレイン８を形成するためのイオン注入の条件
から決まる多結晶シリコンの到達深さとする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法及び半導体装置に関し、特に、ＭＩＳ（Metal-Insula
tor-Semiconductor ）構造のトランジスタと、多結晶シ
リコン膜を絶縁膜を介して上下に積層してなるコンデン
サ（容量）とを同一基板内に備えた半導体装置におい
て、製造工程の複雑化等の不具合を招くことなく電圧依
存性の小さいコンデンサを製造することができる製造方
法及びそのような不具合を招くことなく電圧依存性の小
さいコンデンサを製造するのに好適な半導体装置の構造
を提供するものである。
法及び半導体装置に関し、特に、ＭＩＳ（Metal-Insula
tor-Semiconductor ）構造のトランジスタと、多結晶シ
リコン膜を絶縁膜を介して上下に積層してなるコンデン
サ（容量）とを同一基板内に備えた半導体装置におい
て、製造工程の複雑化等の不具合を招くことなく電圧依
存性の小さいコンデンサを製造することができる製造方
法及びそのような不具合を招くことなく電圧依存性の小
さいコンデンサを製造するのに好適な半導体装置の構造
を提供するものである。
【０００２】
【従来の技術】半導体基板に作り込まれるコンデンサの
構造としては、半導体基板−多結晶シリコン膜、多結晶
シリコン膜−多結晶シリコン膜、多結晶シリコン膜−金
属膜という様な組合せの間に絶縁膜を介した構造が考え
られるが、電圧依存性が比較的小さい（１００ｐｐｍ／
Ｖ程度）という理由から、多結晶シリコン膜を絶縁膜を
介して上下に積層した構造が良く採用されている。
構造としては、半導体基板−多結晶シリコン膜、多結晶
シリコン膜−多結晶シリコン膜、多結晶シリコン膜−金
属膜という様な組合せの間に絶縁膜を介した構造が考え
られるが、電圧依存性が比較的小さい（１００ｐｐｍ／
Ｖ程度）という理由から、多結晶シリコン膜を絶縁膜を
介して上下に積層した構造が良く採用されている。
【０００３】そして、そのような構造であるコンデンサ
の従来の製造工程は、図３（ａ）〜（ｄ）に示すような
ものであった。なお、図３には、ＬＤＤ構造のＭＯＳト
ランジスタ９と、多結晶シリコン膜を絶縁膜を介して上
下に積層してなるコンデンサ１２とを、同一基板に備え
る場合の製造方法を示している。即ち、素子領域には後
にゲート酸化膜２ａとなる薄い酸化膜２が形成され、素
子分離領域にはＬＯＣＯＳ酸化膜３が形成されたｐ形の
シリコン基板１の全面に、多結晶シリコン膜を堆積し、
多結晶シリコン膜にリンドープ或いはイオン注入により
ｎ形不純物を導入してその低抵抗化を図った後に、その
多結晶シリコン膜を公知のフォト・リソ工程により選択
的にエッチングして、薄い酸化膜２上にＭＯＳトランジ
スタ用のゲート電極４を形成し、ＬＯＣＯＳ酸化膜３上
にコンデンサの下部電極５を形成する（図３（ａ）参
照）。
の従来の製造工程は、図３（ａ）〜（ｄ）に示すような
ものであった。なお、図３には、ＬＤＤ構造のＭＯＳト
ランジスタ９と、多結晶シリコン膜を絶縁膜を介して上
下に積層してなるコンデンサ１２とを、同一基板に備え
る場合の製造方法を示している。即ち、素子領域には後
にゲート酸化膜２ａとなる薄い酸化膜２が形成され、素
子分離領域にはＬＯＣＯＳ酸化膜３が形成されたｐ形の
シリコン基板１の全面に、多結晶シリコン膜を堆積し、
多結晶シリコン膜にリンドープ或いはイオン注入により
ｎ形不純物を導入してその低抵抗化を図った後に、その
多結晶シリコン膜を公知のフォト・リソ工程により選択
的にエッチングして、薄い酸化膜２上にＭＯＳトランジ
スタ用のゲート電極４を形成し、ＬＯＣＯＳ酸化膜３上
にコンデンサの下部電極５を形成する（図３（ａ）参
照）。
【０００４】次いで、イオン注入により低濃度の例えば
リン等のｎ形不純物を打ち込んで、ＬＤＤ構造のＭＯＳ
トランジスタの低濃度拡散層となるｎ- 不純物層６を形
成し、その後に、酸化膜を堆積しこれに対して異方性エ
ッチングを行ってゲート電極４の側面にサイドウォール
４ａを形成する（図３（ｂ）参照）。なお、この時には
必然的に下部電極５の側面にもサイドウォール５ａが形
成されるが、サイドウォール５ａは絶縁体であるから特
に問題はない。
リン等のｎ形不純物を打ち込んで、ＬＤＤ構造のＭＯＳ
トランジスタの低濃度拡散層となるｎ- 不純物層６を形
成し、その後に、酸化膜を堆積しこれに対して異方性エ
ッチングを行ってゲート電極４の側面にサイドウォール
４ａを形成する（図３（ｂ）参照）。なお、この時には
必然的に下部電極５の側面にもサイドウォール５ａが形
成されるが、サイドウォール５ａは絶縁体であるから特
に問題はない。
【０００５】次いで、高濃度の例えば砒素等のｎ形不純
物をイオン注入により打ち込んで、高濃度拡散層となる
ｎ+ 不純物層７を形成して、ＭＯＳトランジスタのソー
ス・ドレイン８を完成させる（図３（ｃ）参照）。な
お、この時点で、ＬＤＤ構造のＭＯＳトランジスタ９が
完成する。次いで、下部電極５の上面に、シリコン酸化
膜の単層構造或いはシリコン酸化膜−シリコン窒化膜の
多層構造等からなるコンデンサの絶縁膜１０と、多結晶
シリコンからなるコンデンサの上部電極１１とを、公知
のフォト・リソ工程により形成する（図３（ｄ）参
照）。なお、この時点で、絶縁膜１０を下部電極５及び
上部電極１１で挟み込んだ構造のコンデンサ１２が完成
する。
物をイオン注入により打ち込んで、高濃度拡散層となる
ｎ+ 不純物層７を形成して、ＭＯＳトランジスタのソー
ス・ドレイン８を完成させる（図３（ｃ）参照）。な
お、この時点で、ＬＤＤ構造のＭＯＳトランジスタ９が
完成する。次いで、下部電極５の上面に、シリコン酸化
膜の単層構造或いはシリコン酸化膜−シリコン窒化膜の
多層構造等からなるコンデンサの絶縁膜１０と、多結晶
シリコンからなるコンデンサの上部電極１１とを、公知
のフォト・リソ工程により形成する（図３（ｄ）参
照）。なお、この時点で、絶縁膜１０を下部電極５及び
上部電極１１で挟み込んだ構造のコンデンサ１２が完成
する。
【０００６】その後は、ゲート酸化膜２ａのみを残して
薄い酸化膜２を剥離し、層間絶縁膜となるＳＯＧ膜１３
を形成し、ゲート電極４，ソース・ドレイン８，上部電
極１４に対して配線１４を接続する（図３（ｅ）参
照）。
薄い酸化膜２を剥離し、層間絶縁膜となるＳＯＧ膜１３
を形成し、ゲート電極４，ソース・ドレイン８，上部電
極１４に対して配線１４を接続する（図３（ｅ）参
照）。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たような構造のコンデンサ１２にあっては、小さいとは
いえ１００ｐｐｍ／Ｖ程度の電圧依存性があるため、例
えば高精度のＡ／Ｄ変換器等の実現するための障害とな
り、回路設計上の工夫により対処しなければならず、ま
た半導体素子の微細化に伴うコンデンサ１２の絶縁膜１
０の薄膜化によりさらに電圧依存性が大きくなってしま
い、Ａ／Ｄ変換器等への利用がさらに難しくなっている
という問題点がある。
たような構造のコンデンサ１２にあっては、小さいとは
いえ１００ｐｐｍ／Ｖ程度の電圧依存性があるため、例
えば高精度のＡ／Ｄ変換器等の実現するための障害とな
り、回路設計上の工夫により対処しなければならず、ま
た半導体素子の微細化に伴うコンデンサ１２の絶縁膜１
０の薄膜化によりさらに電圧依存性が大きくなってしま
い、Ａ／Ｄ変換器等への利用がさらに難しくなっている
という問題点がある。
【０００８】ここで、多結晶シリコン膜を絶縁膜を介し
て上下に積層してなるコンデンサ１２にあっては、下部
電極５の絶縁膜１０側界面の不純物濃度と上部電極１１
の絶縁膜１０側界面の不純物濃度との差が小さいほうが
コンデンサの電圧依存性が小さくなり、またそれら界面
の不純物濃度は高い方がコンデンサの電圧依存性が小さ
いことが判っている（例えば『“Matching Properties,
and Voltage and Tempreature Dependence of MOS Capa
citors”IEEE Journal of Solid-State Circuits, VOL.
SC16,No6 pp608-618(1981)』等に詳しい。）。
て上下に積層してなるコンデンサ１２にあっては、下部
電極５の絶縁膜１０側界面の不純物濃度と上部電極１１
の絶縁膜１０側界面の不純物濃度との差が小さいほうが
コンデンサの電圧依存性が小さくなり、またそれら界面
の不純物濃度は高い方がコンデンサの電圧依存性が小さ
いことが判っている（例えば『“Matching Properties,
and Voltage and Tempreature Dependence of MOS Capa
citors”IEEE Journal of Solid-State Circuits, VOL.
SC16,No6 pp608-618(1981)』等に詳しい。）。
【０００９】つまり、コンデンサ１２の下部電極５は、
低抵抗化が必要なゲート電極４を形成する工程で同時に
形成されることから、ある程度の不純物が導入されてい
るのに対し、上部電極１１には特に不純物の注入が行わ
れないから下部電極５のように不純物濃度は高くなって
いないため、それら下部電極５及び上部電極１１間の不
純物濃度に差が生じ、コンデンサ１２の電圧依存性を例
えば数１０ｐｐｍ／Ｖ程度の極めて小さい値に抑えるこ
とができないのである。
低抵抗化が必要なゲート電極４を形成する工程で同時に
形成されることから、ある程度の不純物が導入されてい
るのに対し、上部電極１１には特に不純物の注入が行わ
れないから下部電極５のように不純物濃度は高くなって
いないため、それら下部電極５及び上部電極１１間の不
純物濃度に差が生じ、コンデンサ１２の電圧依存性を例
えば数１０ｐｐｍ／Ｖ程度の極めて小さい値に抑えるこ
とができないのである。
【００１０】なお、このような不具合を解決するため
に、図３（ｄ）の状態となった後に、上部電極１１に対
して不純物を注入する工程を増やすことが考えられる
が、これでは、確かに上部電極１１の不純物濃度を高く
することができるが、工程数が増加してしまうため得策
とはいえないのである。本発明は、このような従来の技
術が有する問題点に着目してなされたものであって、製
造工程の複雑化等の不具合を招くことなく電圧依存性の
小さいコンデンサを製造することができる製造方法及び
そのような不具合を招くことなく電圧依存性の小さいコ
ンデンサを製造するのに好適な半導体装置の構造を提供
することを目的としている。
に、図３（ｄ）の状態となった後に、上部電極１１に対
して不純物を注入する工程を増やすことが考えられる
が、これでは、確かに上部電極１１の不純物濃度を高く
することができるが、工程数が増加してしまうため得策
とはいえないのである。本発明は、このような従来の技
術が有する問題点に着目してなされたものであって、製
造工程の複雑化等の不具合を招くことなく電圧依存性の
小さいコンデンサを製造することができる製造方法及び
そのような不具合を招くことなく電圧依存性の小さいコ
ンデンサを製造するのに好適な半導体装置の構造を提供
することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、ＭＩＳ構造のトランジスタ
と、上部電極及び下部電極を絶縁膜を挟んで上下に積層
してなるコンデンサとを、同一の半導体基板上に備えた
半導体装置の製造方法であって、前記半導体基板上に多
結晶シリコン膜を形成し、その多結晶シリコン膜に不純
物を導入し、次いでその多結晶シリコン膜を選択的にエ
ッチングして前記トランジスタのゲート電極及び前記コ
ンデンサの下部電極を形成した後に、前記下部電極の上
面に前記コンデンサの絶縁膜及び上部電極を形成し、そ
して、前記半導体基板にイオン注入して前記トランジス
タのソース・ドレインを形成することとした。
に、請求項１に係る発明は、ＭＩＳ構造のトランジスタ
と、上部電極及び下部電極を絶縁膜を挟んで上下に積層
してなるコンデンサとを、同一の半導体基板上に備えた
半導体装置の製造方法であって、前記半導体基板上に多
結晶シリコン膜を形成し、その多結晶シリコン膜に不純
物を導入し、次いでその多結晶シリコン膜を選択的にエ
ッチングして前記トランジスタのゲート電極及び前記コ
ンデンサの下部電極を形成した後に、前記下部電極の上
面に前記コンデンサの絶縁膜及び上部電極を形成し、そ
して、前記半導体基板にイオン注入して前記トランジス
タのソース・ドレインを形成することとした。
【００１２】また、請求項２に係る発明は、上記請求項
１に係る発明において、前記コンデンサの上部電極の厚
さを、前記イオン注入の条件（例えば、打ち込み量，打
ち込みエネルギ等）から決まる多結晶シリコン内でのイ
オンの到達深さとした。そして、上記目的を達成するた
めに、請求項３に係る発明は、ＭＩＳ構造のトランジス
タと、多結晶シリコンからなる上部電極及び下部電極を
絶縁膜を挟んで上下に積層してなるコンデンサとを、同
一の半導体基板上に備えた半導体装置において、前記コ
ンデンサの上部電極の厚さを、前記トランジスタのソー
ス・ドレインを形成するためのイオン注入の条件から決
まる多結晶シリコン内でのイオンの到達深さとした。
１に係る発明において、前記コンデンサの上部電極の厚
さを、前記イオン注入の条件（例えば、打ち込み量，打
ち込みエネルギ等）から決まる多結晶シリコン内でのイ
オンの到達深さとした。そして、上記目的を達成するた
めに、請求項３に係る発明は、ＭＩＳ構造のトランジス
タと、多結晶シリコンからなる上部電極及び下部電極を
絶縁膜を挟んで上下に積層してなるコンデンサとを、同
一の半導体基板上に備えた半導体装置において、前記コ
ンデンサの上部電極の厚さを、前記トランジスタのソー
ス・ドレインを形成するためのイオン注入の条件から決
まる多結晶シリコン内でのイオンの到達深さとした。
【００１３】ここで、ＭＩＳ構造のトランジスタとは、
金属（Metal ）−絶縁膜（Insulator ）−半導体（Semi
conductor ）という積層構造を有する電界効果トランジ
スタであって、例えば絶縁膜が酸化膜であるＭＯＳ構造
のトランジスタや、絶縁膜が酸化膜−窒化膜−酸化膜の
多層構造であるＭＯＮＯＳ構造のトランジスタ等が考え
られる。
金属（Metal ）−絶縁膜（Insulator ）−半導体（Semi
conductor ）という積層構造を有する電界効果トランジ
スタであって、例えば絶縁膜が酸化膜であるＭＯＳ構造
のトランジスタや、絶縁膜が酸化膜−窒化膜−酸化膜の
多層構造であるＭＯＮＯＳ構造のトランジスタ等が考え
られる。
【００１４】
【作用】請求項１に係る発明にあっては、半導体基板上
に多結晶シリコン膜が形成され、その多結晶シリコン膜
に不純物を導入されてその低抵抗化が図られた後に、そ
の多結晶シリコン膜を選択的にエッチングしてトランジ
スタのゲート電極及びコンデンサの下部電極が形成され
る。そして、下部電極の上面にコンデンサの絶縁膜及び
上部電極が形成され、その後にトランジスタのソース・
ドレインを形成するためのイオン注入が行われる。
に多結晶シリコン膜が形成され、その多結晶シリコン膜
に不純物を導入されてその低抵抗化が図られた後に、そ
の多結晶シリコン膜を選択的にエッチングしてトランジ
スタのゲート電極及びコンデンサの下部電極が形成され
る。そして、下部電極の上面にコンデンサの絶縁膜及び
上部電極が形成され、その後にトランジスタのソース・
ドレインを形成するためのイオン注入が行われる。
【００１５】すると、この時のイオン注入によって、コ
ンデンサの上部電極にも不純物が打ち込まれるから、上
部電極の不純物濃度が高くなり、その分下部電極の不純
物濃度との差が小さくなる。特に、請求項２に係る発明
であれば、コンデンサの上部電極に打ち込まれたイオン
は、絶縁膜との界面近傍に集中することになるから、電
圧依存性に特に影響のある絶縁膜との界面の不純物濃度
が高くなる。
ンデンサの上部電極にも不純物が打ち込まれるから、上
部電極の不純物濃度が高くなり、その分下部電極の不純
物濃度との差が小さくなる。特に、請求項２に係る発明
であれば、コンデンサの上部電極に打ち込まれたイオン
は、絶縁膜との界面近傍に集中することになるから、電
圧依存性に特に影響のある絶縁膜との界面の不純物濃度
が高くなる。
【００１６】そして、請求項３に係る発明であれば、コ
ンデンサの上部電極を、トランジスタのソース・ドレイ
ンを形成するためのイオン注入よりも前に形成しておけ
ば、コンデンサの上部電極にもイオンが注入され、しか
もそのイオンは、絶縁膜との界面近傍に集中することに
なるから、電圧依存性に特に影響のある絶縁膜との界面
の不純物濃度が高くなる。つまり、この請求項３に係る
発明は、上記請求項１に係る発明を実施するのに好適で
ある。
ンデンサの上部電極を、トランジスタのソース・ドレイ
ンを形成するためのイオン注入よりも前に形成しておけ
ば、コンデンサの上部電極にもイオンが注入され、しか
もそのイオンは、絶縁膜との界面近傍に集中することに
なるから、電圧依存性に特に影響のある絶縁膜との界面
の不純物濃度が高くなる。つまり、この請求項３に係る
発明は、上記請求項１に係る発明を実施するのに好適で
ある。
【００１７】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１（ａ）〜（ｅ）は、本発明に係る半導体装
置の製造方法の一実施例における半導体装置の製造工程
を示す断面図である。なお、図１には、上述した図３と
同様に、ＬＤＤ構造のＭＯＳトランジスタ９と、多結晶
シリコン膜を絶縁膜を介して上下に積層してなるコンデ
ンサ１２とを、同一基板に備える場合の製造方法を示し
ている。
明する。図１（ａ）〜（ｅ）は、本発明に係る半導体装
置の製造方法の一実施例における半導体装置の製造工程
を示す断面図である。なお、図１には、上述した図３と
同様に、ＬＤＤ構造のＭＯＳトランジスタ９と、多結晶
シリコン膜を絶縁膜を介して上下に積層してなるコンデ
ンサ１２とを、同一基板に備える場合の製造方法を示し
ている。
【００１８】即ち、本実施例にあっては、半導体基板と
してのｐ形のシリコン基板１上の素子領域に薄い酸化膜
２を形成し、同じシリコン基板１上の素子分離領域には
ＬＯＣＯＳ酸化膜３を形成する。次いで、シリコン基板
１の全面に、例えばＣＶＤ法により多結晶シリコン膜を
堆積し、多結晶シリコン膜にリンドープ或いはイオン注
入によりｎ形不純物を導入する。ここでｎ形不純物を導
入する理由は、主として後に形成されるゲート電極４の
低抵抗化を図るためであるが、後に形成されるコンデン
サ１２の下部電極５の不純物濃度を高くするためでもあ
る。そして、その多結晶シリコン膜を公知のフォト・リ
ソ工程により選択的にエッチングして、薄い酸化膜２上
にＭＯＳトランジスタ用のゲート電極４を形成し、ＬＯ
ＣＯＳ酸化膜３上にコンデンサの下部電極５を形成する
（図１（ａ）参照）。
してのｐ形のシリコン基板１上の素子領域に薄い酸化膜
２を形成し、同じシリコン基板１上の素子分離領域には
ＬＯＣＯＳ酸化膜３を形成する。次いで、シリコン基板
１の全面に、例えばＣＶＤ法により多結晶シリコン膜を
堆積し、多結晶シリコン膜にリンドープ或いはイオン注
入によりｎ形不純物を導入する。ここでｎ形不純物を導
入する理由は、主として後に形成されるゲート電極４の
低抵抗化を図るためであるが、後に形成されるコンデン
サ１２の下部電極５の不純物濃度を高くするためでもあ
る。そして、その多結晶シリコン膜を公知のフォト・リ
ソ工程により選択的にエッチングして、薄い酸化膜２上
にＭＯＳトランジスタ用のゲート電極４を形成し、ＬＯ
ＣＯＳ酸化膜３上にコンデンサの下部電極５を形成する
（図１（ａ）参照）。
【００１９】次いで、下部電極５の上面に、シリコン酸
化膜の単層構造或いはシリコン酸化膜−シリコン窒化膜
の多層構造等からなるコンデンサの絶縁膜１０と、多結
晶シリコンからなるコンデンサの上部電極１１とを、公
知のフォト・リソ工程により形成する（図１（ｂ）参
照）。このように、本実施例にあっては、トランジスタ
が完成するよりも先に、絶縁膜１０を下部電極５及び上
部電極１１で挟み込んだ構造のコンデンサ１２の外観が
完成する。
化膜の単層構造或いはシリコン酸化膜−シリコン窒化膜
の多層構造等からなるコンデンサの絶縁膜１０と、多結
晶シリコンからなるコンデンサの上部電極１１とを、公
知のフォト・リソ工程により形成する（図１（ｂ）参
照）。このように、本実施例にあっては、トランジスタ
が完成するよりも先に、絶縁膜１０を下部電極５及び上
部電極１１で挟み込んだ構造のコンデンサ１２の外観が
完成する。
【００２０】ここで、上部電極１１は従来のそれに比べ
て若干薄めに形成するが、具体的には、後述するソース
・ドレインを形成するためのイオン注入の条件（例え
ば、打ち込み量，打ち込みエネルギ，打ち込み角度等）
と同じ条件で、上部電極１１を形成する多結晶シリコン
にイオン注入を行った場合のイオンの到達深さを上部電
極１１の厚さとする。
て若干薄めに形成するが、具体的には、後述するソース
・ドレインを形成するためのイオン注入の条件（例え
ば、打ち込み量，打ち込みエネルギ，打ち込み角度等）
と同じ条件で、上部電極１１を形成する多結晶シリコン
にイオン注入を行った場合のイオンの到達深さを上部電
極１１の厚さとする。
【００２１】次いで、イオン注入により低濃度の例えば
リン等のｎ形不純物を打ち込んで、ＬＤＤ構造のＭＯＳ
トランジスタの低濃度拡散層となるｎ- 不純物層６を形
成し、その後に、酸化膜を堆積しこれに対して異方性エ
ッチングを行ってゲート電極４の側面にサイドウォール
４ａを形成する（図１（ｃ）参照）。なお、この時に
は、必然的に下部電極５及び上部電極１１の側面にもサ
イドウォール５ａ，１１ａが形成されるが、それらサイ
ドウォール５ａ，１１ａは絶縁体であり、そもそも後の
工程で層間絶縁膜１３で覆われる部分であるから、特に
問題はない。
リン等のｎ形不純物を打ち込んで、ＬＤＤ構造のＭＯＳ
トランジスタの低濃度拡散層となるｎ- 不純物層６を形
成し、その後に、酸化膜を堆積しこれに対して異方性エ
ッチングを行ってゲート電極４の側面にサイドウォール
４ａを形成する（図１（ｃ）参照）。なお、この時に
は、必然的に下部電極５及び上部電極１１の側面にもサ
イドウォール５ａ，１１ａが形成されるが、それらサイ
ドウォール５ａ，１１ａは絶縁体であり、そもそも後の
工程で層間絶縁膜１３で覆われる部分であるから、特に
問題はない。
【００２２】次いで、高濃度の例えば砒素等のｎ形不純
物をイオン注入により打ち込んで、高濃度拡散層となる
ｎ+ 不純物層７を形成して、ＭＯＳトランジスタのソー
ス・ドレイン８を完成させる（図１（ｄ）参照）。な
お、この時点で、ＬＤＤ構造のＭＯＳトランジスタ９が
完成する。そして、このイオン注入が行われると、この
時点では既に形成されている上部電極１１にもイオンが
注入されるため、その上部電極１１の不純物濃度も高く
なる。しかも、上部電極１１の厚さを、上述したように
決定しているから、そこに打ち込まれたイオンは、略絶
縁膜１０との界面部分に集中するから、特に界面部分の
不純物濃度が高くなる。
物をイオン注入により打ち込んで、高濃度拡散層となる
ｎ+ 不純物層７を形成して、ＭＯＳトランジスタのソー
ス・ドレイン８を完成させる（図１（ｄ）参照）。な
お、この時点で、ＬＤＤ構造のＭＯＳトランジスタ９が
完成する。そして、このイオン注入が行われると、この
時点では既に形成されている上部電極１１にもイオンが
注入されるため、その上部電極１１の不純物濃度も高く
なる。しかも、上部電極１１の厚さを、上述したように
決定しているから、そこに打ち込まれたイオンは、略絶
縁膜１０との界面部分に集中するから、特に界面部分の
不純物濃度が高くなる。
【００２３】なお、このイオン注入で打ち込まれる不純
物としては、砒素が好ましい。その理由は、砒素は拡散
が小さいため、絶縁膜１０との界面部分により不純物を
集中させることができるからである。その後は、ゲート
酸化膜２ａのみを残して薄い酸化膜２を剥離し、層間絶
縁膜となるＳＯＧ膜１３を形成し、ゲート電極４，ソー
ス・ドレイン８，上部電極１４に対して配線１４を接続
する（図１（ｅ）参照）。
物としては、砒素が好ましい。その理由は、砒素は拡散
が小さいため、絶縁膜１０との界面部分により不純物を
集中させることができるからである。その後は、ゲート
酸化膜２ａのみを残して薄い酸化膜２を剥離し、層間絶
縁膜となるＳＯＧ膜１３を形成し、ゲート電極４，ソー
ス・ドレイン８，上部電極１４に対して配線１４を接続
する（図１（ｅ）参照）。
【００２４】このように工程を経て製造されたコンデン
サ１２は、上部電極１１にイオンが注入され、しかもそ
のイオンは絶縁膜１０との界面付近に集中しているの
で、例えば図２に示すように、絶縁膜１０との界面付近
の不純物濃度が従来のそれに比べて高くなり、下部電極
５の絶縁膜１０側界面の不純物濃度と上部電極１１の絶
縁膜１０側界面の不純物濃度との差がそれだけ小さくな
るのである。
サ１２は、上部電極１１にイオンが注入され、しかもそ
のイオンは絶縁膜１０との界面付近に集中しているの
で、例えば図２に示すように、絶縁膜１０との界面付近
の不純物濃度が従来のそれに比べて高くなり、下部電極
５の絶縁膜１０側界面の不純物濃度と上部電極１１の絶
縁膜１０側界面の不純物濃度との差がそれだけ小さくな
るのである。
【００２５】この結果、コンデンサ１２の電圧依存性が
極めて小さくなる（本発明者の所見によれば約２０ｐｐ
ｍ／Ｖ程度となる）ため、例えば高精度のＡ／Ｄ変換器
等に好適に利用できるし、半導体装置の微細化が進んで
も電圧依存性が回路設計に影響を与える程に極端に大き
くなってしまうことを容易に回避できるという利点があ
る。
極めて小さくなる（本発明者の所見によれば約２０ｐｐ
ｍ／Ｖ程度となる）ため、例えば高精度のＡ／Ｄ変換器
等に好適に利用できるし、半導体装置の微細化が進んで
も電圧依存性が回路設計に影響を与える程に極端に大き
くなってしまうことを容易に回避できるという利点があ
る。
【００２６】しかも、本実施例では、上部電極１１の厚
さを適宜調製することにより絶縁膜１０との界面に不純
物が集中するようにした、つまりソース・ドレイン８を
形成するためのイオン注入によって上部電極１１の所望
の位置にイオンが注入されるようにしたため、従来に比
べてイオン注入の回数が増える等の不具合もないから、
例えば製造コストの上昇等を招いてしまうこともない。
さを適宜調製することにより絶縁膜１０との界面に不純
物が集中するようにした、つまりソース・ドレイン８を
形成するためのイオン注入によって上部電極１１の所望
の位置にイオンが注入されるようにしたため、従来に比
べてイオン注入の回数が増える等の不具合もないから、
例えば製造コストの上昇等を招いてしまうこともない。
【００２７】そして、ソース・ドレイン８を形成するた
めのイオン注入を、上部電極１１の絶縁膜１０界面付近
の不純物濃度の制御に共用するためには、上部電極１１
の厚さを従来のままとし、そのイオン注入のエネルギを
高くすることでも可能であるが、エネルギを高くする
と、打ち込まれた不純物の到達深さが広範囲になってし
まい、その制御が困難になるという問題点が生じてしま
うことから、本実施例のように上部電極１１の厚さを適
宜調製することが最も得策なのである。なお、上部電極
１１を薄くするとそれだけ抵抗値が高くなるが、コンデ
ンサ１２であるから上部電極１１の抵抗の変化は大きな
不具合を招かない。
めのイオン注入を、上部電極１１の絶縁膜１０界面付近
の不純物濃度の制御に共用するためには、上部電極１１
の厚さを従来のままとし、そのイオン注入のエネルギを
高くすることでも可能であるが、エネルギを高くする
と、打ち込まれた不純物の到達深さが広範囲になってし
まい、その制御が困難になるという問題点が生じてしま
うことから、本実施例のように上部電極１１の厚さを適
宜調製することが最も得策なのである。なお、上部電極
１１を薄くするとそれだけ抵抗値が高くなるが、コンデ
ンサ１２であるから上部電極１１の抵抗の変化は大きな
不具合を招かない。
【００２８】なお、上記実施例にあっては、ＭＩＳ構造
のトランジスタとして、ＬＤＤ構造のｎチャネルＭＯＳ
トランジスタ９を例示しているが、本発明が適用可能な
トランジスタの形式はこれに限定されるものではなく、
例えばｐチャネルＭＯＳトランジスタ，ＣＭＯＳトラン
ジスタ，ＬＤＤ構造でない通常のトランジスタであって
もよいし、ＭＯＮＯＳ構造のトランジスタであっても構
わない。
のトランジスタとして、ＬＤＤ構造のｎチャネルＭＯＳ
トランジスタ９を例示しているが、本発明が適用可能な
トランジスタの形式はこれに限定されるものではなく、
例えばｐチャネルＭＯＳトランジスタ，ＣＭＯＳトラン
ジスタ，ＬＤＤ構造でない通常のトランジスタであって
もよいし、ＭＯＮＯＳ構造のトランジスタであっても構
わない。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
製造コストの上昇等の不具合を招くことなく、コンデン
サの上部電極の不純物濃度を高めることができるから、
コンデンサの電圧依存性を小さくすることができるとい
う効果がある。特に、請求項２に係る発明であれば、上
部電極の絶縁膜界面付近に不純物を集中させることがで
きるため、コンデンサの電圧依存性を確実に小さくする
ことができるという効果がある。
製造コストの上昇等の不具合を招くことなく、コンデン
サの上部電極の不純物濃度を高めることができるから、
コンデンサの電圧依存性を小さくすることができるとい
う効果がある。特に、請求項２に係る発明であれば、上
部電極の絶縁膜界面付近に不純物を集中させることがで
きるため、コンデンサの電圧依存性を確実に小さくする
ことができるという効果がある。
【００３０】そして、請求項３に係る発明であれば、コ
ンデンサの上部電極を、トランジスタのソース・ドレイ
ンを形成するためのイオン注入を行う前に形成しておけ
ば、コンデンサの上部電極の不純物濃度を高めることが
できるから、上記請求項１に係る発明を実施するのに好
適な半導体装置の構造を提供することができる。
ンデンサの上部電極を、トランジスタのソース・ドレイ
ンを形成するためのイオン注入を行う前に形成しておけ
ば、コンデンサの上部電極の不純物濃度を高めることが
できるから、上記請求項１に係る発明を実施するのに好
適な半導体装置の構造を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の製造工
程を示す断面図である。
程を示す断面図である。
【図２】実施例の作用を説明するための不純物の分布図
である。
である。
【図３】従来の半導体装置の製造工程を示す断面図であ
る。
る。
１ シリコン基板（半導体基板） ４ ゲート電極 ５ 下部電極 ８ ソース・ドレイン ９ ＭＯＳトランジスタ（ＭＩＳ構造のトランジス
タ） １０ 絶縁膜 １１ 上部電極 １２ コンデンサ
タ） １０ 絶縁膜 １１ 上部電極 １２ コンデンサ
Claims (3)
- 【請求項１】 ＭＩＳ構造のトランジスタと、上部電極
及び下部電極を絶縁膜を挟んで上下に積層してなるコン
デンサとを、同一の半導体基板上に備えた半導体装置の
製造方法であって、前記半導体基板上に多結晶シリコン
膜を形成し、その多結晶シリコン膜に不純物を導入し、
次いでその多結晶シリコン膜を選択的にエッチングして
前記トランジスタのゲート電極及び前記コンデンサの下
部電極を形成した後に、前記下部電極の上面に前記コン
デンサの絶縁膜及び上部電極を形成し、そして、前記半
導体基板にイオン注入して前記トランジスタのソース・
ドレインを形成することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記コンデンサの上部電極の厚さを、前
記イオン注入の条件から決まる多結晶シリコン内でのイ
オンの到達深さとした請求項１記載の半導体装置の製造
方法。 - 【請求項３】 ＭＩＳ構造のトランジスタと、多結晶シ
リコンからなる上部電極及び下部電極を絶縁膜を挟んで
上下に積層してなるコンデンサとを、同一の半導体基板
上に備えた半導体装置において、前記コンデンサの上部
電極の厚さを、前記トランジスタのソース・ドレインを
形成するためのイオン注入の条件から決まる多結晶シリ
コン内でのイオンの到達深さとしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06171794A JP3411370B2 (ja) | 1994-03-30 | 1994-03-30 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06171794A JP3411370B2 (ja) | 1994-03-30 | 1994-03-30 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07273285A true JPH07273285A (ja) | 1995-10-20 |
| JP3411370B2 JP3411370B2 (ja) | 2003-05-26 |
Family
ID=13179267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06171794A Expired - Fee Related JP3411370B2 (ja) | 1994-03-30 | 1994-03-30 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3411370B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025219A (en) * | 1997-03-31 | 2000-02-15 | Nec Corporation | Method of manufacturing a semiconductor device having MOS transistor and bipolar transistor in mixture on the same substrate |
| JP2007258758A (ja) * | 1997-04-30 | 2007-10-04 | Samsung Electronics Co Ltd | アナログ機能のためのキャパシターの製造方法 |
-
1994
- 1994-03-30 JP JP06171794A patent/JP3411370B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025219A (en) * | 1997-03-31 | 2000-02-15 | Nec Corporation | Method of manufacturing a semiconductor device having MOS transistor and bipolar transistor in mixture on the same substrate |
| JP2007258758A (ja) * | 1997-04-30 | 2007-10-04 | Samsung Electronics Co Ltd | アナログ機能のためのキャパシターの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3411370B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7767546B1 (en) | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer | |
| US4183134A (en) | High yield processing for silicon-on-sapphire CMOS integrated circuits | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US20060192268A1 (en) | Semiconductor varactor with reduced parasitic resistance | |
| JP2591927B2 (ja) | Ｄｒａｍセルの製造方法 | |
| JP2005514771A (ja) | ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法 | |
| US6294817B1 (en) | Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication | |
| US6166412A (en) | SOI device with double gate and method for fabricating the same | |
| JP2001110911A (ja) | Ｓｏｉ構造を有する半導体素子及びその製造方法 | |
| US4505026A (en) | CMOS Process for fabricating integrated circuits, particularly dynamic memory cells | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| US6368903B1 (en) | SOI low capacitance body contact | |
| US5661048A (en) | Method of making an insulated gate semiconductor device | |
| JP2001156290A (ja) | 半導体装置 | |
| JP3782962B2 (ja) | ＳｉＧｅＢｉＣＭＯＳ集積化技法によるポリシリコン−ポリシリコン間キャパシタの形成方法 | |
| JP3529220B2 (ja) | 半導体装置及びその製造方法 | |
| KR960005249B1 (ko) | 반도체 집적 소자의 디램(dram) 제조방법 | |
| JP2000332250A (ja) | 半導体装置およびその製造方法 | |
| US6338997B2 (en) | Method of fabricating semiconductor device having improved bias dependability | |
| JP3411370B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| US6808973B2 (en) | Manufacturing method of semiconductor device | |
| JPH01223769A (ja) | 半導体装置の製造方法 | |
| JP3535542B2 (ja) | 半導体メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110320 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120320 |
|
| LAPS | Cancellation because of no payment of annual fees |