CN101383320A - 在半导体装置中形成隔离结构的方法 - Google Patents

在半导体装置中形成隔离结构的方法 Download PDF

Info

Publication number
CN101383320A
CN101383320A CNA2008100953736A CN200810095373A CN101383320A CN 101383320 A CN101383320 A CN 101383320A CN A2008100953736 A CNA2008100953736 A CN A2008100953736A CN 200810095373 A CN200810095373 A CN 200810095373A CN 101383320 A CN101383320 A CN 101383320A
Authority
CN
China
Prior art keywords
layer
resilient coating
groove
etching
flowable insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100953736A
Other languages
English (en)
Other versions
CN101383320B (zh
Inventor
银炳秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101383320A publication Critical patent/CN101383320A/zh
Application granted granted Critical
Publication of CN101383320B publication Critical patent/CN101383320B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

本发明公开了一种在半导体装置中形成隔离结构的方法。在该方法中，在半导体基板中形成沟槽，以及在该沟槽的暴露表面上形成衬底层。形成可流动绝缘层，以填充该沟槽。使该可流动绝缘层凹陷。在该沟槽的侧壁上形成的且在使该可流动绝缘层凹陷后暴露的该衬底层的一部分上形成缓冲层。蚀刻该缓冲层，以平滑在使该可流动绝缘层凹陷时形成的该衬底层的粗糙部。在该沟槽中沉积掩埋绝缘层。

Description

在半导体装置中形成隔离结构的方法
技术领域
本发明涉及一种半导体装置，更具体而言涉及一种形成隔离结构以均匀填充半导体装置的沟槽的方法。
背景技术
由于半导体制造技术的发展，使用小的设计规则可在半导体装置中形成极细的图案，且因此，可增加该半导体装置的集成度。在制造半导体存储器装置，例如具有极细图案的动态随机存取存储器(DRAM)中，装置隔离工艺对于增加该半导体存储器装置的数据保留时间以改善制造良率是重要的。因此，已研究及发展基于该隔离工艺的许多工艺及材料，以改善半导体装置的数据保留时间。
在各种隔离工艺中，因为使用窄沟槽及隔离层可有效隔离装置，所以已经广泛使用浅沟槽隔离(STI)工艺。在该STI工艺中，通过典型曝光和蚀刻工艺在半导体基板中形成沟槽至预定深度，以及以绝缘层填充该沟槽。然后，对该绝缘层实施平坦化工艺，以在该沟槽中形成隔离层。
为了改善用以填充沟槽的间隙填充特性，使用高密度等离子体(HDP)氧化物层作为间隙填充材料，或者使用沉积-蚀刻-沉积(DED)方法。然而，HDP氧化物层及DED方法不适用于填充低于60nm技术的半导体装置的沟槽。在此情况中，通过旋涂介电(SOD)工艺使用可流动绝缘层填充沟槽，该可流动绝缘层是由包括溶剂及溶质的混合物形成。
在该SOD工艺中，使用涂布机将包括溶剂及溶质的混合物应用到沟槽，以形成可流动绝缘层。接下来，实施固化工艺，以用该可流动绝缘层填充该沟槽，同时提高该可流动绝缘层的密度。然后，使该可流动绝缘层凹陷至预定深度，以及通过用HDP氧化物层填充该可流动绝缘层的凹部以在该沟槽中形成沟槽隔离层。然而，该SOD工艺具有许多限制，例如难以用沟槽隔离层均匀地填充该沟槽。因此，需要一种在半导体装置中形成隔离结构的改良方法，以增加产量及稳定装置特性。
发明内容
在一个实施例中，提供一种在半导体装置中形成隔离结构的方法，该方法包括:形成沟槽于半导体基板中；形成衬底层于该沟槽的暴露表面上；形成可流动绝缘层，以填充该沟槽；使该可流动绝缘层凹陷；形成缓冲层于该沟槽的侧壁上形成的且在使该可流动绝缘层凹陷后暴露的该衬底层的一部分上；蚀刻该缓冲层，以平滑在使该可流动绝缘层凹陷时形成的该衬底层的粗糙部；以及沉积掩埋绝缘层于该沟槽中。
通过使用包括氢氟酸(HF)的湿法蚀刻化学制品可以使该可流动绝缘层凹陷约
Figure A200810095373D00071
至约
Figure A200810095373D00072
可以使用高密度等离子体(HDP)工艺实施该缓冲层的形成和该掩埋绝缘层的沉积。
可以使用氟(F)基蚀刻气体实施该缓冲层的蚀刻。该衬底层可以包括衬底氮化物层及衬底氧化物层，以及可以实施该缓冲层的蚀刻，使得该衬底氮化物层保留在该沟槽的暴露表面上。当该缓冲层具有约250
Figure A200810095373D0007103947QIETU
至约350
Figure A200810095373D0007103947QIETU
的厚度时，该缓冲层的蚀刻的目标是要蚀刻去除该缓冲层的约85
Figure A200810095373D0007103947QIETU
至约95
Figure A200810095373D0007103947QIETU
的厚度。
在另一实施例中，提供一种在半导体装置中形成隔离结构的方法，该方法包括:形成沟槽于半导体基板中；形成衬底层于该沟槽的暴露表面上，该衬底层包括衬底氮化物层和衬底氧化物层；形成可流动绝缘层，以填充该沟槽；使该可流动绝缘层凹陷；形成第一缓冲层于在使该可流动绝缘层凹陷后暴露的该衬底氮化物层的一部分上，该第一缓冲层具有用以防止在该沟槽的侧壁中产生孔洞的预定厚度；形成第二缓冲层于该第一缓冲层上；蚀刻该第一和第二缓冲层，以平滑在使该可流动绝缘层凹陷时形成的该衬底层的粗糙部；以及沉积掩埋绝缘层于该沟槽中，其中该第二缓冲层作为该掩埋绝缘层的种子层。
在又另一实施例中，提供一种在半导体装置中形成隔离结构的方法，该方法包括:形成沟槽于半导体基板中；形成衬底层于该沟槽的暴露表面上，该衬底层包括衬底氮化物层及衬底氧化物层；形成可流动绝缘层，以填充该沟槽；使该可流动绝缘层凹陷；载入该半导体基板至工艺室(chamber)中；通过供应包括氩气(Ar)及氦气(He)气体的预热气体至该工艺室来实施第一预热工艺，从而释放该衬底层的应力；通过供应预热气体至该工艺室来实施第二预热工艺，从而氧化在使该可流动绝缘层凹陷后所暴露的衬底氮化物层的表面；形成缓冲层于该沟槽的侧壁上形成的且在使该可流动绝缘层凹陷后暴露的该衬底氮化物层的一部分上；通过供应蚀刻气体至该缓冲层来蚀刻该缓冲层，从而平滑在使该可流动绝缘层凹陷时形成的该衬底层的粗糙部；以及沉积掩埋绝缘层于该沟槽中。
该缓冲层的形成可以包括:通过供应氧气(O2)、硅烷(SiH4)和氦气(He)气体至该沟槽来形成第一缓冲层于该衬底层的部分上且形成至用以防止在该沟槽的侧壁中产生孔洞的预定厚度；以及通过供应氧气(O2)、硅烷(SiH4)、氢气(H2)及氦气(He)气体至该第一缓冲层来形成第一缓冲层作为该掩埋绝缘层的种子层。
附图说明
图1至14描述依据本发明的实施例的在半导体装置中形成隔离结构的方法；
图15描述依据本发明的实施例的高密度等离子体(HDP)工艺室的示意图；
图16和17描述形成在沟槽的侧面上的纳米孔洞，用以解释该纳米孔洞所造成的问题；以及
图18A和18B描述使用检查装置所探测的缺陷。
附图标记说明
100  半导体基板              102  垫氧化物层
104  垫氮化物层              106  光致抗蚀剂层图案
108  垫氮化物层图案          110  垫氧化物层图案
112  沟槽                    114  侧壁氧化物层
116  衬底氮化物层            118  衬底氧化物层
120  可流动绝缘层            120′可流动绝缘层
122  粗糙部                  124  第一缓冲层
126  第二缓冲层              128  HDP氧化物层
130  掩埋绝缘层              132  沟槽隔离结构
200  纳米孔洞                205  可流动绝缘层
210  掩埋绝缘层              215  栅极绝缘层
220  导电层                  225  金属层
230  硬掩模层                235  平台插塞
240  部分                    300  HDP工艺室
305  工作台                  315  顶侧
320  侧面                    325  底侧
A 突出                        d  预定深度
具体实施方式
以下，将参考附图来详细描述依据本发明的在半导体装置中形成隔离结构的方法，附图中示出本发明的实施例。然而，本发明可以以许多不同形式来实施且不应被解读成受限于在此所述的实施例。
参考图1，在半导体基板100上顺序沉积垫(pad)氧化物层102及垫氮化物层104。垫氧化物层102减少因垫氮化物层104所施加的吸引力造成的对半导体基板100的应力。在垫氮化物层104上形成光致抗蚀剂层及图案化该光致抗蚀剂层以形成光致抗蚀剂层图案106，光致抗蚀剂层图案106选择性地暴露垫氮化物层104。将在垫氮化物层104的暴露区域中形成隔离层，以界定隔离区域，以及垫氮化物层104的覆盖有光致抗蚀剂层图案106的其它部分成为有源区。
参考图2，使用光致抗蚀剂层图案106作为掩模来实施蚀刻工艺，以形成具有预定深度的沟槽112(参考图3)。
详言之，使用光致抗蚀剂层图案106作为掩模来蚀刻去除垫氮化物层104的暴露区域，以形成垫氮化物层图案108。接下来，剥离(即，移除)光致抗蚀剂层图案106。然后，使用垫氮化物层图案108作为掩模来蚀刻垫氧化物层102，以形成垫氧化物层图案110，垫氧化物层图案110选择性地暴露半导体基板100。接着，使用垫氮化物层图案108及垫氧化物层图案110作为掩模来蚀刻去除半导体基板100的暴露区域，以在半导体基板100中形成沟槽112至预定深度(例如，约
Figure A200810095373D00091
至约
Figure A200810095373D00092
)。
参考图3，对半导体基板100实施氧化工艺，以在沟槽112中形成侧壁氧化物层114。可通过热氧化形成侧壁氧化物层114。在沟槽112的形成期间部分半导体基板100会被损伤，因此形成侧壁氧化物层114以补偿这些损伤。此外，侧壁氧化物层114防止随后衬底(liner)氮化物层116对半导体基板100施加的应力。衬底氮化物层116直接形成在半导体基板100上时，这些应力发生。
接下来，在侧壁氧化物层114上沉积衬底氮化物层116至约
Figure A200810095373D00101
至约
Figure A200810095373D00102
的厚度。衬底氮化物层116防止在诸如栅极氧化工艺和热工艺的工艺期间渗入半导体基板100的氧化物源所造成的漏电流。此外，衬底氮化物层116防止在用以形成沟道的杂质注入工艺期间渗入隔离层的掺杂剂所造成的阈值电压Vth的减少。然后，在衬底氮化物层116上形成衬底氧化物层118。
参考图4，在半导体基板100上方形成可流动绝缘层120，以填充沟槽112。
详言之，将半导体基板100装载在旋转涂布机上。接着，当旋转该旋转涂布机时，将包括溶剂及溶质的混合物应用在半导体基板100上，以形成用以填充沟槽112的可流动绝缘层120。可流动绝缘层120可以是具有良好回流特性的旋涂介电(SOD)层。在本实施例中，可流动绝缘层120由聚硅氮烷(polysilazane)形成。然后，通过固化处理可流动绝缘层120。可以在H2或O2气氛中实施该固化工艺。
参考图5，对可流动绝缘层120实施平坦化工艺。通过化学机械抛光(CMP)实施该平坦化工艺，直到暴露垫氮化物层图案108为止。进行这样的工作从而可在稍后工艺中使可流动绝缘层120均匀地凹陷。
参考图6，在该平坦化工艺后，使可流动绝缘层120凹陷至预定深度(d)，以暴露衬底氮化物层116。该预定深度(d)可以在约
Figure A200810095373D00103
至约
Figure A200810095373D00104
之间。可通过湿法蚀刻工艺使可流动绝缘层120凹陷。可使用诸如HF溶液的湿法蚀刻化学制品实施该湿法蚀刻工艺。在使可流动绝缘层120凹陷后，以参考符号120′表示该可流动绝缘层120。当使可流动绝缘层120凹陷时，蚀刻去除衬底氧化物层118至预定深度(d)。因此，可使衬底氮化物层116暴露至相同预定深度(d)。此外，当使可流动绝缘层120凹陷时，会蚀刻掉衬底氮化物层116的暴露部分。结果，可以减少衬底氮化物层116的暴露部分的厚度至预定厚度，例如约
Figure A200810095373D00105
接下来，对半导体基板100实施退火工艺。详言之，将半导体基板100载入炉中以及在约900℃至约950℃的温度下退火约20秒至约30秒，以便提高可流动绝缘层120′的密度。
在传统方法中，可以通过高密度等离子体(HDP)工艺完全填充沟槽112。然而，在此情况中，无法允许充分的间隙填充余量。因此，在本实施例中，用可流动绝缘层120部分地填充沟槽112，以及通过HDP工艺填充沟槽112的剩余部分。使可流动绝缘层120凹陷，以便用可流动绝缘层120′部分地填充沟槽112。当使可流动绝缘层120凹陷时，会增加通过沟槽112暴露的衬底氮化物层116的部分的粗糙度，以在沟槽112的侧面上形成粗糙部122。例如，衬底氧化物层118的未被诸如湿法蚀刻化学制品的蚀刻剂所蚀刻去除的部分会保留在衬底氮化物层116的暴露部分上，以形成粗糙部122。
如果在存在粗糙部122的沟槽112中直接形成掩埋绝缘层，则该掩埋绝缘层的生长速率在沟槽112的存在粗糙部122的侧部上可能比在沟槽112的底部上高。在此情况中，在完全填满粗糙部122前，会填充沟槽112的侧部，因而造成诸如纳米孔洞的缺陷。参考图16，在具有粗糙侧面的沟槽中形成掩埋绝缘层210。在此情况中，在该沟槽的侧面上探测到纳米孔洞200。在图16中，参考符号205表示可流动绝缘层。
如果纳米孔洞200存在，以及例如，在形成栅极后实施用以形成平台插塞(landing plug)235的工艺，则平台插塞235的导电材料会渗入纳米孔洞200，因而如图17的部分240所示，平台插塞235会连接至栅极的导电层220(桥接缺陷)。因此，必需均匀地弄平在沟槽112的侧面上形成的粗糙部122，以防止桥接缺陷。在图17中，参考符号215、225及230分别表示栅极绝缘层、金属层及硬掩模层。
参考图7至15，通过第一和第二预热工艺处理半导体基板100，以减少在侧壁氧化物层114及衬底氮化物层116中的应力。
详言之，将半导体基板100装载在图15所示的HDP工艺室300的工作台305上，用于实施HDP工艺。然后，当注入氩气(Ar)及氦气(He)气体至HDP工艺室300时，供应预定功率至HDP工艺室300，以实施第一预热工艺约50秒至约55秒。在第一预热工艺期间，可减少侧壁氧化物层114及衬底氮化物层116的应力。在第一预热工艺期间，可以以约60sccm至75sccm的流速将氩气(Ar)气体供应至HDP工艺室300。可以以约250sccm至350sccm的流速从侧面320及以约250sccm至350sccm的流速从顶侧315将氦气(He)气体供应至HDP工艺室300。再者，可以从顶侧315供应约4500W至约5500W之间的功率至HDP工艺室300，以及可以从侧面320供应3500W至4500W之间的功率至HDP工艺室300，以产生等离子体。不从底侧325供应功率至HDP工艺室300。
接下来，通过供应包括氧气(O2)的预热气体至半导体基板100来实施第二预热工艺，以便防止因氧化而损伤衬底氮化物层116。可通过注入氧气(O2)、氩气(Ar)及氦气(He)气体至HDP工艺室300中及供应预定功率至HDP工艺室300约5秒至约10秒以实施第二预热工艺。可以以约50sccm至约150sccm的流速将氧气(O2)气体注入至HDP工艺室300，以及可以以约40sccm至约50sccm的流速将包括氩气(Ar)气体的惰性气体注入至HDP工艺室300。可以将氦气(He)气体与氧气(O2)气体及氩气(Ar)气体一起注入HDP工艺室300。可以以约200sccm至约300sccm的流速注入氦气(He)气体。可以从顶侧315供应约4500W至约5500W之间的功率至HDP工艺室300，以及可以从侧面320供应约3500W至约4500W之间的功率至HDP工艺室300。不从底侧325供应功率至HDP工艺室300。可以实施第一和第二预热工艺不超过60秒。在第一和第二预热工艺期间可释放衬底氮化物层116中的应力，且因此，可防止衬底氮化物层116从沟槽112升高。
参考图8，在可流动绝缘层120′和形成于沟槽112侧面上的粗糙部122上形成第一缓冲层124。
详言之，在第一和第二预热工艺后，将包括氧气(O2)、硅烷(SiH4)及氦气(He)气体的沉积源供应至HDP工艺室300。在此，可以以约100sccm及约115sccm的流速供应氧气(O2)至HDP工艺室300。可以以约40sccm至约55sccm的流速从侧面320及以约25sccm至约35sccm的流速从顶侧315供应硅烷(SiH4)气体至HDP工艺室300。可以以约150sccm至约250sccm的流速从侧面320及以约50sccm至约150sccm的流速从顶侧315供应氦气(He)气体至HDP工艺室300。可以从顶侧315供应约7500W至约8500W之间的功率至HDP工艺室300，以及可以从侧面320供应约4500W至约5500W之间的功率至HDP工艺室300。再者，可以从底侧325供应约450W至约550W之间的功率至HDP工艺室300。结果，在可流动绝缘层120′及沟槽112的衬底氮化物层116暴露的侧面上形成第一缓冲层124。使第一缓冲层124形成至适当厚度，以便防止在沟槽112的侧面上产生孔洞。第一缓冲层124可以具有约
Figure A200810095373D00121
至约
Figure A200810095373D00122
之间的厚度。由于第一缓冲层124，可平滑粗糙部122。
参考图9，额外地供应HDP沉积源至HDP工艺室300，以形成第二缓冲层126，第二缓冲层126作为掩埋绝缘层的种子层。
详言之，将氧气(O2)、硅烷(SiH4)、氢气(H2)及氦气(He)气体供应至HDP工艺室300。可以以约70sccm至约80sccm的流速供应氧气(O2)气体至HDP工艺室300。可以从侧面320以约40sccm至约55sccm的流速及从顶侧315以约5sccm至约15sccm的流速供应硅烷(SiH4)气体至HDP工艺室300。可以从侧面320以约250sccm至约350ccm的流速供应氦气(He)气体至HDP工艺室300。可以以约100sccm至约150sccm的流速供应氢气(H2)气体至HDP工艺室300。可以从顶侧315供应约6500W至约7500W之间的功率至HDP工艺室300，以及可以从侧面320供应约6500W至约7500W之间的功率至HDP工艺室300。再者，可以从底侧325供应约1500W至约2500W之间的功率至HDP工艺室300。结果，在第一缓冲层124上形成第二缓冲层126至约至约
Figure A200810095373D00132
的厚度。
如果厚地应用第二缓冲层126以快速地填充沟槽112，则沟槽112的填充速率在粗糙部122上可能比在其它部分上高。因此，在沟槽112的侧面上会产生纳米孔洞200(参考图16)。因此，在本发明的当前实施例中，第一缓冲层124和第二缓冲层126均具有约
Figure A200810095373D00133
以下的厚度，尽管在传统方法中第一缓冲层124具有约
Figure A200810095373D00134
以上的厚度及第二缓冲层126具有约
Figure A200810095373D00135
以上的厚度。例如，第一缓冲层124和第二缓冲层126均可以具有约
Figure A200810095373D00136
至
Figure A200810095373D00137
之间的厚度。因为第一缓冲层124和第二缓冲层126具有对小厚度，所以在因形成于沟槽112侧面上的粗糙部122产生纳米孔洞前，第二缓冲层126可完全形成。在此，在沟槽112的底部上会产生纳米孔洞。然而，这些在沟槽112的底部上的纳米孔洞不会影响半导体装置的特性。
参考图10和图15，将蚀刻气体供应至半导体基板100，以从沟槽112蚀刻去除粗糙部122。
详言之，当注入包括三氟化氮(NF3)、氢气(H2)及氦气(He)气体的蚀刻气体至HDP工艺室300时，将预定功率供应至HDP工艺室300。在此，可以以约100sccm至约200sccm的流速供应三氟化氮(NF3)气体至HDP工艺室300，以及可以以约100sccm至约200sccm的流速供应氢气(H2)气体至HDP工艺室300。可以以约55sccm至约65sccm的流速供应氦气(He)气体至HDP工艺室300。可从顶侧315以约55sccm至约65sccm的流速供应额外量的氦气(He)气体至HDP工艺室300。作为产生等离子体的电源功率，可以从顶侧315供应约1500W至约2500W之间的功率至HDP工艺室300，以及可以从侧面320供应约5500W至约6500W之间的功率至HDP工艺室300。此外，可以从底侧325供应约1000W至约1800W之间的功率至HDP工艺室300。
当通过该蚀刻气体及电源功率蚀刻去除第一缓冲层124和第二缓冲层126时，也从沟槽112的侧面移除粗糙部122。因为侧面功率相对高于底部功率，所以侧面蚀刻率高于底部蚀刻率，使得第一缓冲层124和第二缓冲层126的预定厚度可保留在可流动绝缘层120′上。在此，以衬底氮化物层116可保留在沟槽112中的方式实施该蚀刻工艺。第一缓冲层124和第二缓冲层126的蚀刻的目标是要减少第一缓冲层124和第二缓冲层126的1/4至1/3的厚度。例如，蚀刻工艺的目标可以是要移除约
Figure A200810095373D00141
至约
Figure A200810095373D00142
的厚度。在此，基于半导体基板100的平坦表面，例如垫氮化物层图案108的平坦表面或沟槽112的底面，来确定蚀刻目标层。详言之，当沉积第一缓冲层124和第二缓冲层126时，第一缓冲层124和第二缓冲层126的厚度基于上述的半导体基板100的平坦表面可以是在约至约
Figure A200810095373D00144
之间，而且与在沟槽112的底面上相比，在沟槽112的侧面上的第一缓冲层124和第二缓冲层126的厚度相对小。
因此，该蚀刻工艺的目标根据在沟槽112的底面的第一缓冲层124和第二缓冲层126的厚度可以是要移除约
Figure A200810095373D00145
至约
Figure A200810095373D00146
的厚度。当以此方式实施该蚀刻工艺时，可以从该沟槽的侧面移除第一缓冲层124和第二缓冲层126。然而，第一缓冲层124和第二缓冲层126的预定厚度可以保留在沟槽112的底面。同时，由于第二缓冲层126的保护，衬底氮化物层116不受该蚀刻气体的损害。
参考图11，在该蚀刻工艺后，将包括氧气(O2)、硅烷(SiH4)、氢气(H2)及氦气(He)气体的沉积源供应至HDP工艺室300，以在沟槽112中形成HDP氧化物层128。
详言之，可以以约70sccm至约80sccm的流速供应氧气(O2)气体至HDP工艺室300。可以从侧面320以约40sccm至约55sccm的流速及从顶侧315以约5sccm至约15sccm的流速供应硅烷(SiH4)气体至HDP工艺室300。可以从侧面320以约250sccm至约350sccm的流速供应氦气(He)气体至HDP工艺室300。可以以约100sccm至约150sccm的流速供应氢气(H2)气体至HDP工艺室300。可以从顶侧315供应约6500W至约7500W之间的功率至HDP工艺室300，以及可以从侧面320供应约6500W至约7500W之间的功率至HDP工艺室300。再者，可以从底侧325供应约1500W至约2500W之间的功率至HDP工艺室300。按此方式，在沟槽112中形成HDP氧化物层128至约
Figure A200810095373D00151
至约
Figure A200810095373D00152
的厚度。在此，因为沟槽112窄，所以HDP氧化物层128可以在沟槽112的上部突出(参考图11的部分A)。
参考图12和图15，将蚀刻气体供应至HDP工艺室300，以从沟槽112的上部蚀刻去除HDP氧化物层128的突出A。
被供应至HDP工艺室300的蚀刻气体包括三氟化氮(NF3)、氢气(H2)及氦气(He)气体。可以以约100sccm至约200sccm的流速供应三氟化氮(NF3)气体至HDP工艺室300，以及可以以约100sccm至约200sccm的流速供应氢气(H2)气体至HDP工艺室300。可以以约55sccm至约65sccm的流速供应氦气(He)气体至HDP工艺室300。可从顶侧315以约55sccm至约65sccm的流速供应额外量的氦气(He)气体至HDP工艺室300。作为用以产生等离子体的电源功率，可以从顶侧315供应约1500W至约2500W之间的功率至HDP工艺室300，以及可以从侧面320供应约5500W至约6500W之间的功率至HDP工艺室300。此外，可以从底侧325供应约1000W至约1800W之间的功率至HDP工艺室300。此蚀刻工艺的目标可以是要移除HDP氧化物层128的约
Figure A200810095373D00153
至约
Figure A200810095373D00154
的厚度，用以移除突出A。可通过该蚀刻工艺移除HDP氧化物层128的突出A，其中该突出部A是由于沉积速率差异而形成于沟槽112的上部，且因此，可在沟槽112的上部平滑HDP氧化物层128。
参考图13，通过重复HDP氧化物层沉积工艺和突出蚀刻工艺，用掩埋绝缘层130填充沟槽112。亦即，在移除会阻碍沟槽112的填充的突出后，重复沉积，从而改善用以填充沟槽112的间隙填充特性。该HDP氧化物层沉积及该突出蚀刻工艺可以重复3、4或5次(5个循环)以上。
在传统方法中，形成HDP氧化物层至约
Figure A200810095373D00155
以上的厚度，蚀刻去除该HDP氧化物层的约
Figure A200810095373D00156
以上的厚度，以及重复该HDP氧化物层的形成及该HDP氧化物层的蚀刻以形成掩埋绝缘层。然而，在本发明的当前实施例中，形成HDP氧化物层128至约
Figure A200810095373D00157
至约
Figure A200810095373D00158
的厚度，蚀刻去除HDP氧化物层128的约
Figure A200810095373D00159
至约的厚度，以及重复HDP氧化物层128的形成和HDP氧化物层128的蚀刻以形成掩埋绝缘层130。因此，可减少纳米孔洞。同时，可在HDP工艺室300中原位(in situ)实施第一和第二预热工艺到HDP氧化物层128的突出A的蚀刻工艺。
如上所述，使用第一缓冲层124和第二缓冲层126可减少沟槽112的侧面的粗糙度。再者，调整第一缓冲层124和第二缓冲层126的厚度，以在第二缓冲层126接触会生长纳米孔洞的部分前完全形成第二缓冲层126(掩埋绝缘层130的种子层)，以及通过蚀刻从沟槽112的侧面移除粗糙部122，以防止纳米孔洞的产生。在使用导电材料形成平台插塞后，使用电子束检查(EBI)装置检查桥接缺陷。参考图18A和18B，虽然在由传统方法处理的晶片中探测到许多桥接缺陷(B)，但是在依据本发明的当前实施例处理的晶片中探测到非常少的桥接缺陷。
参考图14，对掩埋绝缘层130实施平坦化工艺，直到暴露垫氮化物层图案108为止，以及移除垫氮化物层图案108和垫氧化物层图案110，以形成沟槽隔离层132。在此，可通过化学机械抛光(CMP)实施掩埋绝缘层130的平坦化工艺。
在依据本发明的在半导体装置中成隔离结构的方法中，在使可流动绝缘层凹陷时形成的沟槽的粗糙部上形成第一和第二缓冲层，从而平滑该粗糙部，以及然后，使用蚀刻气体移除该粗糙部。因此，当形成该掩埋绝缘层时，可防止纳米孔洞的产生。可防止该半导体装置因例如导电层渗入隔离层所造成的桥接缺陷而劣化。再者，因为通过使第一和第二缓冲层形成有薄的厚度以调整在沟槽的侧面及底面的生长速率，所以可有效地防止纳米孔洞的产生。换句话说，调整第一和第二缓冲层的沉积厚度，以在第二缓冲层接触会生长纳米孔洞的部分前完全形成该第二缓冲层(该掩埋绝缘层的种子层)，以及随后通过蚀刻从该沟槽的侧面移除该粗糙部，从而防止纳米孔洞的产生。
虽然已经结合特定实施例描述了本发明，但是本领域技术人员将显见在不脱离由权利要求所界定的本发明的精神及范围内可实施各种变更及修改。
本发明专利申请主张2007年9月7日所提出的韩国专利申请10-2007-0091195的优先权，其全部内容引用结合于此。

Claims (24)

1.一种在半导体装置中形成隔离结构的方法，所述方法包括:
形成沟槽于半导体基板中；
形成衬底层于所述沟槽的暴露表面上方；
形成可流动绝缘层于所述沟槽上方，以便所述可流动绝缘层的顶面设置在所述沟槽的顶部上方；
蚀刻所述可流动绝缘层，以部分地敞开所述沟槽和暴露所述沟槽中的所述衬底层的上部；
形成缓冲层于所述衬底层的暴露的上部上；
蚀刻所述缓冲层，以平滑在使所述可流动绝缘层凹陷时形成的所述衬底层的粗糙部；以及
沉积掩埋绝缘层于所述沟槽中，以形成隔离层。
2.如权利要求1所述的方法，其中使用包括氢氟酸的湿法蚀刻化学制品实施所述可流动绝缘层的蚀刻。
3.如权利要求1所述的方法，其中蚀刻所述可流动绝缘层，以减少约1100
Figure A200810095373C0002174328QIETU
至约1400
Figure A200810095373C0002174328QIETU
的厚度。
4.如权利要求1所述的方法，其中使用高密度等离子体工艺实施所述缓冲层的形成及所述掩埋绝缘层的沉积。
5.如权利要求1所述的方法，其中使用氟基蚀刻气体实施所述缓冲层的蚀刻。
6.如权利要求1所述的方法，其中所述衬底层包括衬底氮化物层和衬底氧化物层，以及实施所述缓冲层的蚀刻，使得所述衬底氮化物层保留在所述沟槽的暴露表面上。
7.如权利要求1所述的方法，其中所述缓冲层的蚀刻的目标是要减少所述缓冲层的1/4至1/3的厚度。
8.一种在半导体装置中形成隔离结构的方法，所述方法包括:
形成沟槽于半导体基板中；
形成衬底层于所述沟槽的暴露表面上方，所述衬底层包括衬底氮化物层和衬底氧化物层；
形成可流动绝缘层以大致上填充所述沟槽；
蚀刻所述可流动绝缘层，以部分地敞开所述沟槽和暴露设置在所述沟槽的侧壁上的所述衬底氮化物层的上部；
形成第一缓冲层于所述衬底氮化物层的暴露的上部上；
形成第二缓冲层于所述第一缓冲层上；
蚀刻所述第一和第二缓冲层，以平滑在蚀刻所述可流动绝缘层时形成的所述衬底层的粗糙部；以及
沉积掩埋绝缘层于所述沟槽中以形成隔离层，
其中所述第一缓冲层提供有一厚度，以防止在所述沟槽的掩埋绝缘层中产生孔洞，以及
其中所述第二缓冲层作为所述掩埋绝缘层的种子层。
9.如权利要求8所述的方法，其中使用高密度等离子体工艺实施所述第一缓冲层的形成、所述第二缓冲层的形成以及所述掩埋绝缘层的沉积。
10.如权利要求8所述的方法，其中所述第一和第二缓冲层均具有约
Figure A200810095373C00031
至约
Figure A200810095373C00032
的厚度。
11.如权利要求8所述的方法，其中使用氟基蚀刻气体实施所述第一和第二缓冲层的蚀刻。
12.如权利要求8所述的方法，其中实施所述第一和第二缓冲层的蚀刻，使得所述衬底氮化物层保留在所述沟槽的暴露表面上。
13.如权利要求8所述的方法，其中当所述第一和第二缓冲层均具有约
Figure A200810095373C00033
至约的厚度时，所述缓冲层的蚀刻的目标是要移除所述第二缓冲层的约
Figure A200810095373C00035
至约
Figure A200810095373C00036
的厚度。
14.一种在半导体装置中形成隔离结构的方法，所述方法包括:
形成沟槽于半导体基板中；
形成衬底层于所述沟槽的暴露表面上，所述衬底层包括衬底氮化物层和衬底氧化物层；
形成可流动绝缘层，以填充所述沟槽和覆盖所述衬底氮化物层；
使所述可流动绝缘层凹陷，以在所述沟槽的上部暴露所述衬底氮化物层的一部分；
在凹陷步骤后，载入所述半导体基板至工艺室中；
通过供应第一预热气体至所述工艺室来实施第一预热工艺，从而释放所述衬底层的应力；
通过供应第二预热气体至所述工艺室来实施第二预热工艺，从而氧化暴露的衬底氮化物层；
形成缓冲层于暴露的衬底氮化物层上；
通过供应蚀刻气体至所述缓冲层来蚀刻所述缓冲层，从而平滑暴露的衬底氮化物层；以及
沉积掩埋绝缘层于所述沟槽中，以形成隔离层。
15.如权利要求14所述的方法，其中所述第一预热气体包括氩气和氦气气体，以及所述第二预热气体包括氧气、氩气和氦气气体。
16.如权利要求14所述的方法，其中使用包括氢氟酸的湿法蚀刻化学制品实施所述可流动绝缘层的凹陷，其中使所述可流动绝缘层凹陷约1100
Figure A200810095373C0002174328QIETU
至约1400
Figure A200810095373C0002174328QIETU
。
17.如权利要求14所述的方法，其中使用高密度等离子体工艺执行所述第一预热工艺的实施、所述第二预热工艺的实施、所述缓冲层的形成、所述缓冲层的蚀刻以及所述掩埋绝缘层的沉积。
18.如权利要求14所述的方法，其中在60秒内完成所述第一和第二预热工艺。
19.如权利要求14所述的方法，其中所述缓冲层的形成包括:
通过供应氧气、硅烷和氦气气体至所述沟槽以在所述衬底层的部分上形成第一缓冲层至预定厚度，用以防止在所述沟槽的侧壁中产生孔洞；以及
通过供应氧气、硅烷、氢气和氦气气体至所述第一缓冲层以形成第二缓冲层作为所述掩埋绝缘层的种子层。
20.如权利要求19所述的方法，其中所述第一和第二缓冲层均具有约
Figure A200810095373C00041
至约
Figure A200810095373C00042
的厚度。
21.如权利要求14所述的方法，其中实施所述缓冲层的蚀刻，使得所述衬底氮化物层保留在所述沟槽的暴露表面上。
22.如权利要求14所述的方法，其中所述掩埋绝缘层的沉积包括:
在所述缓冲层的蚀刻后，通过供应高密度等离子体沉积源至所述半导体基板以在所述缓冲层上形成高密度等离子体氧化物层；
蚀刻去除在所述沟槽的上部上形成的所述高密度等离子体氧化物层的突出；以及
重复所述高密度等离子体氧化物层的形成及所述突出的蚀刻，以形成所述掩埋绝缘层。
23.如权利要求22所述的方法，其中所述高密度等离子体氧化物层的形成及所述突出的蚀刻重复3、4或5次。
24.如权利要求22所述的方法，其中所述高密度等离子体沉积源包括氧气、硅烷、氢气和氦气气体。
CN2008100953736A 2007-09-07 2008-05-05 在半导体装置中形成隔离结构的方法 Expired - Fee Related CN101383320B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070091195A KR100894101B1 (ko) 2007-09-07 2007-09-07 반도체 소자의 소자분리막 형성방법
KR91195/07 2007-09-07

Publications (2)

Publication Number Publication Date
CN101383320A true CN101383320A (zh) 2009-03-11
CN101383320B CN101383320B (zh) 2011-04-06

Family

ID=40432306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100953736A Expired - Fee Related CN101383320B (zh) 2007-09-07 2008-05-05 在半导体装置中形成隔离结构的方法

Country Status (4)

Country Link
US (2) US8211779B2 (zh)
KR (1) KR100894101B1 (zh)
CN (1) CN101383320B (zh)
TW (1) TWI406359B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835775A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法
CN105723510A (zh) * 2013-12-20 2016-06-29 英特尔公司 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003494B1 (ko) * 2008-04-10 2010-12-30 주식회사 하이닉스반도체 메모리 소자의 소자분리 구조 및 형성 방법
KR100984859B1 (ko) * 2008-04-29 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 및 그 형성방법
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
US7674684B2 (en) * 2008-07-23 2010-03-09 Applied Materials, Inc. Deposition methods for releasing stress buildup
KR101069438B1 (ko) * 2009-09-14 2011-09-30 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR101576296B1 (ko) * 2009-12-11 2015-12-10 주식회사 동부하이텍 반도체 소자용 커패시터 및 반도체 소자용 커패시터의 제조 방법
US8921183B2 (en) * 2010-12-08 2014-12-30 Nanya Technology Corporation Method for fabricating trench isolation structure
KR101890818B1 (ko) * 2012-03-26 2018-08-22 에스케이하이닉스 주식회사 소자분리막을 구비한 반도체 장치, 이를 구비한 전자장치 및 그 제조방법
US8603895B1 (en) * 2012-09-11 2013-12-10 Globalfoundries Inc. Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence
KR101617252B1 (ko) 2012-09-21 2016-05-02 삼성전자주식회사 트랜지스터의 형성 방법 및 이를 포함하는 반도체 장치의 제조 방법
KR101983309B1 (ko) * 2012-10-26 2019-05-29 삼성전자주식회사 메모리 소자 및 이의 제조방법
US9711351B2 (en) * 2014-09-11 2017-07-18 Asm Ip Holding B.V. Process for densifying nitride film
TWI555179B (zh) * 2015-02-02 2016-10-21 力晶科技股份有限公司 隔離結構及具有其之非揮發性記憶體的製造方法
US10460933B2 (en) 2017-03-31 2019-10-29 Applied Materials, Inc. Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
TWI730677B (zh) * 2020-03-18 2021-06-11 力晶積成電子製造股份有限公司 記憶體元件及其製造方法
KR20220092104A (ko) * 2020-12-24 2022-07-01 삼성전자주식회사 집적회로 소자

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
KR100333714B1 (ko) 1998-06-29 2002-08-22 주식회사 하이닉스반도체 반도체장치의소자분리막형성방법
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
CN1123921C (zh) 1999-04-16 2003-10-08 国际商业机器公司 高选择性颈圈氧化物腐蚀工艺
US7000175B2 (en) * 2000-11-03 2006-02-14 Agere Systems Inc. Method and apparatus for pipelined joint equalization and decoding for gigabit communications
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
KR100389923B1 (ko) 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
KR100476934B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체소자 형성방법
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
KR100538882B1 (ko) 2003-06-30 2005-12-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100512939B1 (ko) * 2003-07-10 2005-09-07 삼성전자주식회사 트렌치 소자분리 방법
KR100562301B1 (ko) * 2003-12-27 2006-03-22 동부아남반도체 주식회사 트랜지스터의 게이트 구조 및 그 제조 방법
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
KR20050118489A (ko) * 2004-06-14 2005-12-19 주식회사 하이닉스반도체 반도체 소자의 소자분리 방법
US7262110B2 (en) * 2004-08-23 2007-08-28 Micron Technology, Inc. Trench isolation structure and method of formation
US7279393B2 (en) * 2004-09-29 2007-10-09 Agere Systems Inc. Trench isolation structure and method of manufacture therefor
KR20060070364A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 소자 분리막 형성 방법
KR100653994B1 (ko) * 2005-03-14 2006-12-05 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
KR100660030B1 (ko) * 2005-05-27 2006-12-20 삼성전자주식회사 트렌치 소자분리 구조물 및 이의 형성 방법
US20070020877A1 (en) 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation structure and method of fabricating the same
US7482244B2 (en) * 2005-09-16 2009-01-27 United Microelectronics Corp. Method of preventing a peeling issue of a high stressed thin film
KR100745917B1 (ko) * 2006-01-23 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105723510A (zh) * 2013-12-20 2016-06-29 英特尔公司 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置
CN105723510B (zh) * 2013-12-20 2019-06-25 英特尔公司 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置
CN104835775A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法

Also Published As

Publication number Publication date
KR20090025961A (ko) 2009-03-11
US20120270380A1 (en) 2012-10-25
KR100894101B1 (ko) 2009-04-20
CN101383320B (zh) 2011-04-06
TW200913127A (en) 2009-03-16
TWI406359B (zh) 2013-08-21
US8211779B2 (en) 2012-07-03
US20090068816A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
CN101383320B (zh) 在半导体装置中形成隔离结构的方法
KR100899393B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100877107B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR100818714B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100818711B1 (ko) 반도체 소자의 소자분리막 형성방법
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
KR20060105857A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100881135B1 (ko) 유동성 절연막을 이용한 반도체 소자의 소자분리막형성방법
KR100972861B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100884347B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20060038620A (ko) 반도체소자의 제조 방법
KR100746629B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100919803B1 (ko) 반도체소자의 트렌치 소자분리막 형성방법
KR100377163B1 (ko) 반도체소자의 폴리실리콘 플러그 형성 방법
KR20060075928A (ko) 반도체소자의 갭필 방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20120042045A (ko) 반도체 소자의 제조 방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
KR20010058545A (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20090002494A (ko) 반도체 소자의 층간절연막 형성방법
KR20060075007A (ko) 반도체 소자의 소자분리막 제조 방법
KR20070002797A (ko) 깊은 콘택을 갖는 반도체소자의 제조 방법
KR20000043923A (ko) 반도체 소자의 절연막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20160505