CN105723510A - 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置 - Google Patents

用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置 Download PDF

Info

Publication number
CN105723510A
CN105723510A CN201480063544.0A CN201480063544A CN105723510A CN 105723510 A CN105723510 A CN 105723510A CN 201480063544 A CN201480063544 A CN 201480063544A CN 105723510 A CN105723510 A CN 105723510A
Authority
CN
China
Prior art keywords
layer
liner
pcm
pcm element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480063544.0A
Other languages
English (en)
Other versions
CN105723510B (zh
Inventor
N.罗克莱因
Q.陶
Z.宋
V.巴特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105723510A publication Critical patent/CN105723510A/zh
Application granted granted Critical
Publication of CN105723510B publication Critical patent/CN105723510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

本公开的实施例描述了一种用于相变存储器（PCM）阵列的衬垫及相关联的技术和配置。在实施例中，衬底、设置在衬底上的相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料，以及设置在各个PCM元件的侧壁表面上的衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。可以描述和/或要求保护其它实施例。

Description

用于相变存储器（PCM）阵列的衬垫及相关联的技术和配置
相关申请的交叉引用
本申请要求2013年12月20日提交并且题为“LINERFORPHASECHANGEMEMORY(PCM)ARRAYANDASSOCIATEDTECHNIQUESANDCONFIGURATIONS”的美国申请号No.14/137,864的优先权，其全部公开内容在此通过引用被并入。
技术领域
本公开的实施例一般涉及集成电路的领域，并且更特别地涉及用于相变存储器（PCM）阵列的衬垫以及相关联的技术和配置。
背景技术
诸如多叠层（multi-stack）交叉点PCM之类的相变存储器（PCM）技术是对其它非易失性存储器（NVM）技术的有前景的替换。目前，在交叉点阵列架构中，可以在阵列叠层的PCM元件上形成保护衬垫以防止在诸如被沉积以填充PCM元件之间的区域的填充材料之类的其它材料的后续沉积期间对PCM元件的潜在损害。然而，目前形成保护衬垫的技术可以提供易受来自后续过程的损害所影响、阻碍PCM元件之间的材料填充、未能提供用于材料的后续沉积的良好粘附、未能提供充足的阻挡性质以防止来自PCM元件的材料的热扩散的衬垫和/或可以遭受诸如形成衬垫的破坏性沉积过程（例如高温）之类的其它缺陷。
附图说明
将通过结合附图的以下详细描述来容易地理解实施例。为了便于此描述，相似的参考数字指代相似的结构元件。实施例是作为示例并且不是作为限制来在附图的各图中示出。
图1示意性地图示出依照一些实施例的以晶片形式和以单体化形式的示例管芯的顶视图。
图2示意性地图示出依照一些实施例的集成电路（IC）组件的截面侧视图。
图3示意性地图示出依照一些实施例的在制造的各种阶段期间相变存储器（PCM）器件的截面侧视图。
图4是依照一些实施例的制造PCM器件的方法的流程图。
图5示意性地图示出依照本文所描述的各种实施例的包括PCM器件的示例系统。
具体实施方式
本公开的实施例描述一种用于相变存储器（PCM）阵列的衬垫以及相关联的技术和配置。在以下详细描述中，参考形成其一部分的附图，其中相似的数字自始至终指代相似的部分，并且其中通过图示的方式示出其中可以实践本公开的主题的实施例。要理解的是，可以利用其它实施例并且可以作出结构或逻辑上的改变而不脱离本公开的范围。因此，以下详细描述不以限制性意义来被理解，并且实施例的范围由随附权利要求及其等同物来限定。
以最有助于理解所要求保护的主题的方式来将各种操作描述为依次的多个分立操作。然而，描述的次序不应当被解释为暗示这些操作必然是依赖于次序的。特别地，这些操作可以不以呈现的次序执行。所描述的操作可以以与所描述的实施例不同的次序执行。在另外的实施例中可以执行各种另外的操作和/或可以省略所描述的操作。
出于本公开的目的，短语“A和/或B”意指（A），（B）或（A和B）。出于本公开的目的，短语“A，B和/或C”意指（A），（B），（C），（A和B），（A和C），（B和C）或（A，B和C）。
描述可以使用短语“在一个实施例中”或“在实施例中”，其每个可以指的是相同或不同实施例中的一个或多个。另外，如关于本公开的实施例所使用的，术语“包括”、“包含”、“具有”等，是同义的。术语“耦合”可以指的是直接连接、间接连接或间接通信。
如本文所使用的，术语“模块”可以指的是、作为其一部分或者包括执行一个或多个软件或固件程序的专用集成电路（ASIC）、电子电路、处理器（共享、专用或群组）和/或存储器（共享、专用或群组）、组合逻辑电路、状态机和/或提供所描述的功能的其它合适部件。
图1示意性地图示了依照一些实施例的以晶片形式10和以单体化形式100的示例管芯102的顶视图。在一些实施例中，管芯102可以是由诸如例如硅或其它合适材料之类的半导体材料构成的晶片11的多个管芯（例如管芯102，102a，102b）中的一个。多个管芯可以被形成在晶片11的表面上。管芯中的每个可以是包括具有如本文所描述的衬垫的相变存储器（PCM）元件的半导体产品的重复单元。例如，依照一些实施例，管芯102可以包括PCM器件的电路103。根据各种实施例，电路103可以包括一个或多个PCM元件（例如单元），其可以被配置在阵列中。PCM元件可以包括例如相变材料，诸如硫族化合物玻璃，其可以利用电流产生的热量的施加而在结晶和无定形状态之间切换。相变材料的状态（例如结晶/无定形）可以与PCM元件的逻辑值（例如1或0）对应。在一些实施例中，电路103可以是PCM和开关（PCMS）器件的一部分。也就是说，PCM元件可以包括开关，诸如例如配置用于在PCM元件的选择/编程操作中使用的双向阈值开关（OTS）。
电路103还可以包括耦合到PCM元件的一个或多个位线和一个或多个字线。在一些实施例中，位线和字线可以配置成使得PCM元件中的每个被设置在每一条单独位线和字线的交叉处。可以使用字线和位线来向PCM元件的目标PCM元件施加电压或偏置以选择用于读取或写入操作的目标单元。位线驱动器可以耦合到位线并且字线驱动器可以耦合到字线以便于PCM元件的解码/选择。电容器和电阻器可以被耦合到位线和字线。在一些实施例中，电路103可以包括其它合适器件和配置。例如，电路103可以包括配置成执行读取、编程、验证和/或分析操作的一个或多个模块。
在一些实施例中，电路103可以使用PCM制造技术和/或其它合适的半导体制造技术来形成。要指出的是，电路103仅在图1中示意性地描绘并且可以表示以电路形式的多种多样的合适逻辑或存储器，包括例如一个或多个状态机，其包括电路和/或配置成执行诸如读取、编程、验证和/或分析操作之类的动作的储存器（例如，固件或软件）中的指令。
在半导体产品的制造过程完成之后，晶片11可以经历单体化过程，其中将管芯（例如管芯102，102a，102b）中的每个彼此分离以提供半导体产品的分立“芯片”。晶片11可以具有各种尺寸中的任一个。在一些实施例中，晶片11具有从大约25.4mm变动到大约450mm的直径。在其它实施例中，晶片11可以包括其它尺寸和/或其它形状。根据各种实施例，电路103可以被设置在以晶片形式10或单体化形式100的半导体衬底上。在一些实施例中，管芯102可以包括逻辑或存储器或其组合。
图2示意性地图示了依照一些实施例的集成电路（IC）组件200的截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电气和/或物理耦合的一个或多个管芯（以下，“管芯102”）。管芯102可以包括电路（例如，图1的电路103），包括具有如本文所描述的衬垫的PCM元件。在一些实施例中，封装衬底121可以与电路板122耦合，如可以看到的。
管芯102可以表示使用半导体制造技术来由半导体材料（例如硅）制作的分立产品，所述半导体制造技术诸如结合形成PCM器件使用的薄膜沉积、光刻、蚀刻等。在一些实施例中，管芯102在一些实施例中可以是、包括处理器、存储器、片上系统（SoC）或ASIC或作为其的一部分。在一些实施例中，诸如例如模塑料或底部填充材料（未示出）之类的电气绝缘材料可以包封管芯102和/或管芯级互连结构106的至少一部分。
管芯102可以根据多种多样的合适配置而被附着到封装衬底121，包括例如在倒装芯片（flip-chip）配置中与封装衬底121直接耦合，如所描绘的。在倒装芯片配置中，包括有源电路的管芯102的有源侧S1使用管芯级互连结构106（诸如凸块、柱或其它合适的结构，其还可以将管芯102与封装衬底121电耦合）被附着到封装衬底121的表面。管芯102的有源侧S1可以包括诸如例如PCM元件之类的电路。无源侧S2可以与有源侧S1相对设置，如可以看到的。在其它实施例中，在多种合适的堆叠管芯配置中的任一种中，管芯102可以被设置在与封装衬底121耦合的另一管芯上。例如，处理器管芯可以在倒装芯片配置中与封装衬底121耦合，并且管芯102可以在倒装芯片配置中安装在处理器管芯上并且使用通过处理器管芯形成的硅通孔（TSV）与封装衬底电耦合。在又一些实施例中，管芯102可以被嵌入在封装衬底121中或者与嵌入在封装衬底121中的管芯耦合。在其它实施例中，其它管芯可以在与管芯102的并排配置中与封装衬底121耦合。
在一些实施例中，管芯级互连结构106可以配置成在管芯102与封装衬底121之间路由电气信号。电气信号可以包括例如与管芯的操作结合使用的输入/输出（I/O）信号和/或功率/接地信号。管芯级互连结构106可以与设置在管芯102的有源侧S1上的对应管芯接触和设置在封装衬底121上的对应封装接触耦合。管芯接触和/或封装接触可以包括例如焊盘、通孔、沟槽、迹线和/或其它合适的接触结构。
在一些实施例中，封装衬底121是基于环氧树脂的层压衬底，其具有核（core）和/或内建层（build-uplayer），诸如例如Ajinomoto内建膜（ABF）衬底。在其它实施例中，封装衬底121可以包括其它合适类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底121可以包括被配置成向或从管芯102路由电气信号的电气路由特征。电气路由特征可以包括例如设置在封装衬底121的一个或多个表面上的封装接触（例如焊盘110）和/或内部路由特征（未示出），诸如例如沟槽、通孔或其它互连结构，以通过封装衬底121路由电气信号。
电路板122可以是由诸如环氧树脂层压体之类的电绝缘材料构成的印刷电路板（PCB）。例如，电路板122可以包括电绝缘层，由诸如例如聚四氟乙烯、环氧酚醛棉纸材料（诸如阻燃剂4（FR-4）、FR-1、棉纸）和环氧树脂材料（诸如CEM-1或CEM-3）或使用环氧树脂预浸渍材料层压在一起的玻璃织物材料之类的材料构成。诸如迹线、沟槽、通孔之类的互连结构（未示出）可以通过电绝缘层形成以通过电路板122路由管芯102的电气信号。在其它实施例中，电路板122可以由其它合适材料构成。在一些实施例中，电路板122是母板（例如图5的母板502）。
诸如例如焊料球112之类的封装级互连可以耦合到封装衬底121上和/或电路板122上的焊盘110以形成配置成在封装衬底121与电路板122之间进一步路由电气信号的对应焊料接点。焊盘110可以由任何合适的导电材料，诸如金属，包括例如镍（Ni）、钯（Pd）、金（Au）、银（Ag）、铜（Cu）及其组合构成。封装级互连可以包括其它结构和/或配置，包括例如连接盘网格阵列（LGA）结构等。
在其它实施例中，IC组件200可以包括多种多样的其它合适配置，包括例如倒装芯片和/或线结合配置、插入件、多芯片封装配置（包括系统级封装（SiP））和/或堆叠封装（PoP）配置的合适组合。在一些实施例中可以使用路由管芯102与IC组件200的其它部件之间的电气信号的其它合适技术。
图3示意性地图示了依照一些实施例的制造的各种阶段期间的PCM器件的截面侧视图。根据各种实施例，在形成诸如例如字线（WL）层330之类的底部层上的PCM元件316a，316b，316c的阵列之后描绘PCM器件300a。在其它实施例中，PCM元件316a，316b，316c可以被形成在其它合适的底部层上，诸如例如位线层。PCM器件300a可以形成在衬底上，诸如例如半导体衬底（例如管芯102的半导体衬底）。尽管未示出，一个或多个其它结构和/或层可以被设置在PCM器件300a与衬底之间。PCM元件316a，316b，316c可以表示PCM单元。尽管在图3中仅描绘三个PCM元件316a，316b，316c，但是在各种实施例中，PCM器件300a可以包括其它合适数目的PCM元件。
在一些实施例中，PCM元件316a，316b，316c中的每个由层的堆叠314构成。例如，层的堆叠314可以包括第一层332、第二层334、第三层336、第四层338和第五层340。第一层332、第三层336和第五层340可以每个包括碳并且被称为“碳层”。第一层332、第三层336和第五层340可以充当电极并且在各种实施例中可以包括另外的材料，诸如例如铂（Pt）、金（Au）等。第二层334和第四层338可以每个包括硫族化合物材料并且被称为“硫族化合物层”。在一些实施例中，第二层334和第四层338的硫族化合物材料可以在化学上是不同的。在一些实施例中，层的堆叠314可以包括第六层342，诸如例如用来对层的堆叠314进行图案化以提供PCM元件316a，316b，316c的阵列的各个PCM元件的硬掩模层。根据各种实施例，硬掩模层可以包括氮化硅或任何其它合适的图案化层。在一些实施例中，层的堆叠314可以包括更多或更少的层或层332，334，336，338，340，342之间的另外的居间层。
PCM器件300b可以表示在形成PCM元件316a，316b，316c上的衬垫344之后的CPM器件300a。根据各种实施例，衬垫344可以用作用于PCM元件316a，316b，316c的保护屏障和/或粘附层以便于沉积在衬垫344上的后续材料的粘附。例如，衬垫344可以防止来自PCM元件316a，316b，316c的层332,334,336,338,340,342的材料的热扩散。
如可以看到的，在一些实施例中，衬垫344可以被设置在各个PCM元件316a，316b，316c的侧壁表面350上（例如直接在层332,334,336,338,340,342的材料上）并且可以被配置成完整地覆盖侧壁表面350。在一些实施例中，衬垫344还可以被设置在PCM元件316a，316b，316c的顶表面352上以覆盖顶表面352。衬垫344可以保形地沉积在PCM器件300b的暴露表面上，诸如PCM元件316a，316b，316c的表面和PCM元件316a，316b，316c之间的字线层330的表面。在一些实施例中，衬垫344可以具有大体均匀的厚度。
在一些实施例中，衬垫344包括铝（Al）、硅（Si）和氧（O）。例如，衬垫344可以由硅铝氧化物（aluminumsiliconoxide）（AlxSiyOz）构成，其中x，y和z分别表示Al，Si和O的合适相对量。在一些实施例中，y/(x+y)具有从0.05到0.6的值。在一些实施例中，值z可以根据以下计算：z=1.5x+2y。在其它实施例中可以使用其它合适的材料和/或x，y和z的范围。例如，在一些实施例中，所沉积的Al，Si和O还可以与其它合适的元素组合，诸如例如碳（C）或氮（N）以形成AlSiOC和/或AlSiON或其组合等。
衬垫344可以使用例如原子层沉积（ALD）或化学气相沉积（CVD）来沉积。在一些实施例中，包括硅铝氧化物（AlxSiyOz）的衬垫344可以通过在小于250℃的温度下执行的基于水（例如水用作氧化剂）的ALD过程来沉积。在低于250℃的温度下形成衬垫344可以减少或防止在升高的温度下可能发生的对PCM元件316a，316b，316c的硫族化合物材料的损害。使用基于水的过程可以减少或防止对衬垫344和其它暴露材料的损害，其可能由臭氧或强于水的其它氧化剂引起。在其它实施例中，可以使用例如直接或远程等离子体来执行250℃以下的CVD过程以形成衬垫344。
例如，TMA/清洗/H2O/清洗（TMA=三甲基铝）ALD过程可以便于3DMAS/清洗/H2O/清洗（3DMAS=三-二甲胺硅烷）过程以根据以下的方程1-4中所描述的反应来形成衬垫344，其中*指示表面官能团。3DMAS可以是Si前体。在反应中，TMA/H2O被用来形成羟基化的种子层（例如Al-OH*）以便于3DMAS化学吸附以形成Al-O-Si-N(CH3)2*表面物种。这些表面物种中的一些或全部然后可以与随后的H2O表面暴露反应以创建另外的表面羟基（Si-OH*）。
-Al-OH*+Al(CH3)3→-Al-O-Al(CH3)2*+CH4[1a]
-Si-OH*+Al(CH3)3→-Si-O-Al(CH3)2*+CH4[1b]
-Al-OH*+HSi[N(CH3)2]3→-Al-O-Si(H)[N(CH3)2]2*+HN(CH3)2[2a]
-Si-OH*+HSi[N(CH3)2]3→-Si-O-Si(H)[N(CH3)2]2*+HN(CH3)2[2b]
-Al-OH*+HSi[N(CH3)2]3→-Al-O-Si[N(CH3)2]3*+H2[2c]
-Si-OH*+HSi[N(CH3)2]3→-Si-O-Si[N(CH3)2]3*+H2[2d]
-O-Al-CH3*+H2O→-O-Al-OH*+CH4[3a]
-O-Si-N(CH3)2*+H2O→-O-Si-OH*+HN(CH3)2[3b]
-O-Si-H*+H2O→-O-Si-OH*+H2[3c]
-O-Si-H*+Al(CH3)3→-O-Si-CH3*+HAl(CH3)2[4a]
-O-Si-H*+HSi[N(CH3)2]3→-O-Si[N(CH3)2]3*+H2Si[N(CH3)2][4b]。
根据各种实施例，不管所使用的确切化学品如何，混合材料的ALD循环可以用于形成衬垫344。例如，ALD可以根据方程[5]来执行，其中N，n，m是可以调节成影响衬垫的总厚度和组成的整数变量：
N[n(TMA/清洗/H2O/清洗)+m(3DMAS/清洗/H2O/清洗)[5]。
根据方程1-4中的一些或全部反应的衬垫344的沉积速率可以随衬垫344中的较高硅含量而减小，其可以由来自累积的-Si-O-Si-或-O-Si-H表面基团的“中毒效应”引起，累积的-Si-O-Si-或-O-Si-H表面基团相比于-Al-OH或-Si-OH表面基团可能更不反应于后续的TMA或3DMAS表面暴露，这可以阻碍纯SiO2的连续ALD膜。诸如TMA-3DMAS-H2O之类的ALD金属-金属-氧化剂（MMO）方案的应用可以便于较高硅含量处的衬垫344的较高沉积速率。在一些实施例中，根据这些技术形成的衬垫344可以相对于其它衬垫材料的蚀刻速率而增加（例如成倍）衬垫344的蚀刻速率。此外，衬垫344可以具有相对于其它衬垫材料的较低介电常数，其可以减少诸如例如WL-WL寄生电容之类的寄生漏电。包括由ALD形成的硅铝氧化物（AlxSiyOz）的衬垫344的硅含量可以通过调节ALD循环比来调谐。在一些实施例中，ALD可以具有1:3的循环比n：m（每个方程5，其中n表示TMA/清洗/H2O/清洗循环的数目并且m表示3DMAS/清洗/H2O/清洗循环的数目）。在一些实施例中，ALD可以具有多于1:3或少于1:3的循环比n：m。在其它实施例中，其它合适的反应或材料可以用于形成衬垫344。例如，在一些实施例中，硅前体可以包括4DMAS（四-二甲胺硅烷）、2DMAS（二-二甲胺硅烷）、其它基于氨基化合物的硅烷前体（例如二-二乙氨基硅烷）或其它合适的前体。在其它实施例中，衬垫344可以使用其它合适的技术来沉积。在一些实施例中，衬垫344的材料可以被沉积以填充由种子层346占据的区域并且结合PCM器件300c和300d描绘填充材料348。
PCM器件300c可以表示形成衬垫344上的种子层346之后的PCM器件300b。根据各种实施例，种子层346可以便于填充材料348到PCM元件316a，316b，316c上和在其之间的沉积。在一些实施例中，种子层346可以由诸如例如氧化硅（SiOx）之类的介电材料构成，其中x表示氧与硅的合适相对量。在一些实施例中，种子层346可以通过等离子体增强ALD（PEALD）来沉积。在其它实施例中，种子层346可以由其它合适的材料构成和/或使用其它合适的技术来沉积。
根据各种实施例，衬垫344可以保护PCM元件316a，316b，316c免受否则可能由结合种子层346的PEALD沉积使用的臭氧或其它类似的强氧化剂引起的损害。例如，其它衬垫可能不完全充分地覆盖PCM元件316a，316b，316c的侧壁，其可能允许臭氧损害PCM元件316a，316b，316c和/或引发PCM元件316a，316b，316c之间的空隙的创建（例如在接近字线层330的PCM元件316a，316b，316c之间的区域中）。另一方面，衬垫344可以被配置成覆盖PCM元件316a，316b，316c中的每个的整个侧壁表面并且提供用于诸如例如种子层346之类的材料的后续沉积的良好粘附。
PCM器件300d可以表示在沉积种子层346上的填充材料348以填充PCM元件316a，316b，316c之间的区域之后的PCM器件300c。根据各种实施例，填充材料348可以由电绝缘材料，诸如例如氧化硅或其它合适的材料构成。填充材料348可以使用任何合适的技术来沉积，包括例如通过CVD（例如TEOS（正硅酸乙酯或四乙氧基硅烷）+O3或者TEOS+O2等离子体）。
图4是依照一些实施例的制造PCM器件（例如图3的PCM器件300a-d）的方法400的流程图。方法400可以与结合图3描述的实施例一致并且反之亦然。
在402处，方法400可以包括提供衬底。衬底可以包括例如管芯的半导体衬底，诸如例如硅衬底。
在404处，方法400可以包括在衬底上形成相变存储器（PCM）元件（例如图3的PCM元件316a-c）的阵列。在一些实施例中，可以在PCM元件与衬底之间形成居间结构和/或层。例如，在一个实施例中，字线层（例如图3的字线层330）可以形成在衬底上并且PCM元件可以形成在字线层上。
PCM元件可以通过沉积层的堆叠并且对它们图案化来形成。例如，在一些实施例中，层的堆叠可以通过在字线层（或衬底上的其它合适底部层）上沉积包括碳的第一层（例如图3的第一层332），在第一层上沉积包括硫族化合物材料的第二层（例如图3的第二层334），在第二层上沉积包括碳的第三层（例如图3的第三层336），在第三层上沉积包括硫族化合物材料的第四层（例如图3的第四层338）和在第四层上沉积包括碳的第五层（例如图3的第五层340）来形成。在一些实施例中，可以在第五层上形成包括硬掩模材料的第六层（例如图3的第六层342）以便于层的堆叠的图案化以形成分立PCM元件。
在406处，方法400可以包括在PCM元件的各个元件的侧壁表面上形成衬垫（例如图3的衬垫344）。衬垫可以根据结合图3的PCM器件300b描述的技术来形成。在一些实施例中，衬垫至少包括铝（Al）、硅（Si）和氧（O）。例如，在一些实施例中，形成衬垫可以包括通过ALD或CVD沉积硅铝氧化物（AlxSiyOz），其中x，y和z分别表示Al，Si和O的合适相对量。在一个实施例中，衬垫可以通过ALD沉积，诸如例如，在小于250℃的温度下执行的基于水的过程。
在一些实施例中，衬垫可以形成为完全覆盖各个PCM元件的侧壁和/或顶表面并且衬垫可以具有均匀厚度。在一些实施例中，衬垫可以直接沉积在各个PCM元件的硫族化合物材料上。
在408处，方法400还可以包括沉积填充材料（例如图3的填充材料348）以填充各个PCM元件之间的区域。在一些实施例中，种子层（例如图3的种子层346）可以被沉积在衬垫上以便于填充材料的沉积。在其它实施例中，填充材料可以直接沉积在衬垫上。在又一些实施例中，衬垫的材料可以被沉积以提供填充材料并且填充各个PCM元件之间的区域。
本公开的实施例可以被实现到使用任何合适的硬件和/或软件以如所期望的那样进行配置的系统中。图5示意性地图示了依照本文所描述的各种实施例的包括PCM器件508（例如图3的PCM器件300）的示例系统（例如计算设备500）。计算设备500可以容纳诸如母板502之类的板。母板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506。处理器504可以被物理和电气耦合到母板502。在一些实施方式中，至少一个通信芯片506还可以被物理和电气耦合到母板502。在另外的实施方式中，通信芯片506可以是处理器504的一部分。
取决于其应用，计算设备500可以包括其它部件，其可以或可以不物理和电气耦合到母板502。这些其它部件可以包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如PCM（PCM508）或ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、相机和大容量存储设备（诸如硬盘驱动器、致密盘（CD）、数字多功能盘（DVD）等等）。
根据各种实施例，PCM508可以与本文所描述的实施例一致。例如，PCM508可以包括如本文所描述的衬垫（例如，图3的衬垫344）。
通信芯片506可以能够实现用于数据去往和来自计算设备500的传输的无线通信。术语“无线”及其派生词可以用来描述可以通过使用通过非固体介质的经调制的电磁辐射来传达数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片506可以实现多个无线标准或协议中的任何一个，包括但不限于，国际电子与电气工程师协会（IEEE）标准（包括Wi-Fi（IEEE802.11家族））、IEEE802.16标准（例如，IEEE802.16-2005修正案）、连同任何修正、升级和/或校订的长期演进（LTE）项目（例如，先进LTE项目、超移动带宽（UMB）项目（也称为“3GPP2”）等）。IEEE802.16兼容BWA网络通常被称作WiMAX网络，代表全球微波接入互操作性的首字母缩略词，其是通过IEEE802.16标准的一致性和互操作性测试的商品的认证标记。通信芯片506可以根据全球移动通信系统（GSM）、通用分组无线服务（GPRS）、通用移动通信系统（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）或者LTE网络来操作。通信芯片506可以根据增强数据GSM演进（EDGE）、GSMEDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或者演进的UTRAN（E-UTRAN）来操作。通信芯片506可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无线远程通信（DECT）、演进数据优化（EV-DO）、其衍生物，以及任何其它的指定为3G、4G、5G及其以上的无线协议来操作。在其它实施例中，通信芯片506可以依照其它无线协议来操作。
计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短范围的无线通信，诸如Wi-Fi和蓝牙，并且第二通信芯片506可以专用于较长范围的无线通信，诸如GPS，EDGE，GPRS，CDMA，WiMAX，LTE，Ev-DO等。
在各种实施方式中，计算设备500可以是移动计算设备、膝上型电脑、上网本、笔记本电脑、超极本、智能电话、平板电脑、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，计算设备500可以是处理数据的任何其它电子设备。
示例
根据各种实施例，本公开描述了一种装置。装置的示例1包括衬底、设置在衬底上的相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料，以及设置在各个PCM元件的侧壁表面上的衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。示例2可以包括示例1的装置，其中衬垫包括硅铝氧化物（AlxSiyO）并且x和y分别表示Al，Si和O的相对量。示例3可以包括示例2的装置，其中y/(x+y)等于从0.05到0.6的值。示例4可以包括示例1-3中任一个的装置，其中衬垫直接设置在硫族化合物材料上，完整地覆盖侧壁表面并且具有大体均匀的厚度。示例5可以包括示例4的装置，其中衬垫覆盖各个PCM元件的顶表面。示例6可以包括示例1-3中任一个的装置，还包括设置在衬底上的字线层，其中各个PCM元件被设置在字线层上。示例7可以包括示例6的装置，其中衬垫被设置在各个PCM元件之间的字线层上。示例8可以包括示例6的装置，其中每个单独的PCM元件包括设置在字线层上的包含碳的第一层、设置在第一层上的包含第一硫族化合物材料的第二层、设置在第二层上的包含碳的第三层、设置在第三层上的包含第二硫族化合物材料的第四层以及设置在第四层上的包含碳的第五层。示例9可以包括示例1-3中任一个的装置，还包括设置在衬垫上的种子层。示例10可以包括示例9的装置，还包括设置在种子层上并且配置成填充各个PCM元件之间的区域的填充材料。
根据各种实施例，本公开描述了一种方法。方法的示例11包括提供衬底，在衬底上形成相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料，以及在各个PCM元件的侧壁表面上形成衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。示例12可以包括示例11的方法，其中形成衬垫包括通过原子层沉积（ALD）或化学气相沉积（CVD）来沉积硅铝氧化物，衬垫包括硅铝氧化物（AlxSiyO）并且x和y分别表示Al、Si和O的相对量。示例13可以包括示例12的方法，其中形成衬垫包括通过ALD沉积AlxSiyO。示例14可以包括示例13的方法，其中ALD过程是在低于250℃的温度下执行的基于水的过程。示例15可以包括示例11-14中任一个的方法，其中形成衬垫包括直接在硫族化合物材料上沉积包括Al，Si和O的材料以及沉积材料以材料的大体均匀的厚度完整地覆盖侧壁表面。示例16可以包括示例15的方法，其中沉积材料覆盖各个PCM元件的顶表面。示例17可以包括示例11-14中任一个的方法，其中形成PCM元件的阵列包括在沉积于衬底上的字线层上沉积包含碳的第一层，在第一层上沉积包含第一硫族化合物材料的第二层，在第二层上沉积包含碳的第三层，在第三层上沉积包含第二硫族化合物材料的第四层以及在第四层上沉积包含碳的第五层。示例18可以包括示例11-14中任一个的方法，还包括在衬垫上沉积种子层。示例19可以包括示例18的方法，还包括在种子层上沉积填充材料来填充各个PCM元件之间的区域。
根据各种实施例，本公开描述了一种系统（例如计算设备）。系统的示例20包括电路板和与电路板耦合的管芯，管芯包括衬底、设置在衬底上的相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料，以及设置在各个PCM元件的侧壁表面上的衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。示例21可以包括示例20的系统，其中系统是包括天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器或与电路板耦合的相机中的一个或多个的移动计算设备。
各种实施例可以包括上面描述的实施例的任何合适的组合，包括上面（和）采用结合的形式描述的实施例的可替换的（或）实施例（例如，“和”可以是“和/或”）。另外，一些实施例可以包括一个或多个制品（例如，非暂时性计算机可读介质），其具有存储在其上的指令，所述指令当被执行时导致任何上面描述的实施例的动作。而且，一些实施例可以包括具有任何合适的装置的装置或系统以用于实施上面描述的实施例的各种操作。
所图示的实施方式的以上描述（包括在摘要中描述的内容）并不旨在是详尽的或者将本公开的实施例限制到所公开的精确形式。虽然为了说明的目的在此描述了特定实施方式和示例，但是各种等同的修改在本公开的范围内是可能的，如相关领域的技术人员将认识到的那样。
根据上面详细的描述，可以对本公开的实施例作出这些修改。在下面权利要求中使用的术语不应当被解释为将本公开的各种实施例限制到说明书和权利要求书中公开的特定实施方式。更确切地说，范围将完全通过下面的权利要求来确定，其要依照权利要求解释的已制定原则来被解释。

Claims (21)

1.一种装置，包括：
衬底；
设置在衬底上的相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料；以及
设置在各个PCM元件的侧壁表面上的衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。
2.权利要求1所述的装置，其中：
衬垫包括硅铝氧化物（AlxSiyO）；并且
x和y分别表示Al、Si和O的相对量。
3.权利要求2所述的装置，其中y/(x+y)等于从0.05到0.6的值。
4.权利要求1-3中任一项所述的装置，其中衬垫：
直接设置在硫族化合物材料上；
完整地覆盖侧壁表面；并且
具有大体均匀的厚度。
5.权利要求4所述的装置，其中衬垫覆盖各个PCM元件的顶表面。
6.权利要求1-3中任一项所述的装置，还包括：
设置在衬底上的字线层，其中各个PCM元件设置在字线层上。
7.权利要求6所述的装置，其中衬垫设置在各个PCM元件之间的字线层上。
8.权利要求6所述的装置，其中每个单独的PCM元件包括：
设置在字线层上的包含碳的第一层；
设置在第一层上的包含第一硫族化合物材料的第二层；
设置在第二层上的包含碳的第三层；
设置在第三层上的包含第二硫族化合物材料的第四层；以及
设置在第四层上的包含碳的第五层。
9.权利要求1-3中任一项所述的装置，还包括：
设置在衬垫上的包括的种子层。
10.权利要求9所述的装置，还包括：
设置在种子层上并且配置成填充各个PCM元件之间的区域的填充材料。
11.一种方法，包括：
提供衬底；
在衬底上形成相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料；以及
在各个PCM元件的侧壁表面上形成衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。
12.权利要求11所述的方法，其中：
形成衬垫包括通过原子层沉积（ALD）或化学气相沉积（CVD）来沉积硅铝氧化物，衬垫包括硅铝氧化物（AlxSiyO）；并且
x和y分别表示Al，Si和O的相对量。
13.权利要求12所述的方法，其中：
形成衬垫包括通过ALD沉积AlxSiyO。
14.权利要求13所述的方法，其中ALD过程是在低于250℃的温度下执行的基于水的过程。
15.权利要求11-14中任一项所述的方法，其中：
形成衬垫包括直接在硫族化合物材料上沉积包括Al、Si和O的材料；以及
沉积材料以材料的大体均匀的厚度完整地覆盖侧壁表面。
16.权利要求15所述的方法，其中沉积材料覆盖各个PCM元件的顶表面。
17.权利要求11-14中任一项所述的方法，其中形成PCM元件的阵列包括：
在设置在衬底上的字线层上沉积包含碳的第一层；
在第一层上沉积包含第一硫族化合物材料的第二层；
在第二层上沉积包含碳的第三层；
在第三层上沉积包含第二硫族化合物材料的第四层；以及
在第四层上沉积包含碳的第五层。
18.权利要求11-14中任一项所述的方法，还包括：
在衬垫上沉积包括的种子层。
19.权利要求18所述的方法，还包括：
在种子层上沉积包括的填充材料，以填充各个PCM元件之间的区域。
20.一种系统，包括：
电路板；以及
与电路板耦合的管芯，管芯包括：
衬底；
设置在衬底上的相变存储器（PCM）元件的阵列，其中PCM元件的阵列的各个PCM元件包括硫族化合物材料；以及
设置在各个PCM元件的侧壁表面上的衬垫，其中衬垫包括铝（Al）、硅（Si）和氧（O）。
21.权利要求20所述的系统，其中系统是包括天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器或与电路板耦合的相机中的一个或多个的移动计算设备。
CN201480063544.0A 2013-12-20 2014-12-09 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置 Active CN105723510B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/137,864 US9397143B2 (en) 2013-12-20 2013-12-20 Liner for phase change memory (PCM) array and associated techniques and configurations
US14/137864 2013-12-20
PCT/US2014/069280 WO2015094810A1 (en) 2013-12-20 2014-12-09 Liner for phase change memory (pcm) array and associated techniques and configurations

Publications (2)

Publication Number Publication Date
CN105723510A true CN105723510A (zh) 2016-06-29
CN105723510B CN105723510B (zh) 2019-06-25

Family

ID=53400945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480063544.0A Active CN105723510B (zh) 2013-12-20 2014-12-09 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置

Country Status (7)

Country Link
US (1) US9397143B2 (zh)
EP (1) EP3084830B1 (zh)
JP (1) JP6242028B2 (zh)
KR (1) KR101820740B1 (zh)
CN (1) CN105723510B (zh)
DE (1) DE112014004720B4 (zh)
WO (1) WO2015094810A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307662A (zh) * 2015-12-23 2018-07-20 英特尔公司 存储设备中的双层电介质
CN109661732A (zh) * 2016-09-09 2019-04-19 阿姆有限公司 Cem转换装置
CN109690799A (zh) * 2016-09-14 2019-04-26 阿姆有限公司 Cem切换装置
CN112133827A (zh) * 2020-11-26 2020-12-25 长江先进存储产业创新中心有限责任公司 一种三维存储器的形成方法及三维存储器
CN113838974A (zh) * 2021-09-24 2021-12-24 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US10157736B2 (en) 2016-05-06 2018-12-18 Lam Research Corporation Methods of encapsulation
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US10147875B1 (en) 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US10319440B1 (en) 2018-03-27 2019-06-11 International Business Machines Corporation Void control of confined phase change memory
US10825514B2 (en) 2018-04-20 2020-11-03 International Business Machines Corporation Bipolar switching operation of confined phase change memory for a multi-level cell memory
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
KR20200039072A (ko) 2018-10-04 2020-04-16 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102607181B1 (ko) 2018-10-05 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US11296277B2 (en) 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same
KR20200106681A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10879114B1 (en) * 2019-08-23 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive fill
US11444243B2 (en) * 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
US11342344B2 (en) 2019-11-05 2022-05-24 Electronics And Telecommunications Research Institute Memory device and method of manufacturing the same
US11424118B2 (en) * 2020-01-23 2022-08-23 Micron Technology, Inc. Electronic devices comprising silicon carbide materials
CN112951876B (zh) * 2021-03-31 2022-03-08 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046109A1 (en) * 2000-05-26 2001-11-29 Alps Electric Co., Ltd. Thin film magnetic head using Al-Si-O insulating material and method of manufacturing the same
CN1702883A (zh) * 2004-05-27 2005-11-30 三星电子株式会社 具有相变存储单元的半导体器件、使用它的电子系统和其制造方法
CN101383320A (zh) * 2007-09-07 2009-03-11 海力士半导体有限公司 在半导体装置中形成隔离结构的方法
US20110049465A1 (en) * 2009-09-02 2011-03-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method of fabricating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
KR101029339B1 (ko) * 2004-05-14 2011-04-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 기억장치
DE102005025209B4 (de) * 2004-05-27 2011-01-13 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
US7482616B2 (en) * 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7282730B2 (en) * 2005-01-18 2007-10-16 Intel Corporation Forming a carbon layer between phase change layers of a phase change memory
US20060289848A1 (en) * 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
EP1912266A1 (en) 2006-10-10 2008-04-16 STMicroelectronics S.r.l. Method of forming phase change memory devices in a pulsed DC deposition chamber
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
US7491573B1 (en) * 2008-03-13 2009-02-17 International Business Machines Corporation Phase change materials for applications that require fast switching and high endurance
US8624293B2 (en) 2009-12-16 2014-01-07 Sandisk 3D Llc Carbon/tunneling-barrier/carbon diode
US20120039117A1 (en) 2010-08-16 2012-02-16 Gary Edward Webb Destruction of data stored in phase change memory
US20120326560A1 (en) * 2010-12-30 2012-12-27 E. I. Du Pont De Nemours And Company Wafer level fabrication of cavity for surface acoustic wave filter
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
US9111858B2 (en) 2012-03-23 2015-08-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046109A1 (en) * 2000-05-26 2001-11-29 Alps Electric Co., Ltd. Thin film magnetic head using Al-Si-O insulating material and method of manufacturing the same
CN1702883A (zh) * 2004-05-27 2005-11-30 三星电子株式会社 具有相变存储单元的半导体器件、使用它的电子系统和其制造方法
CN101383320A (zh) * 2007-09-07 2009-03-11 海力士半导体有限公司 在半导体装置中形成隔离结构的方法
US20110049465A1 (en) * 2009-09-02 2011-03-03 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108307662A (zh) * 2015-12-23 2018-07-20 英特尔公司 存储设备中的双层电介质
CN109661732A (zh) * 2016-09-09 2019-04-19 阿姆有限公司 Cem转换装置
CN109690799A (zh) * 2016-09-14 2019-04-26 阿姆有限公司 Cem切换装置
CN112133827A (zh) * 2020-11-26 2020-12-25 长江先进存储产业创新中心有限责任公司 一种三维存储器的形成方法及三维存储器
CN113838974A (zh) * 2021-09-24 2021-12-24 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Also Published As

Publication number Publication date
KR101820740B1 (ko) 2018-01-22
EP3084830B1 (en) 2018-11-07
JP2017503337A (ja) 2017-01-26
US9397143B2 (en) 2016-07-19
US20150179706A1 (en) 2015-06-25
DE112014004720T5 (de) 2016-07-14
EP3084830A4 (en) 2017-08-16
CN105723510B (zh) 2019-06-25
WO2015094810A1 (en) 2015-06-25
DE112014004720B4 (de) 2018-10-18
JP6242028B2 (ja) 2017-12-06
EP3084830A1 (en) 2016-10-26
KR20160074594A (ko) 2016-06-28

Similar Documents

Publication Publication Date Title
CN105723510A (zh) 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置
JP6659077B2 (ja) 装置、方法およびシステム
CN107004765B (zh) 用于相变存储器元件的阻挡膜技术与构造
CN108807200A (zh) 具有引线键合的多管芯堆叠的集成电路封装
CN106463358A (zh) 金属互连件的接缝愈合
CN109791924A (zh) 量子计算组件
CN105765711A (zh) 封装体叠层架构以及制造方法
CN105723517A (zh) 多阈值电压器件以及相关联的技术和结构
CN109560056A (zh) 集成电路封装
CN105917465B (zh) 可缩放封装架构及相关技术和配置
US20170162516A1 (en) Semiconductor packages including side shielding parts
TWI596661B (zh) 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術
US20140252605A1 (en) Semiconductor package and method of fabricating the same
KR20210119868A (ko) 집적 회로 패키지 지지체의 자기 구조물
CN110050340A (zh) 具有叠层上专用集成电路管芯的垂直键合线堆叠芯片级封装及其制造方法
CN102760665B (zh) 无基板半导体封装结构及其制造方法
US10607885B2 (en) Shell structure for insulation of a through-substrate interconnect
CN202601608U (zh) 半导体封装结构及其模组
CN108701669A (zh) 冗余通孔互连结构
US20230198058A1 (en) Embedded batteries within glass cores of package substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant