CN109560056A - 集成电路封装 - Google Patents

集成电路封装 Download PDF

Info

Publication number
CN109560056A
CN109560056A CN201811106600.0A CN201811106600A CN109560056A CN 109560056 A CN109560056 A CN 109560056A CN 201811106600 A CN201811106600 A CN 201811106600A CN 109560056 A CN109560056 A CN 109560056A
Authority
CN
China
Prior art keywords
tube core
contact
conductive path
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811106600.0A
Other languages
English (en)
Inventor
吴荣发
史君翰
林洺雪
田美玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109560056A publication Critical patent/CN109560056A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本文公开了具有带有直接对角连接的管芯的无基板集成电路（IC）封装以及相关的结构、器件和方法。例如，在一些实施例中，IC封装可以包含：具有其上带有多个接触件的面的管芯，与面接触的电介质层，以及对角地延伸通过电介质层并且耦合到管芯上的多个接触件的单独接触件的导电通路。在一些实施例中，导电通路可以扇出以将接触件从更密集的布局转换为较不密集的布局。在一些实施例中，导电通路可以扇入以将接触件从较不密集的布局转换为更密集的布局。在一些实施例中，电介质层和导电通路可以在一个或多个边缘上延伸超出管芯的占用区。

Description

集成电路封装
技术领域
本发明涉及集成电路封装。
背景技术
半导体管芯常规地经由封装基板连接到较大的电路板，诸如母板和其他类型的印刷电路板（PCB）。封装基板典型地具有两组连接点，第一组用于连接到管芯或多个管芯，并且第二较不密集封装的组用于连接到电路板。
附图说明
结合附图，通过以下详细描述将容易理解实施例。为了便于描述，同样的参考标记指定同样的结构元件。在附图的图中，通过示例而非限制的方式图示了实施例。
图1A是根据各种实施例的包含具有直接扇出连接的管芯的集成电路组件（IC）的横截面侧视图。
图1B是根据各种实施例的图1A的IC组件的顶视图。
图2A是根据各种实施例的具有经由封装基板连接到电路板的管芯的示例性IC组件的横截面侧视图。
图2B是根据各种实施例的具有经由直接扇出互连连接到电路板的管芯的示例性IC组件的横截面侧视图。
图3至图8图示了根据各种实施例的、在包含具有直接扇出连接的管芯的IC组件的示例制作中的各种阶段的横截面视图。
图9是根据各种实施例的制作包含具有直接扇出连接的管芯的IC组件的示例方法的流程图。
图10A是根据各种实施例的具有直接扇出连接的另一示例管芯的横截面侧视图。
图10B是根据各种实施例的连接到电路板的图10A的IC组件的横截面侧视图。
图11是根据各种实施例的具有直接扇入连接的示例管芯的横截面侧视图。
图12是根据各种实施例的制作包含具有直接扇入连接的管芯的IC组件的示例方法的流程图。
图13A和图13B是可以与本文公开的封装的实施例中的任何一起使用的晶片和管芯的顶视图。
图13C是可以包含在具有本文公开的封装的实施例中的任何的IC封装的管芯中的IC器件的横截面侧视图。
图14是可以包含本文公开的封装的实施例中的任何的示例计算装置的框图。
具体实施方式
本文公开了具有带有直接对角连接的管芯的无基板集成电路（IC）封装以及相关的结构、器件和方法。例如，在一些实施例中，IC封装可以包含：具有其上带有多个接触件的面的管芯；覆盖多个接触件的电介质层；以及从电介质层的顶表面对角地延伸通过电介质层并且连接到管芯上的多个接触件的单独接触件的导电通路。在一些实施例中，导电通路可以向外倾斜或“扇出”（例如，朝向管芯的外边缘向外倾斜或者从管芯的中心区域、中心点或中心线向外倾斜）以将接触件从更密集的布局转换为较不密集的布局。在一些实施例中，导电通路可以向内倾斜或“扇入”（即，从管芯的外边缘向内倾斜或朝向管芯的中心区域、中心点或中心线向内倾斜）以将接触件从较不密集的布局转换为更密集的布局。在一些实施例中，电介质层可以密封管芯并且可以在一个或多个边缘上延伸超出管芯的占用区（footprint）。在一些实施例中，电介质层顶表面处的导电通路可以延伸超出管芯的占用区。
传统的集成电路器件已受用来将管芯或其他器件电耦合到电路板的封装基板的使用所制约。封装基板通常由多个有机绝缘层或电介质层与在绝缘层之间形成迹线的多个图案化导电层的交替序列以及延伸通过绝缘层以使导电层电互连的导电通孔组成。封装基板的厚度，其取决于所需的导电层数量，对集成电路的整体厚度有贡献。降低封装基板的z高度典型地需要更高的输入和输出（IO）布线密度以及增加的制作精度。
本文公开的实施例中的各种实施例提供了一种无基板IC结构，其包含具有导电通路（例如，直接扇出或扇入连接）的管芯，所述导电通路从管芯上的接触件对角地延伸通过电介质层到电路板上的接触件。在一些实施例中，与传统封装基板相比，对角导电通路可以减小封装的总z高度。特别地，本文公开的实施例中的一些提供了对角地延伸通过电介质层并且使管芯和电路板电耦合的导电通路。在一些实施例中，具有直接对角连接的集成电路封装可以包含设置在电介质层的顶表面上并连接到导电通路的焊料，诸如焊料凸块或焊料球。在一些实施例中，IC封装还包含电路板，其中管芯经由导电通路电耦合到电路板。在一些实施例中，IC封装可以包含处于层叠封装（package-on-package）布置的具有直接对角连接的第二管芯，使得第二管芯设置在第一管芯上并且电耦合到第一管芯。此外，具有直接对角连接的电介质层可以提供用于支撑导电通路并用于使封装的翘曲最小化的结构。可以选择电介质层材料以使与管芯材料（其典型地为硅）的热膨胀系数不匹配最小化，并且可以选择电介质层材料以优化到电路板的附接。
本文还公开的是用于制作具有带有直接对角连接的管芯的无基板IC封装的方法。例如，在一些实施例中，在管芯制作的硅工艺期间，可以在具有多个接触件的管芯的面上形成电介质层，其中电介质层覆盖接触件并且在一个或更多个边缘延伸超出管芯的占用区。在形成电介质层之后，可以形成扇出隧道并且用导电材料填充扇出隧道，以形成从管芯上的接触件向外延伸到电介质材料的顶表面的对角导电通路。在一些实施例中，在管芯制作的硅工艺期间，可以在具有多个接触件的管芯的面上形成电介质层，其中电介质层在管芯的占用区之内覆盖接触件。在形成电介质层之后，可以形成扇入隧道并且用导电材料填充扇入隧道，以形成从管芯上的接触件向内延伸到电介质材料的顶表面的对角导电通路。本文公开的各种实施例提供使用诸如热压接合（TCB）、批量回流、表面活化接合、导电粘合剂接合或表面安装技术（SMT）的方法来将具有直接对角连接的管芯耦合到电路板或其他电子部件。
在以下详细描述中，参考形成本文的一部分的附图，其中同样的数字始终指定同样的部分，并且其中通过说明的方式示出了可以实践的实施例。要理解的是，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑的改变。因此，以下详细描述不应以限制性意义来理解。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的动作或操作。然而，描述的顺序不应该被解释为暗示这些操作必然是顺序相关的。特别地，这些操作可以不按呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。可以执行各种附加操作，和/或在附加实施例中可以省略所描述的操作。可以用共同的标签来标识不同图中的共同元件。
出于本公开的目的，短语“A和/或B”意指（A）、（B）或者（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或者（A、B和C）。
该描述使用短语“在一个实施例中”或“在实施例中”，其中的每个均可以指代相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
图1A是根据各种实施例的包含具有直接扇出连接的管芯的集成电路结构（IC）的横截面侧视图。结构100可以包含：具有带有多个接触件103的面114的管芯102；密封管芯102并且覆盖多个接触件103的电介质层104，其中电介质层延伸超出105管芯102的占用区；以及一个或多个导电通路106，其从管芯102上的接触件103（诸如接触焊盘或焊料球（未示出））对角地并且向外地延伸通过电介质层104。如本文所使用的，术语管芯的“占用区”或“占用区面积”指代管芯的面积（即，宽度和长度的乘积），并且当电介质层延伸超出管芯的占用区时，电介质层的面积大于管芯的面积。电介质层的顶表面110处的导电通路可以包含例如焊料球108的其他导电元件，并且可以定位成匹配电子部件（未示出）的接触焊盘。在一些实施例中，结构100可以包含用于经由导电通路106a、106b电耦合管芯102的电子部件（未示出），诸如电路板、插入器或另一管芯。以这种方式，信号和/或电力可以经由导电通路106a、106b从管芯102的面114上的接触件路由到电子部件。在一些实施例中，IC结构100可以如图1A所示出那样定位以电耦合到电子部件的底表面。在一些实施例中，可以翻转IC结构100以电耦合到电子部件的顶表面。
电介质层104和导电通路106a、106b可以扩展接触件103的连接区域，并且使得接触件103能够从更密集地封装的布置重新映射到较不密集地封装的布置。如图1A所示出的，接触件103被配置为与在电介质层104的顶表面110上的扩展配置相比更靠近在一起并且尺寸可以更小，所述扩展配置由焊料球108描绘，在其中接触件108被布置成进一步分开并且尺寸可以更大。除了别的以外，扩展配置还可以取决于管芯的尺寸和形状、管芯上的接触件的数量和尺寸、用于附接管芯的电子部件上的可用面积以及电介质层的尺寸和厚度。
图1B是根据各种实施例的图1A的IC组件的顶视图。从顶表面110观察的结构101可以包含：具有其上带有多个接触件103的面的管芯102；电介质层104，其可以密封管芯102、其可以覆盖接触件103并且其可以延伸超出105a、105b管芯102的占用区；以及多个导电通路106，其从接触件103对角地延伸通过电介质层104。结构101可以包含电耦合到电介质层104的表面上的导电通路106的焊料108。在一些实施例中，导电通路106a可以在管芯102的占用区内。在一些实施例中，导电通路106b可以延伸超出管芯102的占用区。多个接触件103可以是任何合适的暴露接触件，包含例如接触焊盘、凸块下金属化部（UBM）和焊料球。
可以利用诸如层压或狭缝涂覆和固化的任何合适的工艺以及利用诸如带有二氧化硅的聚酰亚胺或环氧树脂的任何合适的材料形成电介质层104。电介质层104可以是任何合适的尺寸和形状，并且可以形成为与多个接触件103接触并且可以延伸超出管芯102的占用区。尽管图1B示出了在所有四个侧或边缘105a、105b、105c、105d上延伸超出管芯102的占用区的电介质层104，但是可以理解的是，电介质层可以在如对于提供扇出连接以使接触件与另一电子部件匹配所需要的一样多的侧上延伸超出管芯的占用区，并且照此，电介质层可以在一个边缘上或在多于一个边缘上延伸超出管芯的占用区。此外，尽管管芯102和电介质层104被示出为矩形形状，但是管芯102和电介质层104可以是用于将管芯接触件扩展到更大的区域中并且将管芯接触件从更密集地封装的布置重新映射到较不密集地封装的布置的任何合适的形状。在一些实施例中，电介质层104可以是与管芯102相同的形状。在一些实施例中，与管芯102相比，电介质层104可以是不同的形状，例如，管芯102可以是正方形的并且电介质层104可以是矩形的。
电介质层104的厚度可以采用任何合适的值。电介质层104的厚度可以取决于将接触区域扩展到所期望的布局并且容纳导电通路所需的面积和体积的量。在一些实施例中，电介质层104（在最厚点处）的厚度不大于管芯厚度的两倍。在一些实施例中，电介质层104的最大厚度可以在0.5毫米至1.5毫米的范围内。在一些实施例中，电介质层104的最小厚度可以在0.03毫米至0.1毫米的范围内。在一些实施例中，电介质层104的厚度被最小化以减小IC封装的Z高度。电介质层104可以包含一层或多层材料。在一些实施例中，电介质层104可以包含多个层，其中每个层由相同或不同的材料制成。可以通过包含机械研磨/抛光、机械切割和/或化学机械抛光（例如，CMP）的研磨操作来使电介质层平坦化或减薄。
电介质层104可以由诸如高分子化合物（polymer compound）（例如，聚酰亚胺）、聚树脂（poly-resin）模制化合物、弹性体模制化合物或任何其他合适的材料的任何合适的材料形成。可以包含在电介质层104中的化合物的其他示例可以包含塑料材料、热固性聚合物、硅复合材料、玻璃、环氧树脂或玻璃纤维环氧树脂。电介质层104还可以包含一些填充材料。例如，电介质层104可以包含带有熔融二氧化硅或无定形二氧化硅的微小晶粒（例如，微米级）的环氧树脂。在一些实施例中，电介质层104可以是柔性材料。在一些实施例中，电介质层104可以是刚性或半刚性材料，以向导电通路106和管芯102提供附加的结构和机械支撑。在一些实施例中，电介质材料可以是透明或半透明的，使得管芯接触件103通过电介质层是可见的。在一些实施例中，电介质层104可以是导热（但电绝缘）材料，其可以允许热量通过材料行进到顶表面或互连表面，以使得能够通过例如热压接合附接到电子部件。在一些实施例中，也可以选择电介质层材料以防止翘曲。
导电通路106可以是线性结构，其从单独接触件103相对于管芯的面以一定角度而非垂直地延伸（即，对角地或倾斜地延伸），以提供到管芯102的电连接。导电通路106可以由一种或多种导电材料形成，诸如可流动以用于形成通路然后固化的金属（例如，铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨）。导电通路106可以包含溅射在多个接触件上的种子层，其用以形成管芯焊盘102终饰层（finishing layer）并且改善通路和焊料球之间的粘附。种子层材料可以包含例如铜、镍、钯、钛或钒、或者这些和其他材料的组合。导电通路106可以是任何合适的长度和厚度，并且可以具有任何合适的横截面形状，诸如圆形、正方形或椭圆形。导电通路106的尺寸和形状可以变化，使得第一导电通路例如可以比第二导电通路更长和/或更厚。例如，在一些实施例中，导电通路的长度可以在0.5毫米至500毫米的范围内。在一些实施例中，导电通路的长度可以在0.5毫米至150毫米的范围内。在一些实施例中，导电通路的厚度可以在50微米至300微米的范围内。在一些实施例中，导电通路的厚度可以等于或小于管芯上的接触焊盘的厚度。在一些实施例中，导电通路的厚度可以在77微米至200微米的范围内。尽管导电通路106在图1A中被图示为具有基本上平行的侧壁，但是导电通路106可以具有任何轮廓（例如，如用于形成导电通路106的制作操作所决定的）。例如，在一些实施例中，导电通路可以朝向管芯102或电介质层104的顶表面110逐渐变细。在一些实施例中，宽度（例如，直径）可以沿着导电通路的长度而不同，其中一部分可以比另一部分更宽（例如，具有更大的直径）。尽管导电通路106的横截面在图1B中被图示为基本上是圆形的，但是导电通路106的横截面可以具有任何轮廓（例如，如用于形成导电通路106的制作操作所决定的），诸如正方形、椭圆形、矩形、三角形或八边形。
图2A是根据各种实施例的具有经由封装基板连接到电路板的管芯的示例性IC组件的横截面侧视图。如结构200所图示的，传统的集成电路器件使用封装基板206来将管芯202或其他器件电耦合到电路板（未示出）。第一级互连（FLI）204将管芯202电连接到封装基板206。第二级互连（SLI）208将封装基板206电连接到电路板（未示出）。封装基板206将连接从更密集地封装的FLI 204路由到较不密集地封装的SLI 208。如图2A所示出的，单独的FLI216和相应的SLI 218之间的距离等于距离x 210加上厚度y 212，其等于距离z 214。封装基板通常由多个交替的电介质层和图案化的导电层（例如，迹线）组成，其中垂直延伸通过绝缘层的导电通孔使导电层电互连。以这种方式，由将垂直（通孔）和水平（迹线）部分互连而形成电连接，如距离z 214所描绘的。
图2B是根据各种实施例的具有经由直接扇出互连而连接到电路板的管芯的示例性IC组件的横截面侧视图。结构201可以包含具有其上带有多个接触件205的面的管芯202、电介质层207，电介质层207密封管芯202并且覆盖管芯202的面上的接触件205。电介质层207可以延伸超出管芯202的占用区并且可以具有厚度y 212。SLI 208可以将管芯202电耦合到电路板（未示出）。管芯接触件217对应于SLI 218。结构201可以包含用来将接触件217和对应的SLI 218电耦合的导电通路z'215，与x 210加y 212的长度和宽度距离相比，导电通路z'215是更短的距离。此外，导电路径215是线性且连续的路径，其可能通过减少信号转移（例如，从通孔到迹线到通孔）以及通过提供更短和/或更直接的布线路径来改善信号完整性。
图3至图9图示了根据各种实施例的、在包含具有直接扇出连接的管芯的IC组件的示例制作中的各种阶段的横截面视图。尽管下面参考图3至图9讨论特定技术，然而可以使用任何合适的方法来制作具有直接扇出连接的管芯的实施例。附加地，尽管下面讨论的操作涉及使用焊料凸块来形成电连接，但是可以使用用于电耦合的任何其他合适的技术，包含但不限于热压接合、热超声接合或导电粘合剂附接。
图3图示了组件300，其包含具有第一表面或侧304和相对的第二表面或侧306的管芯302。第一侧304上可以包含多个接触件308，以用于将管芯302电耦合到电子部件（未示出）。管芯302可以执行任何合适的功能，并且可以包含处理器件、存储器、通信器件、传感器或任何其他计算部件或电路系统。例如，除了别的以外，管芯302还可以是DRAM、闪速存储器、调制解调器、处理器或射频部件。在一些实施例中，多个管芯彼此堆叠并且电耦合。
可选地，临时载体或模制结构（未示出）可以用于在制作期间为封装提供稳定性。除了别的以外，载体还可以具有任何合适的材料，诸如不锈钢、玻璃、硅、玻璃纤维增强环氧树脂。可以使用可以允许在工艺结束时移除的任何合适的手段（例如粘合剂）来将管芯302附接到载体。粘合剂应该通过处理保持稳定，并且在工艺结束时，除了别的技术以外，还通过暴露于高温、紫外线或机械剥离而释放粘附。
图4图示了在组件300的第一侧上形成电介质层402之后的组件400。电介质层402可以密封管芯302并且可以延伸超出管芯的占用区404、405。如上面参考图1A和图1B所描述的，电介质层402可以在一个边缘上或在多于一个边缘上延伸超出管芯302的占用区，并且可以延伸超出占用区不同的距离，使得距离404和405可以相同或可以不同。电介质层402可以与接触件308接触，并且厚度可以取决于电介质层406的顶表面上的期望接触件布置以及形成和容纳直接扇出导电通路所必需的空间而改变。
图5图示了在组件400中形成隧道502之后的组件400。可以使用诸如高精度针注入或高精度激光的任何合适的技术来形成通过电介质层402的隧道502。可以将高精度针注入插入电介质层402，以形成从单独接触件308到电介质层406的顶表面的隧道502。可以使用任何合适的工艺从隧道502移除电介质材料，例如，高精度针可以包含真空以用于在针从电介质层移除时移除材料，并且高精度激光可以进一步涉及化学或物理去钻污工艺。可以使用三维设计技术来规划和设计隧道，使得电介质层406的顶表面处的接触件与用于附接到电子部件的连接点匹配，并且电介质层尺寸与导电通路和顶部表面连接点适配。在一些实施例中，电介质材料402可以是透明或半透明的，使得接触件308是可见的并且提供用于形成隧道502的靶子。
图6图示了在用导电材料602填充组件500的隧道之后的组件600。导电材料602可以是可流动的并且可以被注入以填充隧道502。在一些实施例中，可以在沉积电介质层之前在多个接触件上溅射导电材料的种子层，或者可以在用导电材料填充隧道之前将导电材料的种子层注入隧道502中，以形成导电通路。种子层材料可以包含例如镍、钯、铜和铜合金。导电材料可以是可流动以用于填充隧道502然后固化的任何合适的材料，包含铜或焊料。导电材料602可以完全填充隧道，可以过度填充隧道（如所示出的），或者可以填充不满隧道。当导电材料填充或过度填充隧道时，导电材料可以在电介质材料的顶表面上形成接触件。当导电材料填充不满隧道时，诸如如参考图7所描述的焊料的附加导电材料可以被添加以填充隧道并且在电介质层的顶表面上形成接触件。可以基于期望的材料性质来选择导电材料，例如，可以选择导电通路材料以具有与焊料球材料或其他接触焊盘材料相比更高的熔点，使得当附接到电子部件时导电通路不会软化或熔化。
组件600可以被制作为单个单元或者可以是可以经历单一化过程的重复单元，在所述单一化过程中，每个单元彼此分开以创建具有直接扇出连接的单个管芯。
图7图示了在将焊料702放置在组件600上之后的组件700。除了别的以外，还可以使用诸如标准基板微球技术、焊膏印刷或焊料电镀的任何合适的技术添加焊料，诸如焊料凸块或焊料球。焊料702可以添加材料以填充任何填充不满的隧道。
图8图示了在将组件700安装到电路板802的顶侧并且使焊料702回流之后的组件800。可以将组件700翻转，并且使用诸如标准安装技术（SMT）、热压接合（TCB）、批量回流、热超声接合或导电粘合剂附接的任何合适的技术将组件700安装到电路板802。电路板802可以是任何合适的工业标准电路板，诸如母板。在一些实施例中，电路板802可以是印刷电路板（PCB），其包含彼此通过电介质材料层分开并且通过导电通孔互连的多个金属层。在其他实施例中，电路板802可以是非PCB基板。在一些实施例中，组件700没有翻转并且被安装到电路板的底表面而不是电路板的顶表面。组件700上的焊料702可以与电路板802上的接触焊盘804匹配，使得导电通路602可以将信号从管芯302路由到电路板802。
组件800可以包含底部填充物806，底部填充物806可以是模制化合物或用以填充管芯组件700和电路板802之间的间隙的任何其他合适的材料。底部填充物806可以使用任何合适的技术来施加，诸如作为TCB工艺的一部分的环氧化物助焊剂、毛细管底部填充或传递模制。
尽管图8图示了安装在电路板上的组件700，但是组件700可以安装在任何合适的电子部件或器件上，包含例如另一管芯或另一基板。
图9是根据各种实施例的制作具有直接扇出连接的管芯的方法900的流程图。尽管按特定顺序并且每个操作一次地讨论下面参考图9讨论的操作，但是这些操作可以酌情多次（例如，并行或串行）或以不同的顺序执行。附加地，尽管通过参考本文公开的实施例中的各种实施例来说明下面参考图9讨论的操作，但是方法900可以用于制作任何合适的IC组件。
在902处，可以在管芯上和管芯周围提供电介质层，该管芯具有其上带有多个接触件的面。例如，电介质层可以被沉积以覆盖管芯的面上的多个接触件，在一个或多个侧上密封管芯，并且在一个或多个边缘上延伸超出管芯的占用区。
在904处，可以使用任何合适的工艺形成通过电介质层的一个或多个扇出隧道，并且可以使用任何合适的工艺移除隧道中的任何电介质材料。例如，可以使用高精度针注入形成隧道，并且可以使用真空工艺移除材料。在另一示例中，可以使用激光形成隧道，并且可以使用去钻污工艺移除残余材料。隧道可以从管芯上的单独接触件对角地延伸到电介质层的顶表面，以用于将多个接触件从更密集地封装的布置缩放到与到电路板或其他电子部件的连接匹配的较不密集地封装的布置。可以在隧道形成期间移除电介质材料，或者可以在隧道形成之后移除电介质材料。
在906处，可以用导电材料填充隧道。例如，可以用诸如高温回流的焊料的可流动的导电材料填充隧道，该可流动的导电材料随后固定或固化以形成导电通路。
在908处，焊料球或其他接触件可以附接到电介质层的顶表面处的导电通路。
在910处，管芯可以经由导电通路，通过将电介质层的顶表面处的多个导电接触件连接到电路板上的导电接触件，来电耦合到电路板。例如，管芯可以通过标准SMT工艺或通过TCB电连接到电路板。
在912处，用底部填充材料填充在具有带有直接扇出连接的管芯的IC结构和电路板之间形成的间隙。
图10A是根据各种实施例的具有直接扇出连接的另一示例管芯的横截面侧视图。结构1000可以包含具有其上带有多个接触件1003的面1014的管芯1002、密封管芯1002和覆盖管芯的电介质层1004以及面1014上的多个接触件1003。电介质层1004可以延伸超出管芯1002的占用区，并且可以具有从接触件1003对角地延伸通过电介质层1004的一个或多个导电通路1006。如图10A所示出的，一个或多个导电通路1006a、1006b可以电耦合到电介质层的顶表面1010处的单个接触件1008，使得一个或多个接触件共享同一电源或接地连接。
图10B是根据各种实施例的连接到电路板的图10A的IC组件的横截面侧视图。结构1001可以包含诸如电路板1012的电子部件或器件，以用于经由导电通路1006电连接管芯1002。图10B图示了翻转并安装到电路板1012的顶表面1020的组件1000。管芯1002和电路板1012之间的区域可以填充有底部填充物（未示出）。电介质层的表面（即电介质层1004和电路板1012的界面）处的导电通路可以包含其他导电元件，例如焊料球1008，并且可以定位成与电路板1012的接触焊盘匹配。以这种方式，信号和/或电力可以经由导电通路1006从管芯1002的面1014路由到电路板1012。如图10B所示出的，电路板1012可以是印刷电路板（PCB），其包含彼此通过电介质材料层分开并通过导电通孔互连的多个金属层。金属层中的任何一个或多个可以以期望的电路图案来形成，以在耦合到电路板1012的部件之间路由电信号（可选地与其他金属层结合）。图10B图示了如连接到电源的接触件1003a、连接到地的接触件1003b、以及连接到PCB引出（breakout）布线的接触件1003c，其中多个接触件经由导电通路1006共享电源平面。
图11是根据各种实施例的包含具有直接扇入连接的管芯的集成电路结构的横截面侧视图。结构1100可以包含：管芯1102，其具有带有多个接触件1103的面1114；电介质层1104，其密封管芯1102并覆盖多个接触件1103，其中电介质层可以在管芯1102的占用区内；以及一个或多个导电通路1106，其从管芯1102上的诸如接触焊盘或焊料球（未示出）的接触件1103对角地并且向内地延伸通过电介质层1104。电介质层的顶表面1110处的导电通路可以包含例如焊料球1108的其他导电元件，并且可以定位成与电子部件（未示出）的接触焊盘匹配。在一些实施例中，结构1100可以包含诸如另一管芯的电子部件1120，以用于经由导电通路1106电耦合管芯1102。以这种方式，信号和/或电力可以经由导电通路1106a、1106b从管芯1102的面1114上的接触件路由到电子部件。在一些实施例中，IC结构1100可以如图11所示出那样地定位成电耦合到电子部件的底表面。在一些实施例中，IC结构1100可以翻转以电耦合到电子部件的顶表面。
电介质层1104和导电通路1106可以减小用于接触件1103的连接区域，并且使得接触件1103能够从较不密集地封装的布置重新映射到更密集地封装的布置1108。如图11所示出的，接触件1108被配置为与管芯的面上的扩展配置相比更靠近在一起并且尺寸可以更小，在所述扩展配置中，接触件1103被布置成更远离并且尺寸可以更大。除了别的以外， 减小的配置还可以取决于电子部件的尺寸和形状、接触件的数量和尺寸、用于附接管芯的电子部件上的可用区域以及电介质层的尺寸和厚度。包含所有元件（诸如电介质层1104、导电通路1106和接触件1103、1108）的结构1100可以采用上面参考图1A和图1B所讨论的形式中的任何合适的形式。
图12是根据各种实施例的制作具有直接扇入连接的管芯的方法1200的流程图。尽管按特定顺序并且每个操作一次地讨论下面参考图12讨论的操作，但是这些操作可以酌情多次（例如，并行或串行）或以不同的顺序执行。附加地，尽管通过参考本文公开的实施例中的各种实施例来说明下面参考图12讨论的操作，但是方法1200可以用于制作任何合适的IC组件。
在1202处，可以在管芯上提供电介质层，该管芯具有其上带有多个接触件的面。例如，电介质层可以被沉积以覆盖管芯的面上的多个接触件，并且可选地，可以在一个或多个侧上密封管芯。
在1204处，可以形成通过电介质层的一个或多个扇入隧道，并且可以移除隧道中的任何电介质材料。可以根据上面参考图9讨论的技术中的任何技术来形成隧道。隧道可以从管芯上的单独接触件对角地延伸到电介质层的顶表面，以用于将多个接触件从较不密集地封装的布置缩放到与到另一电子部件的连接匹配的更密集地封装的布置。可以在隧道形成期间移除电介质材料，或者可以在隧道形成之后移除电介质材料。
在1206处，可以用导电材料填充隧道。例如，可以用诸如高温回流的焊料的可流动的导电材料填充隧道，该可流动的导电材料随后固定或固化以形成导电通路。
在1208处，焊料或其他接触件可以附接到电介质层的顶表面处的导电通路。
在1210处，管芯可以经由导电通路，通过将电介质层的顶表面处的多个导电接触件连接到电子部件上的导电接触件，来电耦合到电子部件。例如，管芯可以通过标准SMT工艺或通过TCB电连接到电子部件。
在1212处，可以用底部填充材料填充在具有带有直接扇入连接的管芯的IC结构与电子部件之间形成的间隙。
本文公开的IC结构可以包含在任何合适的电子器件中。图13至图14图示了设备的各种示例，所述设备可以包含在本文公开的IC结构中的任何IC结构中的一个或多个中，或可以包含本文公开的IC结构中的任何IC结构中的一个或多个。
图13A至图13B是可以包含在IC组件中的晶片1301和管芯1305的顶视图，该IC组件包含具有本文公开的直接对角连接的管芯。晶片1301可以由半导体材料构成，并且可以包含具有形成在晶片1301的表面上的IC元件的一个或多个管芯1305。管芯1305中的每个可以是包含任何合适的IC的半导体产品的重复单元。在完成半导体产品的制作之后，晶片1301可以经历单一化工艺，在其中管芯1305中的每个彼此分开以提供半导体产品的分立“芯片”。管芯1305可以包含一个或多个晶体管（例如，下面讨论的图13C的晶体管1340中的一些）和/或用以将电信号路由到晶体管的支持电路系统，以及任何其他IC部件。在一些实施例中，晶片1301或管芯1305可以包含存储器器件（例如，静态随机存取存储器（SRAM）器件）、逻辑器件（例如，AND、OR、NAND或NOR门）或任何其他合适的电路元件。这些器件中的多个器件可以组合在单个管芯1305上。例如，由多个存储器器件形成的存储器阵列可以形成在与处理器件（例如，图12的处理器件1202）或者其他逻辑相同的管芯1305上，所述其他逻辑被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令。在一些实施例中，管芯1305可以包含电路系统，所述电路系统要耦合到由封装基板中的集成器件提供的电路系统，并且在管芯1305如上面所讨论的那样耦合到封装基板之后与该电路系统交互。
图13C是可以包含在管芯中的IC器件1300的横截面侧视图，该管芯可以耦合到本文公开的封装基板中的任何。特别地，IC器件1300中的一个或多个可以包含在一个或多个管芯中。IC器件1300可以形成在基板1302（例如，图13A的晶片1301）上，并且可以包含在管芯（例如，图13B的管芯1305）中。基板1302可以是由包含例如N型或P型材料系统的半导体材料系统构成的半导体基板。基板1302可以包含例如使用块体硅或绝缘体上硅子结构形成的结晶基板。在一些实施例中，基板1302可以使用可以或可以不与硅组合的替代材料形成，所述替代材料包含但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI、III-V或IV族的另外的材料也可用于形成基板1302。尽管这里描述了可以由其形成基板1302的材料的一些示例，但是可以使用可以用作IC器件1300的基础的任何材料。基板1302可以是单一化的管芯（例如，图13B的管芯1305）或晶片（例如，图13A的晶片1301）的一部分。
IC器件1300可以包含设置在基板1302上的一个或多个器件层1304。器件层1304可以包含形成在基板1302上的一个或多个晶体管1340（例如，金属氧化物半导体场效应晶体管（MOSFET））的特征。器件层1304可以包含例如一个或多个源极和/或漏极（S/D）区1320、用以控制晶体管1340中的在S/D区1320之间的电流流动的栅极1322、以及用以将电信号路由到S/D区1320或从S/D区1320路由电信号的一个或多个S/D接触件1324。晶体管1340可以包含为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极接触件等。晶体管1340不限于图13C中所描绘的类型和配置，并且可以包含各种各样的其他类型和配置，诸如例如平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包含诸如双栅极晶体管或三栅极晶体管的FinFET晶体管以及诸如纳米带和纳米线晶体管的环绕或全包围栅极晶体管。
每个晶体管1340可以包含由至少两层——栅极电介质层和栅极电极层形成的栅极1322。栅极电介质层可以包含一个层或层的堆叠。一个或多个层可以包含氧化硅、二氧化硅和/或高k电介质材料。高k电介质材料可以包含诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质层的高k材料的示例包含但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌锌酸铅。在一些实施例中，在使用高k材料时，可以对栅极电介质层实施退火工艺以改善其质量。
栅极电极层可以形成在栅极电介质层上，并且取决于晶体管1340是PMOS还是NMOS晶体管，可以包含至少一种P型功函数金属或N型功函数金属。在一些实现方式中，栅极电极层可以由两个或更多金属层的堆叠组成，其中一个或多个金属层为功函数金属层并且至少一个金属层为填充金属层。可以包含另外的金属层以用于其他目的，诸如阻挡层。对于PMOS晶体管，可以用于栅极电极的金属包含但不限于钌、钯、铂、钴、镍和导电金属氧化物（例如，氧化钌）。对于NMOS晶体管，可以用于栅极电极的金属包含但不限于铪、锆、钛、钽、铝、这些金属的合金和这些金属的碳化物（例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）。
在一些实现方式中，当被观察为晶体管1340的沿着源极-沟道-漏极方向的横截面时，栅极电极可以由U形结构组成，该U形结构包含基本上平行于基板的表面的底部部分和基本上正交于基板的顶表面的两个侧壁部分。在其他实施例中，形成栅极电极的金属层中的至少一个可以简单地是基本上平行于基板的顶表面的平面层，并且不包含基本上正交于基板的顶表面的侧壁部分。在其他实施例中，栅极电极可以由U形结构和平面的非U形结构的组合组成。例如，栅极电极可以由形成在一个或多个平面的非U形层的顶部上的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔物可以形成在栅极堆叠的相对侧上以为栅极堆叠装托架（bracket）。侧壁隔离物可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且通常包含沉积和刻蚀工艺步骤。在一些实施例中，可以使用多个间隔物对；例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
S/D区1320可以形成在基板1302内、与每个晶体管1340的栅极1322相邻。例如，S/D区1320可以使用注入/扩散工艺或刻蚀/沉积工艺形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到基板1302中以形成S/D区1320。激活掺杂剂并使它们更远地扩散到基板1302中的退火工艺可以跟随离子注入工艺。在后一工艺中，可以首先刻蚀基板1302以在S/D区1320的位置处形成凹槽。然后可以实施外延沉积工艺以用用于制作S/D区1320的材料填充凹槽。在一些实现方式中，可以使用诸如硅锗或碳化硅的硅合金制作S/D区1320。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，可以使用诸如锗或III-V族材料或合金的一种或多种替代半导体材料形成S/D区1320。在另外的实施例中，可以使用金属和/或金属合金的一个或多个层来形成S/D区1320。
可以通过设置在器件层1304上的一个或多个互连层（在图13C中图示为互连层1306-1310）将诸如电力和/或输入/输出（I/O）信号的电信号路由到器件层1304的晶体管1340，和/或从所述晶体管1340路由诸如电力和/或输入/输出（I/O）信号的电信号。例如，器件层1304的导电特征（例如，栅极1322和S/D接触件1324）可以与互连层1306-1310的互连结构1328电耦合。一个或多个互连层1306-1310可以形成IC器件1300的层间电介质（ILD）堆叠1319。
互连结构1328可以根据各种各样的设计布置在互连层1306-1310内（特别地，该布置不限于图13C中所描绘的互连结构1328的特定配置），以路由电信号。尽管图13C中描绘了特定数量的互连层1306-1310，但是本公开的实施例包含具有比所描绘的更多或更少的互连层的IC器件。
在一些实施例中，互连结构1328可以包含填充有诸如金属的导电材料的沟槽结构1328a（有时称为“线”）和/或通孔结构1328b（有时称为“孔”）。沟槽结构1328a可以布置成在基本上与其上形成器件层1304的基板1302的表面平行的平面的方向上路由电信号。例如，从图13C的视角来看，沟槽结构1328a可以在进出页面的方向上路由电信号。通孔结构1328b可以布置成在基本上正交于其上形成器件层1304的基板1302的表面的平面的方向上路由电信号。在一些实施例中，通孔结构1328b可以将不同互连层1306-1310的沟槽结构1328a电耦合在一起。
互连层1306-1310可以包含设置在互连结构1328之间的电介质材料1326，如图13C所示出的那样。在一些实施例中，设置在互连层1306-1310中的不同互连层中的互连结构1328之间的电介质材料1326可以具有不同的组成；在其他实施例中，不同互连层1306-1310之间的电介质材料1326的组成可以是相同的。
可以在器件层1304上直接形成第一互连层1306（称为金属1或“M1”）。在一些实施例中，第一互连层1306可以包含沟槽结构1328a和/或通孔结构1328b，如所示出的那样。第一互连层1306的沟槽结构1328a可以与器件层1304的接触件（例如，S/D接触件1324）耦合。
可以在第一互连层1306上直接形成第二互连层1308（称为金属2或“M2”）。在一些实施例中，第二互连层1308可以包含通孔结构1328b，其用以将第二互连层1308的沟槽结构1328a与第一互连层1306的沟槽结构1328a耦合。尽管为了清楚起见，在每个互连层内（例如，在第二互连层1308内），在结构上用线描绘沟槽结构1328a和通孔结构1328b，但是在一些实施例中，沟槽结构1328a和通孔结构1328b可以在结构上和/或材料上连续（例如，在双镶嵌工艺期间同时填充）。
根据结合第二互连层1308或第一互连层1306所描述的类似技术和配置，可以在第二互连层1308上连续形成第三互连层1310（称为金属3或“M3”）（以及根据需要的附加互连层）。
IC器件1300可以包含形成在互连层1306-1310上的阻焊材料1334（例如，聚酰亚胺或类似材料）和一个或多个接合焊盘1336。例如，接合焊盘1336可以提供接触件，其用以耦合到第一级互连。接合焊盘1336可以与互连结构1328电耦合，并且被配置为将（一个或多个）晶体管1340的电信号路由到其他外部器件。例如，可以在一个或多个接合焊盘1336上形成焊料接合部，以将包含IC器件1300的芯片与另一部件（例如，电路板）机械和/或电耦合。IC器件1300可以具有除了在其他实施例中描绘的配置之外的、用以将电信号从互连层1306-1310路由的其他替代配置。例如，接合焊盘1336可以被将电信号路由到外部部件的其他类似特征（例如，柱）替代，或者可以进一步包含将电信号路由到外部部件的其他类似特征（例如，柱）。
图14是可以包含本文公开的封装基板中的一个或多个的示例计算装置1400的框图。例如，计算装置1400的部件中的任何合适的部件可以包含根据本文公开的实施例中的任何的IC组件或者被包含在所述IC组件中，所述IC组件包含具有直接对角连接的管芯。在图14中图示了如被包含在计算装置1400中的许多部件，但是当适合于应用时，可以省略或复制这些部件中的任何一个或多个。在一些实施例中，计算装置1400中包含的部件中的一些或所有可以附接到一个或多个母板。在一些实施例中，这些部件中的一些或所有被制作到单个片上系统（SoC）管芯上。
另外，在各种实施例中，计算装置1400可以包含用于耦合到一个或多个部件的接口电路系统。例如，计算装置1400可以不包含显示装置1406，但是可以包含显示装置1406可以耦合到其的显示装置接口电路系统（例如，连接器和驱动器电路系统）。在另一组示例中，计算装置1400可以不包含音频输入装置1424或音频输出装置1408，但是可以包含音频输入装置1424或音频输出装置1408可以耦合到其的音频输入或输出装置接口电路系统（例如，连接器和支持电路系统）。
计算装置1400可以包含处理装置1402（例如，一个或多个处理装置）。如本文所使用的，术语“处理装置”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的一部分。处理装置1402可以包含一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其他合适的处理装置。计算装置1400可以包含存储器1404，其本身可以包含一个或多个存储器装置，诸如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1404可以包含与处理装置1402共享管芯的存储器。该存储器可以用作高速缓冲存储器，并且可以包含嵌入式动态随机存取存储器（eDRAM）或自旋转移力矩磁性随机存取存储器（STT-MRAM）。
在一些实施例中，计算装置1400可以包含通信芯片1412（例如，一个或多个通信芯片）。例如，通信芯片1412可以被配置用于管理无线通信，所述无线通信用于向计算装置1400传送数据和从计算装置1400传送数据。术语“无线”及其衍生物可以用于描述可以通过非固体介质通过使用调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含任何导线。
通信芯片1412可以实现许多无线标准或协议中的任何，包含但不限于电气和电子工程师协会（IEEE）标准，其包含Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE802.16-2005修正案）、长期演进（LTE）项目连同任何修正案、更新和/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。IEEE 802.16兼容宽带无线接入（BWA）网络通常被称为WiMAX网络，WiMAX是表示全球微波接入互操作性的首字母缩略词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标记。通信芯片1412可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）或LTE网络来操作。通信芯片1412可以根据GSM增强数据演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用地面无线电接入网络（UTRAN）或演进的UTRAN（E-UTRAN）来操作。通信芯片1412可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）及其衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议来操作。在其他实施例中，通信芯片1412可以根据其他无线协议来操作。计算装置1400可以包含天线1422以促进无线通信和/或接收其他无线通信（诸如AM或FM无线电传输）。
在一些实施例中，通信芯片1412可以管理有线通信，诸如电学、光学或任何其他合适的通信协议（例如，以太网）。如上面所记载的，通信芯片1412可以包含多个通信芯片。例如，第一通信芯片1412可以专用于诸如Wi-Fi或蓝牙的较短程无线通信，并且第二通信芯片1412可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等的较远程无线通信。在一些实施例中，第一通信芯片1412可以专用于无线通信，并且第二通信芯片1412可以专用于有线通信。
计算装置1400可以包含电池/电源电路系统1414。电池/电源电路系统1414可以包含一个或多个能量存储装置（例如，电池或电容器）和/或用于将计算装置1400的部件耦合到与计算装置1400分开的能量源（例如，AC线路电源）的电路系统。
计算装置1400可以包含显示装置1406（或相应的接口电路系统，如上面所讨论的）。例如，显示装置1406可以包含任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。
计算装置1400可以包含音频输出装置1408（或相应的接口电路系统，如上面所讨论的）。例如，音频输出装置1408可以包含生成可听指示符的任何装置，诸如扬声器、头戴式耳机或耳塞。
计算装置1400可以包含音频输入装置1424（或相应的接口电路系统，如上面所讨论的）。音频输入装置1424可以包含生成表示声音的信号的任何装置，诸如麦克风、麦克风阵列或数字仪器（例如，具有乐器数字接口（MIDI）输出的仪器）。
计算装置1400可以包含全球定位系统（GPS）装置1418（或相应的接口电路系统，如上面所讨论的）。GPS装置1418可以与基于卫星的系统通信，并且可以接收计算装置1400的位置，如本领域中已知的那样。
计算装置1400可以包含其他输出装置1410（或相应的接口电路系统，如上面所讨论的）。其他输出装置1410的示例可以包含音频编解码器、视频编解码器、打印机、用于向其他装置提供信息的有线或无线发送器、或附加存储装置。
计算装置1400可以包含其他输入装置1420（或相应的接口电路系统，如上面所讨论的）。其他输入装置1420的示例可以包含加速度计、陀螺仪、罗盘、图像捕获装置、键盘、诸如鼠标的光标控制装置、触控笔、触摸板、条形码读取器、快速响应（QR）码读取器、任何传感器或射频识别（RFID）读取器。
计算装置1400可以具有任何期望的形状因子，诸如手持或移动计算装置（例如，蜂窝电话、智能电话、移动因特网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等）、桌面计算装置、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录仪或可穿戴计算装置。在一些实施例中，计算装置1400可以是处理数据的任何其他电子装置。
以下示例关于另外的实施例。不同实施例的各种特征可以与包含的一些特征以及排除的其他特征不同地组合以适合各种不同的应用。
示例1是一种集成电路（IC）封装，包含：在一个面上具有多个接触件的管芯；在所述管芯的面上的电介质材料，其中，所述电介质材料与所述多个接触件接触并且具有大于所述管芯的面积的面积；以及延伸通过所述电介质材料的具有第一端和第二端的导电通路，其中，所述第一端电耦合到所述多个接触件的单独接触件，并且其中，所述第二端在所述电介质材料的顶表面处并且定位在所述管芯的面积之外。
示例2可以包含示例1的主题，并且还可以规定所述导电通路对角地延伸通过所述电介质材料。
示例3可以包含示例1-2中任一项的主题，并且还可以规定所述电介质材料包括高分子化合物、聚树脂模制化合物、弹性体模制化合物和硅中的一种或多种。
示例4可以包含示例1-3中任一项的主题，并且还可以规定所述电介质材料的最大厚度小于或等于1.5毫米。
示例5可以包含示例1-4中任一项的主题，并且还可以规定所述导电通路包括铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。
示例6可以包含示例1-5中任一项的主题，并且还可以规定所述导电通路的长度在0.5毫米和500毫米之间。
示例7可以包含示例1-6中任一项的主题，并且还可以规定所述导电通路的厚度在30微米和300微米之间。
示例8可以包含示例1-7中任一项的主题，并且还可以包含在所述多个接触件上的金属种子层。
示例9可以包含示例1-8中任一项的主题，并且还可以包含在所述导电通路的第二端上的焊料。
示例10可以包含示例1-9中任一项的主题，并且还可以包含：延伸通过所述电介质材料的具有第三端和第四端的第二导电通路，其中，所述第三端电耦合到所述多个接触件的第二单独接触件，并且其中，所述第四端在所述电介质材料的顶表面处；以及延伸通过所述电介质材料的具有第五端和第六端的第三导电通路，其中，所述第五端电耦合到所述多个接触件的第三单独接触件，并且其中，所述第六端电耦合到在所述电介质材料的顶表面处的所述第四端。
示例11可以包含示例1-10中任一项的主题，并且还可以包含：电路板，其中所述管芯经由所述导电通路电耦合到所述电路板。
示例12是一种集成电路（IC）结构，包含：在一个面上具有多个第一接触件的管芯；与所述管芯的面接触的电介质层；以及第一导电通路，其连接到所述多个第一接触件的第一单独接触件并且相对于所述管芯的面对角地延伸通过所述电介质层。
示例13可以包含示例12的主题，并且还可以规定所述第一导电通路延伸到所述电介质层的顶表面。
示例14可以包含示例12-13中任一项的主题，并且还可以包含：第二导电通路，其连接到所述多个第一接触件中的第二单独接触件并且对角地延伸通过所述电介质层以在所述电介质层的顶表面处与所述第一导电通路电耦合。
示例15可以包含示例12-14中任一项的主题，并且还可以规定所述电介质层包括高分子化合物、聚树脂模制化合物、弹性体模制化合物和硅中的一种或多种。
示例16可以包含示例12-15中任一项的主题，并且还可以规定所述第一导电通路包括铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。
示例17可以包含示例12-16中任一项的主题，并且还可以规定所述第一导电通路还包含在所述多个第一接触件上的金属种子层。
示例18可以包含示例12-17中任一项的主题，并且还可以规定所述第一导电通路还包含在所述电介质层的顶表面处的焊料。
示例19可以包含示例12-18中任一项的主题，并且还可以规定所述电介质层具有大于所述管芯的面积的面积，并且所述第一导电通路延伸超出所述管芯的面积。
示例20可以包含示例13的主题，并且还可以规定所述电介质层具有大于所述管芯的面积的面积，并且还可以包含：在所述电介质层的顶表面处的多个第二接触件，其中，所述多个第二接触件被布置成与所述多个第一接触件相比较不密集。
示例21可以包含示例13的主题，并且还可以包含：在所述电介质层的顶表面处的多个第二接触件，其中，所述多个第二接触件被布置成与所述多个第一接触件相比更加密集。
示例22可以包含示例19的主题，并且还可以包含：电路板，其中所述管芯经由所述第一导电通路电耦合到所述电路板。
示例23可以包含示例21的主题，并且还可包含：电子部件，其中所述管芯经由所述第一导电通路电耦合到所述电子部件。
示例24是一种制作集成电路（IC）结构的方法，包含：在管芯的面上形成电介质层，其中，所述管芯的面包含多个接触件；形成通过所述电介质层的一个或多个隧道，所述一个或多个隧道从所述电介质层的顶表面相对于所述管芯的面对角地延伸到所述多个接触件的单独接触件；以及用导电材料填充所述一个或多个隧道以形成一个或多个导电通路。
示例25可以包含示例24的主题，并且还可以包含：在用导电材料进行填充之前从所述一个或多个隧道移除电介质材料。
示例26可以包含示例24的主题，并且还可以包含：在所述电介质层的顶表面处，将焊料附接到所述一个或多个导电通路。
示例27可以包含示例24的主题，并且还可以包含：经由所述一个或多个导电通路将所述管芯电耦合到电路板。
示例28可以包含示例27的主题，并且还可以规定通过表面安装技术工艺将所述管芯电耦合到所述电路板。
示例29可以包含示例27的主题，并且还可以包含：将底部填充材料沉积在所述管芯上的电介质层与所述电路板之间的间隙中。
示例30可以包含示例24的主题，并且还可以包含：在所述多个接触件上溅射种子层。
示例31可以包含示例24的主题，并且还可以规定所述一个或多个导电通路朝向所述管芯的外边缘对角地延伸。
示例32可以包含示例24的主题，并且还可以规定所述一个或多个导电通路朝向所述管芯的中心点或中心线对角地延伸。
示例33是一种计算装置，包含：集成电路（IC）组件，其包含：在一个面上具有多个接触件的管芯；在所述管芯的面上的电介质材料，其中，所述电介质材料与所述多个接触件接触并且具有大于所述管芯的面积的面积；以及延伸通过所述电介质材料的具有第一端和第二端的导电通路，其中，所述第一端电耦合到所述多个接触件的单独接触件，并且其中，所述第二端在所述电介质材料的顶表面处并且定位在所述管芯的面积之外；以及电路板，其中，所述电路板经由所述导电通路电耦合到所述管芯。
示例34可以包含示例33的主题，并且还可以规定所述导电通路对角地延伸通过所述电介质材料。
示例35可以包含示例33-34中任一项的主题，并且还可以规定所述电介质材料包括高分子化合物、聚树脂模制化合物、弹性体模制化合物和硅中的一种或多种。
示例36可以包含示例33-35中任一项的主题，并且还可以规定所述电介质材料的最大厚度小于或等于1.5毫米。
示例37可以包含示例33-36中任一项的主题，并且还可以规定所述导电通路包括铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。
示例38可以包含示例33-37中任一项的主题，并且还可以规定所述导电通路的长度在0.5毫米到500毫米的范围内。
示例39可以包含示例33-38中任一项的主题，并且还可以规定所述导电通路的厚度在30微米至300微米的范围内。
示例40可以包含示例33-39中任一项的主题，并且还可以包含在所述多个接触件上的金属种子层。
示例41可以包含示例33-40中任一项的主题，并且还可以包含在所述导电通路的第二端上的焊料。
示例42可以包含示例33-41中任一项的主题，并且还可以包含：延伸通过所述电介质材料的具有第三端和第四端的第二导电通路，其中，所述第三端电耦合到所述多个接触件的第二单独接触件，并且其中，所述第四端在所述电介质材料的顶表面处；以及延伸通过所述电介质材料的具有第五端和第六端的第三导电通路，其中，所述第五端电耦合到所述多个接触件的第三单独接触件，并且其中，所述第六端电耦合到在所述电介质材料的顶表面处的所述第四端。

Claims (25)

1.一种集成电路（IC）封装，包括：
在一个面上具有多个接触件的管芯；
在所述管芯的面上的电介质材料，其中，所述电介质材料与所述多个接触件接触并且具有大于所述管芯的面积的面积；以及
延伸通过所述电介质材料的具有第一端和第二端的导电通路，其中，所述第一端电耦合到所述多个接触件的单独接触件，并且其中，所述第二端在所述电介质材料的顶表面处并且定位在所述管芯的面积之外。
2.根据权利要求1所述的IC封装，其中，所述导电通路对角地延伸通过所述电介质材料。
3.根据权利要求1-2中任一项所述的IC封装，其中，所述电介质材料包括高分子化合物、聚树脂模制化合物、弹性体模制化合物和硅中的一种或多种。
4.根据权利要求1-3中任一项所述的IC封装，其中，所述电介质材料的最大厚度小于或等于1.5毫米。
5.根据权利要求1-4中任一项所述的IC封装，其中，所述导电通路包括铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。
6.根据权利要求1-5中任一项所述的IC封装，其中，所述导电通路的长度在0.5毫米和500毫米之间。
7.根据权利要求1-6中任一项所述的IC封装，其中，所述导电通路的厚度在30微米和300微米之间。
8.根据权利要求1-7中任一项所述的IC封装，还包括在所述多个接触件上的金属种子层。
9.根据权利要求1-8中任一项所述的IC封装，还包括在所述导电通路的第二端上的焊料。
10.根据权利要求1-9中任一项所述的IC封装，还包括：
延伸通过所述电介质材料的具有第三端和第四端的第二导电通路，其中，所述第三端电耦合到所述多个接触件的第二单独接触件，并且其中，所述第四端在所述电介质材料的顶表面处；以及
延伸通过所述电介质材料的具有第五端和第六端的第三导电通路，其中，所述第五端电耦合到所述多个接触件的第三单独接触件，并且其中，所述第六端电耦合到在所述电介质材料的顶表面处的所述第四端。
11.根据权利要求1-10中任一项所述的IC封装，还包括：
电路板，其中，所述管芯经由所述导电通路电耦合到所述电路板。
12.一种集成电路（IC）结构，包括：
在一个面上具有多个第一接触件的管芯；
与所述管芯的面接触的电介质层；以及
第一导电通路，其连接到所述多个第一接触件的第一单独接触件并且相对于所述管芯的面对角地延伸通过所述电介质层。
13.根据权利要求12所述的IC结构，其中，所述第一导电通路延伸到所述电介质层的顶表面。
14.根据权利要求12-13中任一项所述的IC结构，还包括：
第二导电通路，其连接到所述多个第一接触件中的第二单独接触件并且对角地延伸通过所述电介质层以在所述电介质层的顶表面处与所述第一导电通路电耦合。
15.根据权利要求12-14中任一项所述的IC结构，其中，所述电介质层包括高分子化合物、聚树脂模制化合物、弹性体模制化合物和硅中的一种或多种。
16.根据权利要求12-15中任一项所述的IC结构，其中，所述第一导电通路包括铜、焊料、锡、镍、铝、钛、不锈钢、铍、钼、钨、碳化硅和碳化钨中的一种或多种。
17.根据权利要求12-16中任一项所述的IC结构，其中，所述电介质层具有大于所述管芯的面积的面积，并且其中，所述第一导电通路延伸超出所述管芯的面积。
18.根据权利要求13所述的IC结构，其中，所述电介质层具有大于所述管芯的面积的面积，并且还包括：
在所述电介质层的顶表面处的多个第二接触件，其中，所述多个第二接触件被布置成与所述多个第一接触件相比较不密集。
19.根据权利要求13所述的IC结构，还包括：
在所述电介质层的顶表面处的多个第二接触件，其中，所述多个第二接触件被布置成与所述多个第一接触件相比更加密集。
20.一种制作集成电路（IC）结构的方法，包括：
在管芯的面上形成电介质层，其中，所述管芯的面包含多个接触件；
形成通过所述电介质层的一个或多个隧道，所述一个或多个隧道从所述电介质层的顶表面相对于所述管芯的面对角地延伸到所述多个接触件的单独接触件；以及
用导电材料填充所述一个或多个隧道以形成一个或多个导电通路。
21.根据权利要求20所述的方法，还包括：
在用导电材料进行填充之前从所述一个或多个隧道移除电介质材料。
22.根据权利要求20所述的方法，还包括：
经由所述一个或多个导电通路将所述管芯电耦合到电路板。
23.一种计算装置，包括：
集成电路（IC）组件，其包括：
在一个面上具有多个接触件的管芯；
在所述管芯的面上的电介质材料，其中，所述电介质材料与所述多个接触件接触并且具有大于所述管芯的面积的面积；以及
延伸通过所述电介质材料的具有第一端和第二端的导电通路，其中，所述第一端电耦合到所述多个接触件的单独接触件，并且其中，所述第二端在所述电介质材料的顶表面处并且定位在所述管芯的面积之外；以及
电路板，其中，所述电路板经由所述导电通路电耦合到所述管芯。
24.根据权利要求23所述的计算装置，其中，所述导电通路对角地延伸通过所述电介质材料。
25.根据权利要求23-24中任一项所述的计算装置，还包括：
延伸通过所述电介质材料的具有第三端和第四端的第二导电通路，其中，所述第三端电耦合到所述多个接触件的第二单独接触件，并且其中，所述第四端在所述电介质材料的顶表面处；以及
延伸通过所述电介质材料的具有第五端和第六端的第三导电通路，其中，所述第五端电耦合到所述多个接触件的第三单独接触件，并且其中，所述第六端电耦合到在所述电介质材料的顶表面处的所述第四端。
CN201811106600.0A 2017-09-24 2018-09-21 集成电路封装 Pending CN109560056A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/713,660 US10515912B2 (en) 2017-09-24 2017-09-24 Integrated circuit packages
US15/713660 2017-09-24

Publications (1)

Publication Number Publication Date
CN109560056A true CN109560056A (zh) 2019-04-02

Family

ID=65808512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811106600.0A Pending CN109560056A (zh) 2017-09-24 2018-09-21 集成电路封装

Country Status (2)

Country Link
US (1) US10515912B2 (zh)
CN (1) CN109560056A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11515204B2 (en) * 2020-12-29 2022-11-29 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems
US11574842B2 (en) 2021-04-14 2023-02-07 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US6982191B2 (en) 2003-09-19 2006-01-03 Micron Technology, Inc. Methods relating to forming interconnects and resulting assemblies
US7820483B2 (en) 2007-02-02 2010-10-26 International Business Machines Corporation Injection molded soldering process and arrangement for three-dimensional structures
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips

Also Published As

Publication number Publication date
US20190096833A1 (en) 2019-03-28
US10515912B2 (en) 2019-12-24

Similar Documents

Publication Publication Date Title
CN109560056A (zh) 集成电路封装
US11798892B2 (en) Embedded die on interposer packages
US10872834B2 (en) Integrated circuit structures with extended conductive pathways
EP3621079A1 (en) Structures and methods for memory cells
US20200395300A1 (en) Substrateless double-sided embedded multi-die interconnect bridge
US20220216149A1 (en) Integrated circuit components with dummy structures
US10910325B2 (en) Integrated circuit packages with conductive element having cavities housing electrically connected embedded components
WO2018112687A1 (en) Integrated circuit die stacks
TW201729441A (zh) 用於磁電阻隨機存取記憶體裝置之電氣端子
US20200091053A1 (en) Integrated circuit package supports having inductors with magnetic material
US11276634B2 (en) High density package substrate formed with dielectric bi-layer
US20190279960A1 (en) Integrated circuit packages with plates
US11557489B2 (en) Cavity structures in integrated circuit package supports
JP2021158335A (ja) 集積回路パッケージ支持体内の磁気構造
EP4264667A1 (en) Microelectronic structures including glass cores
CN107548519A (zh) 用于半导体器件的具有高高宽比的穿过电介质的导电路径
US11289431B2 (en) Electrostatic discharge protection in integrated circuits using materials with optically controlled electrical conductivity
TWI788388B (zh) 用於積體電路結構之間隔物的方向性移除
US20230197540A1 (en) Electrical traces on glass cores in integrated circuit packages and methods of manufacturing the same
US20230395467A1 (en) Glass core architectures with dielectric buffer layer between glass core and metal vias and pads
US20230395445A1 (en) Glass core architectures with dielectric buffer layer between glass core and metal vias and pads
US20230086691A1 (en) Microelectronic assemblies including bridges
Chen et al. Chip Last Fan Out as an Alternative to Chip First

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination