DE112014004720T5 - Auskleidung für Phasenwechselspeicher-(PCM) Array und zugehörige Techniken und Konfigurationen - Google Patents

Auskleidung für Phasenwechselspeicher-(PCM) Array und zugehörige Techniken und Konfigurationen Download PDF

Info

Publication number
DE112014004720T5
DE112014004720T5 DE112014004720.1T DE112014004720T DE112014004720T5 DE 112014004720 T5 DE112014004720 T5 DE 112014004720T5 DE 112014004720 T DE112014004720 T DE 112014004720T DE 112014004720 T5 DE112014004720 T5 DE 112014004720T5
Authority
DE
Germany
Prior art keywords
layer
liner
pcm
disposed
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014004720.1T
Other languages
English (en)
Other versions
DE112014004720B4 (de
Inventor
Noel Rocklein
Qian Tao
Zhe Song
Vishwanath Bhat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112014004720T5 publication Critical patent/DE112014004720T5/de
Application granted granted Critical
Publication of DE112014004720B4 publication Critical patent/DE112014004720B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung beschreiben eine Auskleidung für ein Phasenwechselspeicher-(PCM)Array und zugehörige Techniken und Konfigurationen. In einer Ausführungsform, ein Substrat, ein Array von Phasenwechselspeicher-(PCM)Elementen, das auf dem Substrat angeordnet ist, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial und eine Auskleidung aufweisen, die an Seitenwandflächen der einzelnen PCM-Elemente angeordnet ist, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist. Andere Ausführungsformen können beschrieben und/oder beansprucht sein.

Description

  • Querverweis auf verwandte Anmeldungen
  • Die vorliegende Anmeldung beansprucht die Priorität der US Anmeldung Nr. 14/137,864, eingereicht am 20. Dezember 2013 mit dem Titel “LINER FOR PHASE CHANGE MEMORY (PCM) ARRAY AND ASSOCIATED TECHNIQUES AND CONFIGURATIONS”, deren gesamte Offenbarung hiermit zum Zwecke der Bezugnahme zitiert wird.
  • Gebiet
  • Ausführungsformen der vorliegenden Offenbarung betreffen im Allgemeinen das Gebiet integrierter Schaltungen und insbesondere eine Auskleidung für ein Phasenwechselspeicher-(PCM)Array und zugehörige Techniken und Konfigurationen.
  • Hintergrund
  • Die Phasenwechselspeicher-(Phase Change Memory, PCM)Technologie, wie Mehrfachstapel-Kreuzpunkt-PCM, ist eine vielversprechende Alternative zu einer anderen Technologie nicht flüchtiger Speicher (Non-Volatile Memory, NVM). Gegenwärtig kann in einer Kreuzpunkt-Array-Architektur eine Schutzschicht auf PCM-Elementen eines Array-Stapels gebildet werden, um eine mögliche Beschädigung an den PCM-Elementen während einer anschließenden Abscheidung anderer Materialien zu verhindern, wie eines Füllmaterials, das zum Füllen von Flächen zwischen den PCM-Elementen abgeschieden wird. Gegenwärtige Technologien zur Bildung einer Schutzschicht können jedoch eine Auskleidung vorsehen, die für eine Beschädigung durch anschließende Prozesse anfällig ist, ein Einfüllen von Material zwischen den PCM-Elementen verhindert, nicht imstande ist, eine gute Haftung für eine anschließende Abscheidung von Materialien vorzusehen, nicht imstande ist, ausreichende Sperrschichteigenschaften vorzusehen, um eine Wärmediffusion von Materialien aus den PCM-Elemente zu verhindern und/oder an anderen Mängeln leiden kann, wie destruktiven Abscheidungsprozessen (z.B. hohe Temperatur) zur Bildung der Auskleidung.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen sofort verständlich. Zur Vereinfachung dieser Beschreibung bezeichnen gleiche Bezugszeichen gleiche Strukturelemente. Ausführungsformen sind als Beispiel und nicht zur Einschränkung in den Figuren der beiliegenden Zeichnungen dargestellt.
  • 1 zeigt schematisch eine Draufsicht eines beispielhaften Dies in Wafer-Form und in vereinzelter Form gemäß einigen Ausführungsformen.
  • 2 zeigt schematisch eine Seitenansicht im Querschnitt einer integrierten Schaltungs-(Integrated Circuit, IC)Gruppe gemäß einigen Ausführungsformen.
  • 3 zeigt schematisch eine Seitenansicht im Querschnitt einer Phasenwechselspeicher-(PCM)Vorrichtung in verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen.
  • 4 ist ein Ablaufdiagramm eines Herstellungsverfahrens einer PCM-Vorrichtung gemäß einigen Ausführungsformen.
  • 5 zeigt schematisch ein beispielhaftes System, das eine PCM-Vorrichtung gemäß verschiedenen hier beschriebenen Ausführungsformen enthält.
  • Ausführliche Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung beschreiben eine Auskleidung für ein Phasenwechselspeicher-(PCM)Array und zugehörige Techniken und Konfigurationen. In der folgenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil derselben bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in welcher zur Veranschaulichung Ausführungsformen gezeigt sind, in welchen der Gegenstand der vorliegenden Offenbarung in die Praxis umgesetzt werden kann. Es ist klar, dass andere Ausführungsformen verwendet und strukturelle und logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende Beschreibung nicht in einem einschränkenden Sinn zu verstehen und der Umfang von Ausführungsformen ist durch die beiliegenden Ansprüche und deren Äquivalente definiert.
  • Verschiedene Vorgänge sind wiederum als mehrere einzelne Vorgänge in einer Weise beschrieben, die für ein Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass sie eine unbedingte Abhängigkeit der Vorgänge von dieser Reihenfolge voraussetzt. Insbesondere können diese Vorgänge nicht in der dargestellten Reihenfolge ausgeführt werden. Die beschriebenen Vorgänge können in einer anderen Reihenfolge als die beschriebene Ausführungsform ausgeführt werden. In zusätzlichen Ausführungsformen können verschiedene zusätzliche Vorgänge ausgeführt und/oder beschriebene Vorgänge unterlassen werden.
  • Für den Zweck der vorliegenden Offenbarung bedeutet die Phrase “A und/oder B” (A), (B) oder (A und B). Für den Zweck der vorliegenden Offenbarung bedeutet die Phrase “A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann die Phrasen “in einer Ausführungsform” oder “in Ausführungsformen” verwenden, die sich jeweils auf eine oder mehrere derselben oder verschiedener Ausführungsformen beziehen können. Ferner sind die Begriffe “aufweisend”, “enthaltend”, “habend” und dergleichen, wie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, synonym. Der Begriff “gekoppelt” kann sich auf eine direkte Verbindung, eine indirekte Verbindung oder eine indirekte Kommunikation beziehen.
  • Wie hier verwendet, kann sich der Begriff “Modul” auf eine anwendungsspezifische integrierte Schaltung (Application Specific Integrated Circuit, ASIC), eine elektronische Schaltung, einen Prozessor (geteilt, zweckbestimmt oder eine Gruppe) und/oder einen Speicher (geteilt, zweckbestimmt oder eine Gruppe), die ein oder mehrere Software- oder Firmware-Programme ausführen, eine kombinatorische logische Schaltung, eine Zustandsmaschine und/oder andere geeignete Komponenten, die die beschriebene Funktionalität vorsehen, beziehen, ein Teil dieser sein oder diese enthalten.
  • 1 zeigt schematisch eine Draufsicht eines beispielhaften Dies 102 in Wafer-Form 10 und in vereinzelter Form 100 gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen kann das Die 102 eines von mehreren Dies (z.B. Dies 102, 102a, 102b) eines Wafers 11 sein, der aus einem Halbleitermaterial wie zum Beispiel Silizium oder einem anderen geeigneten Material besteht. Die mehreren Dies können auf einer Oberfläche des Wafers 11 gebildet sein. Jedes der Dies kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das Phasenwechselspeicher-(PCM)Elemente mit einer Auskleidung wie hier beschrieben enthält. Zum Beispiel kann das Die 102 gemäß einigen Ausführungsformen einen Schaltkreis 103 einer PCM-Vorrichtung enthalten. Gemäß verschiedenen Ausführungsformen kann der Schaltkreis 103 ein oder mehrere PCM-Element(e) (z.B. Zellen) enthalten, die in einem Array konfiguriert sein können. Die PCM-Elemente können zum Beispiel ein Phasenwechselmaterial wie ein Chalkogenidglas enthalten, das durch Anlegen von Wärme, die durch elektrischen Strom erzeugt wird, zwischen kristallinem und amorphem Zustand umgeschaltet werden kann. Der Zustand (z.B. kristallin/amorph) des Phasenwechselmaterials kann einem logischen Wert (z.B. 1 oder 0) der PCM-Elemente entsprechen. Der Schaltkreis 103 kann in einigen Ausführungsformen Teil einer PCM- und Schalt-(PCMS)Vorrichtung sein. Das heißt, die PCM-Elemente können einen Schalter, wie zum Beispiel einen Ovonic-Schwellenwertschalter (Ovonic Threshold Switch, OTS), enthalten, der zur Verwendung in Selektions-/Programmierungsvorgängen der PCM-Elemente konfiguriert ist.
  • Der Schaltkreis 103 kann ferner eine oder mehrere Bit-Leitung(en) und eine oder mehrere Wortleitung(en) enthalten, die an die PCM-Elemente gekoppelt sind. Die Bit-Leitungen und Wortleitungen können in einigen Ausführungsformen so konfiguriert sein, dass jedes der PCM-Elemente an einem Schnittpunkt jeder einzelnen Bit-Leitung und Wortleitung angeordnet ist. Eine Spannung oder Vorspannung kann an ein PCM-Zielelement der PCM-Elemente unter Verwendung der Wortleitungen und der Bit-Leitungen angelegt werden, um die Zielzelle für einen Schreib- oder Lesevorgang zu wählen. Bit-Leitungstreiber können an die Bit-Leitungen gekoppelt sein und Wortleitungstreiber können an die Wortleitungen gekoppelt sein, um ein Decodieren/Auswählen der PCM-Elemente zu erleichtern. Kondensatoren und Widerstandelemente können an die Bit-Leitungen und die Wortleitungen gekoppelt sein. Der Schaltkreis 103 kann in einigen Ausführungsformen andere geeignete Vorrichtungen und Konfigurationen enthalten. Zum Beispiel kann der Schaltkreis 103 ein oder mehrere Modul(e) enthalten, die zum Durchführen eines Lese-, Programm-, Verifizierungs- und/oder Analysevorgangs konfiguriert sind.
  • In einigen Ausführungsformen kann der Schaltkreis 103 unter Verwendung von PCM-Herstellungstechniken und/oder anderer geeigneter Halbleiterherstellungstechniken gebildet werden. Es wird festgehalten, dass der Schaltkreis 103 in 1 nur schematisch dargestellt ist und eine breite Auswahl einer geeigneten Logik oder eines Speichers in der Form eines Schaltkreises darstellen kann, die bzw. der zum Beispiel eine oder mehrere Zustandsmaschine(n) enthält, die einen Schaltkreis und/oder gespeicherte Anweisungen (z.B. Firmware oder Software) enthält (enthalten), die zum Ausführen von Aktionen, wie Lese-, Programm-, Verifizierungs- und/oder Analysevorgangs konfiguriert sind.
  • Sobald ein Herstellungsprozess des Halbleiterprodukts beendet ist, kann der Wafer 11 einem Vereinzelungsprozess unterzogen werden, in dem die Dies (z.B. Dies 102, 102a, 102b) voneinander getrennt werden, um einzelne “Chips” des Halbleiterprodukts vorzusehen. Der Wafer 11 kann eine Reihe von Größen aufweisen. In einigen Ausführungsformen hat der Wafer 11 einen Durchmesser im Bereich von etwa 25,4 mm bis etwa 450 mm. Der Wafer 11 kann in anderen Ausführungsformen andere Größen und/oder Formen enthalten. Gemäß verschiedenen Ausführungsformen kann der Schaltkreis 103 auf einem Halbleitersubstrat in Wafer-Form 10 oder vereinzelter Form 100 angeordnet sein. In einigen Ausführungsformen kann das Die 102 eine Logik oder einen Speicher oder Kombinationen davon enthalten.
  • 2 zeigt schematisch eine Seitenansicht im Querschnitt einer integrierten Schaltung (IC) Gruppe 200, gemäß einigen Ausführungsformen. In einigen Ausführungsformen kann die IC Gruppe 200 einen oder mehrere Die(s) (in der Folge “Die 102”) enthalten, die elektrisch und/oder physikalisch mit einem Package-Substrat 121 gekoppelt sind. Das Die 102 kann einen Schaltkreis (z.B. Schaltkreis 103 von 1) enthalten, der PCM-Elemente mit einer Auskleidung wie hier beschrieben enthält. In einigen Ausführungsformen kann das Package-Substrat 121, wie erkennbar ist, mit einer Leiterplatte 122 gekoppelt ist. Das Die 102 kann ein einzelnes Produkt darstellen, das aus einem Halbleitermaterial (z.B. Silizium) unter Verwendung von Halbleiterherstellungstechniken wie Dünnfilmabscheidung, Lithografie, Ätzen und dergleichen hergestellt wird, die in Verbindung mit der Bildung von PCM-Vorrichtungen verwendet werden. In einigen Ausführungsformen kann das Die 102 einen Prozessor, Speicher, System-on-Chip (SoC) oder in einigen Ausführungsformen eine ASIC enthalten oder Teil davon sein. In einigen Ausführungsformen kann ein elektrisch isolierendes Material wie zum Beispiel eine Vergussmasse oder ein Unterfüllungsmaterial (nicht dargestellt) zumindest einen Abschnitt des Dies 102 und/oder Verbindungsstrukturen 106 auf Die-Ebene einkapseln.
  • Das Die 102 kann am Package-Substrat 121 gemäß einer breiten Auswahl geeigneter Konfigurationen befestigt sein, enthaltend zum Beispiel eine direkte Kopplung mit dem Package-Substrat 121 in einer Flip-Chip-Konfiguration, wie dargestellt. In der Flip-Chip-Konfiguration ist eine aktive Seite, S1, des Dies 102, die einen aktiven Schaltkreis enthält, an einer Oberfläche des Package-Substrats 121 mit Hilfe von Zwischenverbindungsstrukturen 106 auf Die-Ebene wie Höckern, Säulen oder anderen geeigneten Strukturen befestigt, die auch das Die 102 elektrisch mit dem Package-Substrat 121 koppeln können. Die aktive Seite S1 des Dies 102 kann einen Schaltkreis wie zum Beispiel PCM-Elemente enthalten. Eine inaktive Seite, S2, kann gegenüber der aktiven Seite S1 angeordnet sein, wie erkennbar ist. In anderen Ausführungsformen kann das Die 102 auf einem anderen Die angeordnet sein, das mit dem Package-Substrat 121 in einer aus einer Reihe geeigneter gestapelter Die-Konfigurationen gekoppelt ist. Zum Beispiel kann ein Prozessor-Die mit dem Package-Substrat 121 in einer Flip-Chip-Konfiguration gekoppelt sein und das Die 102 kann auf dem Prozessor-Die in einer Flip-Chip-Konfiguration montiert und mit dem Package-Substrat mit Hilfe von Siliziumdurchkontaktierungen (Through-Silicon Vias, TSVs) elektrisch gekoppelt sein, die durch das Prozessor-Die gebildet sind. In weiteren Ausführungsformen kann das Die 102 im Package-Substrat 121 eingebettet oder mit einem Die gekoppelt sein, das im Package-Substrat 121 eingebettet ist. Andere Dies können in anderen Ausführungsformen mit dem Package-Substrat 121 in einer Seite-an-Seite-Konfiguration mit dem Die 102 gekoppelt sein.
  • In einigen Ausführungsformen können die Zwischenverbindungsstrukturen 106 auf Die-Ebene zum Leiten elektrischer Signale zwischen dem Die 102 und dem Package-Substrat 121 konfiguriert sein. Die elektrischen Signale können zum Beispiel Eingangs-/Ausgangs-(Input/Output, I/O)Signale und/oder Leistungs-/Massesignale enthalten, die in Verbindung mit einem Betrieb des Dies verwendet werden. Die Zwischenverbindungsstrukturen 106 auf Die-Ebene können mit entsprechenden Die-Kontakten, die auf der aktiven Seite S1 des Dies 102 angeordnet sind, und entsprechenden Package-Kontakten, die auf dem Package-Substrat 121 angeordnet sind, gekoppelt sein. Die Die-Kontakte und/oder Package-Kontakte können zum Beispiel Pads, Durchkontaktierungen, Gräben, Bahnen und/oder andere geeignete Kontaktstrukturen enthalten. In einigen Ausführungsformen ist das Package-Substrat 121 ein auf Epoxid basierendes Laminatsubstrat mit einem Kern und/oder Laminatschichten, wie zum Beispiel ein Ajinomoto Build-up Film (ABF) Substrat. Das Package-Substrat 121 kann in anderen Ausführungsformen andere geeignete Arten von Substraten enthalten, einschließlich zum Beispiel Substrate, die aus Glas, Keramik oder Halbleitermaterialien gebildet sind.
  • Das Package-Substrat 121 kann Leitungsmerkmale enthalten, die zum Leiten elektrischer Signale zum oder vom Die 102 konfiguriert sind. Die elektrischen Leitungsmerkmale können zum Beispiel Package-Kontakte (z.B. Pads 110) enthalten, die auf einer oder mehreren Oberfläche(n) des Package-Substrats 121 angeordnet sind, und/oder interne Leitungsmerkmale (nicht dargestellt), wie zum Beispiel Gräben, Durchkontaktierungen oder andere Zwischenverbindungsstrukturen, um elektrische Signale durch das Package-Substrat 121 zu leiten.
  • Die Leiterplatte 122 kann eine gedruckte Leiterplatte (PCB) sein, die aus einem elektrisch isolierenden Material wie einem Epoxidlaminat besteht. Zum Beispiel kann die Leiterplatte 122 elektrisch isolierende Schichten enthalten, die aus Materialien wie zum Beispiel Polytetrafluorethylen, Phenolbaumwollpapiermaterialien, wie Flame Retardant 4 (FR-4), FR-1, Baumwollpapier und Epoxidmaterialien wie CEM-1 oder CEM-3 oder Glasgewebematerialien bestehen, die mit einem Epoxidharz-Prepregmaterial aneinander laminiert sind. Zwischenverbindungsstrukturen (nicht dargestellt) wie Bahnen, Gräben, Durchkontaktierungen, können durch die elektrisch isolierenden Schichten gebildet werden, um die elektrischen Signale des Dies 102 durch die Leiterplatte 122 zu leiten. Die Leiterplatte 122 kann in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. In einigen Ausführungsformen ist die Leiterplatte 122 eine Hauptplatine (z.B. Hauptplatine 502 von 5).
  • Zwischenverbindungen auf Package-Ebene, wie zum Beispiel Lotkugeln 112, können an Pads 110 auf dem Package-Substrat 121 und/oder auf der Leiterplatte 122 gekoppelt sein, um entsprechende Lötverbindungen zu bilden, die dazu konfiguriert sind, die elektrischen Signale zwischen dem Package-Substrat 121 und der Leiterplatte 122 weiterzuleiten. Die Pads 110 können aus jedem geeigneten elektrisch leitenden Material bestehen, wie Metall, das zum Beispiel Nickel (Ni), Palladium (Pd), Gold (Au), Silber (Ag), Kupfer (Cu) und Kombinationen davon enthält. Die Zwischenverbindung auf Package-Ebene kann andere Strukturen und/oder Konfigurationen enthalten, einschließlich zum Beispiel Land-Grid Array-(LGA)Strukturen und dergleichen.
  • Die IC-Gruppe 200 kann in anderen Ausführungsformen eine breite Auswahl anderer geeigneter Konfigurationen enthalten, einschließlich zum Beispiel geeigneter Kombinationen von Flip-Chip- und/oder Drahtbonding-Konfigurationen, Interposer, Multi-Chip-Package-Konfigurationen, einschließlich System-in-Package-(SiP) und/oder Package-on-Package-(PoP)Konfigurationen. In einigen Ausführungsformen können andere geeignete Techniken zum Leiten elektrischer Signale zwischen dem Die 102 und anderen Komponenten der IC-Gruppe 200 verwendet werden.
  • 3 zeigt schematisch eine Seitenansicht im Querschnitt einer PCM-Vorrichtung in verschiedenen Herstellungsstufen gemäß einigen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist eine PCM-Vorrichtung 300a nach der Bildung eines Arrays von PCM-Elementen 316a, 316b, 316c auf einer darunterliegenden Schicht dargestellt, wie zum Beispiel einer Wortleitungs-(WL)Schicht 330. Die PCM-Elemente 316a, 316b, 316c können in anderen Ausführungsformen auf anderen geeigneten darunterliegenden Schichten gebildet sein, wie zum Beispiel einer Bitleitungsschicht. Die PCM-Vorrichtung 300a kann auf einem Substrat wie zum Beispiel einem Halbleitersubstrat (z.B. Halbleitersubstrat des Dies 102) gebildet sein. Obwohl nicht dargestellt, kann (können) eine oder mehrere andere Struktur(en) und/oder Schichten zwischen der PCM-Vorrichtung 330a und dem Substrat angeordnet sein. Die PCM-Elemente 316a, 316b, 316c können PCM Zellen darstellen. Obwohl nur drei PCM-Elemente 316a, 316b, 316c in 3 dargestellt sind, kann die PCM-Vorrichtung 300a in verschiedenen Ausführungsformen eine andere geeignete Anzahl von PCM-Elementen enthalten.
  • In einigen Ausführungsformen besteht jedes der PCM-Elemente 316a, 316b, 316c aus einem Schichtenstapel 314. Zum Beispiel kann der Schichtenstapel 314 eine erste Schicht 332, eine zweite Schicht 334, eine dritte Schicht 336, eine vierte Schicht 338 und eine fünfte Schicht 340 enthalten. Die erste Schicht 332, die dritte Schicht 336 und die fünfte Schicht 340 können jeweils Kohlenstoff aufweisen und als eine “Kohlenstoffschicht” bezeichnet werden. Die erste Schicht 332, die dritte Schicht 336 und die fünfte Schicht 340 können als Elektroden dienen und können in verschiedenen Ausführungsformen zusätzliche Materialien enthalten, wie zum Beispiel Platin (Pt), Gold (Au) und dergleichen. Die zweite Schicht 334 und vierte Schicht 338 können jeweils ein Chalkogenidmaterial aufweisen und als “Chalkogenidschicht” bezeichnet werden. In einigen Ausführungsformen können sich das Chalkogenidmaterial der zweiten Schicht 334 und vierten Schicht 338 chemisch voneinander unterscheiden. In einigen Ausführungsformen kann der Stapel 314 aus Schichten eine sechste Schicht 342 enthalten, wie zum Beispiel eine Hartmaskenschicht, die zum Strukturieren des Schichtenstapels 314 verwendet wird, um einzelne PCM-Elemente des Arrays von PCM-Elementen 316a, 316b, 316c vorzusehen. Gemäß verschiedenen Ausführungsformen kann die Hartmaskenschicht Siliziumnitrid oder jede andere geeignete Strukturierungsschicht enthalten. Der Schichtenstapel 314 kann in einigen Ausführungsformen mehr oder weniger Schichten oder zusätzliche Zwischenschichten zwischen den Schichten 332, 334, 336, 338, 340, 342 enthalten.
  • The PCM-Vorrichtung 300b kann die PCM-Vorrichtung 300a nach einer Bildung einer Auskleidung 344 auf den PCM-Elementen 316a, 316b, 316c darstellen. Gemäß verschiedenen Ausführungsformen kann die Auskleidung 344 als Schutzbarriere für die PCM-Elemente 316, 316b, 316c und/oder als Haftschicht zur Erleichterung eines Anhaftens anschließender Materialien dienen, die auf der Auskleidung 344 abgeschieden werden. Zum Beispiel kann die Auskleidung 344 eine Wärmediffusion von Materialien aus den Schichten 332, 334, 336, 338, 340, 342 der PCM-Elemente 316a, 316b, 316c verhindern. Wie erkennbar ist, kann die Auskleidung 344 an Seitenwandflächen 350 der einzelnen PCM-Elemente 316a, 316b, 316c angeordnet werden (z.B. direkt auf Material der Schichten 332, 334, 336, 338, 340, 342) und kann so konfiguriert sein, dass sie in einigen Ausführungsformen die Seitenwandflächen 350 vollständig bedeckt. In einigen Ausführungsformen kann die Auskleidung 344 ferner auf einer oberen Oberfläche 352 der PCM-Elemente 316a, 316b, 316c angeordnet sein, um die obere Oberfläche 352 zu bedecken. Die Auskleidung 344 kann sich an freiliegende Oberflächen der PCM-Vorrichtung 300b, die Oberflächen der PCM-Elemente 316a, 316b, 316c und Oberfläche der Wortleitung-Schicht 330 zwischen den PCM-Elementen 316a, 316b, 316c, anpassend abgeschieden werden. In einigen Ausführungsformen kann die Auskleidung 344 eine im Wesentlichen gleichförmige Dicke haben.
  • In einigen Ausführungsformen weist die Auskleidung 344 Aluminium (Al), Silizium (Si) und Sauerstoff (O) auf. Zum Beispiel kann die Auskleidung 344 aus Aluminiumsiliziumoxid (AlxSiyOz) bestehen, wobei x, y und z geeignete relative Mengen von Al, Si bzw. O darstellen. In einigen Ausführungsformen hat y/(x + y) einen Wert von 0,05 bis 0,6. Der Wert z kann in einigen Ausführungsformen wie folgt berechnet werden: z = 1,5x + 2y. Andere geeignete Materialien und/oder Bereiche von x, y und z können in anderen Ausführungsformen verwendet werden. Zum Beispiel kann in einigen Ausführungsformen abgeschiedenes Al, Si und abgeschiedener O ferner mit anderen geeigneten Elementen wie zum Beispiel Kohlenstoff (C) oder Stickstoff (N) kombiniert werden, um AlSiOC und/oder AlSiON oder Kombinationen davon zu bilden, und dergleichen.
  • Die Auskleidung 344 kann zum Beispiel mit Hilfe einer Atomlagenabscheidung (ALD) oder chemischen Dampfphasenabscheidung (CVD) abgeschieden werden. In einigen Ausführungsformen kann eine Auskleidung 344, die Aluminiumsiliziumoxid (AlxSiyOz) aufweist, durch einen ALD-Prozess auf Wasserbasis (z.B. wird Wasser als Oxidationsmittel verwendet) abgeschieden werden, der bei einer Temperatur von weniger als 250°C durchgeführt wird. Die Bildung einer Auskleidung 344 bei einer Temperatur unter 250°C kann eine Beschädigung des Chalkogenidmaterials der PCM-Elemente 316a, 316b, 316c verringern oder verhindern, die bei erhöhten Temperaturen auftreten kann. Die Verwendung eines Prozesses auf Wasserbasis kann eine Beschädigung der Auskleidung 344 und anderer freiliegender Materialien verringern oder verhindern, die durch Ozon oder andere Oxidationsmittel, die stärker als Wasser sind, verursacht wird. In anderen Ausführungsformen kann ein CVD-Prozess unter 250°C zur Bildung der Auskleidung 344 mit Hilfe zum Beispiel direktem oder fernem Plasma durchgeführt werden.
  • Zum Beispiel kann ein TMA/Spülung/H2O/Spülung (TMA = Trimethylaluminum) ALD-Prozess einen 3DMAS/Spülung/H2O/Spülung (3DMAS = Tris-Dimethylaminsilan) Prozess erleichtern, um die Auskleidung 344 gemäß den Reaktionen zu bilden, die in den folgenden Gleichungen 1–4 beschrieben sind, wo * eine Oberflächenfunktionsgruppe angibt. 3DMAS kann ein Si-Vorläufer sein. In den Reaktionen wird TMA/H2O zur Bildung einer hydroxylierten Saatschicht (z.B. Al-OH*) verwendet, um eine 3DMAS-Chemisorption zur Bildung von Al-O-Si-N(CH3)2* Oberflächenspezies zu erleichtern. Einige oder alle dieser Oberflächenspezies können dann mit einer anschließenden H2O-Oberflächenexponierung reagieren, um zusätzliche Oberflächenhydroxylgruppen (Si-OH*) zu bilden. -Al-OH* + Al(CH3)3 → -Al-O-Al(CH3)2* + CH4 [1a] -Si-OH* + Al(CH3)3 → -Si-O-Al(CH3)2* + CH4 [1b] -Al-OH* + HSi[N(CH3)2]3 → -Al-O-Si(H)[N(CH3)2]2* + HN(CH3)2 [2a] -Si-OH* + HSi[N(CH3)2]3 → -Si-O-Si(H)[N(CH3)2]2* + HN(CH3)2 [2b] -Al-OH* + HSi[N(CH3)2]3 → -Al-O-Si[N(CH3)2]3* + H2 [2c] -Si-OH* + HSi[N(CH3)2]3 → -Si-O-Si[N(CH3)2]3* + H2 [2d] -O-Al-CH3* + H2O → -O-Al-OH* + CH4 [3a] -O-Si-N(CH3)2* + H2O → -O-Si-OH* + HN(CH3)2 [3b] -O-Si-H* + H2O → -O-Si-OH* + H2 [3c] -O-Si-H* + Al(CH3)3 → -O-Si-CH3* + HAl(CH3)2 [4a] -O-Si-H* + HSi[N(CH3)2]3 → -O-Si[N(CH3)2]3* + H2Si[N(CH3)2] [4b]
  • Unabhängig von den exakten verwendeten Chemikalien kann gemäß verschiedenen Ausführungsformen ein ALD-Zyklieren gemischter Materialien zur Bildung der Auskleidung 344 verwendet werden. Zum Beispiel kann ALD gemäß Gleichung [5] durchgeführt werden, wobei N, n, m ganzzahlige Variable sind, die eingestellt werden können, um die gesamte Dicke und Zusammensetzung der Auskleidung zu beeinflussen: N[n(TMA/Spülung/H2O/Spülung) + m(3DMAS/Spülung/H2O/Spülung) [5]
  • Eine Abscheidungsrate der Auskleidung 344 gemäß einigen oder allen der Reaktionen von Gleichungen 1–4 kann mit höherem Siliziumgehalt in der Auskleidung 344 abnehmen, der durch einen “Vergiftungseffekt” aus einer Ansammlung von -Si-O-Si- oder -O-Si-H Oberflächengruppen entstehen kann, die mit anschließenden TMA oder 3DMAS Oberflächenexpositionen weniger reaktionsfähig sein könnten als -Al-OH oder -Si-OH Oberflächengruppen, was kontinuierliche ALD-Filme aus reinem SiO2 behindern könnte. Die Anwendung eines ALD Metall-Metall-Oxidationsmittel-(MMO)Schemas wie TMA-3DMAS-H2O kann eine höhere Abscheidungsrate der Auskleidung 344 bei höherem Siliziumgehalt erleichtern. In einigen Ausführungsformen kann die Auskleidung 344, die nach diesen Techniken gebildet wird, eine Ätzrate der Auskleidung 344 relativ zu einer Ätzrate anderer Auskleidungsmaterialien erhöhen (z.B. verdoppeln). Zusätzlich kann die Auskleidung 344 eine niedrigere Dielektrizitätszahl relativ zu anderen Auskleidungsmaterialien haben, die ein parasitäres Lecken verringern kann, wie zum Beispiel die WL-WL parasitäre Kapazität. Der Siliziumgehalt einer Auskleidung 344, die Aluminiumsiliziumoxid (AlxSiyOz) aufweist, gebildet durch ALD, kann durch Einstellen eines ALD-Zyklusverhältnisses abgestimmt werden. In einigen Ausführungsformen kann die ALD ein Zyklusverhältnis n:m von 1:3 haben (nach Gleichung 5, wo n die Anzahl von TMA/Spülung/H2O/Spülung-Zyklen darstellt und m die Anzahl von 3DMAS/Spülung/H2O/Spülung-Zyklen darstellt). In einigen Ausführungsformen kann die ALD ein Zyklusverhältnis n:m von mehr als 1:3 oder weniger als 1:3 haben. Andere geeignete Reaktionen oder Materialien können in anderen Ausführungsformen zur Bildung der Auskleidung 344 verwendet werden. Zum Beispiel können in einigen Ausführungsformen die Siliziumvorläufer 4DMAS (Tetra-Dimethylaminosilan), 2DMAS (Bis-Dimethylaminosilan), andere auf Amid basierende Silanvorläufer (z.B. Bis-Diethylaminosilan) oder andere geeignete Vorläufer enthalten. Die Auskleidung 344 kann in anderen Ausführungsformen mit Hilfe anderer geeigneter Techniken abgeschieden werden. In einigen Ausführungsformen kann das Material der Auskleidung 344 abgeschieden werden, um Flächen zu füllen, die von einer Saatschicht 346 und Füllmaterial 348 belegt sind, wie in Verbindung mit PCM-Vorrichtungen 300c und 300d dargestellt.
  • Die PCM-Vorrichtung 300c kann die PCM-Vorrichtung 300b nach Bildung einer Saatschicht 346 auf der Auskleidung 344 darstellen. Gemäß verschiedenen Ausführungsformen kann die Saatschicht 346 eine Abscheidung eines Füllmaterials 348 auf und zwischen den PCM-Elementen 316a, 316b, 316c erleichtern. In einigen Ausführungsformen kann die Saatschicht 346 aus einem dielektrischen Material wie zum Beispiel Siliziumoxid (SiOx) bestehen, wobei x eine geeignete relative Menge von Sauerstoff zu Silizium darstellt. In einigen Ausführungsformen kann die Saatschicht 346 durch plasmaverstärkte ALD (Plasma Enhanced ALD, PEALD) abgeschieden werden. Die Saatschicht 346 kann in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen und/oder mit Hilfe anderer geeigneter Techniken abgeschieden werden.
  • Gemäß verschiedenen Ausführungsformen kann die Auskleidung 344 die PCM-Elemente 316a, 316b, 316c vor einer Beschädigung schützen, die sonst durch Ozon oder ein anderes ähnliches starkes Oxidationsmittel verursacht wird, das in Verbindung mit der PEALD-Abscheidung der Saatschicht 346 verwendet wird. Zum Beispiel könnten andere Auskleidungen die Seitenwände der PCM-Elemente 316a, 316b, 316c nicht ausreichend vollständig bedecken, wodurch das Ozon die PCM-Elemente 316a, 316b, 316c schädigen kann und/oder die Bildung von Hohlräumen zwischen PCM-Elementen 316a, 316b, 316c hervorrufen kann (z.B. in einem Bereich zwischen den PCM-Elementen 316a, 316b, 316c nahe der Wortleitungsschicht 330). Die Auskleidung 344 kann andererseits so konfiguriert sein, dass sie die gesamte Seitenwandfläche jedes der PCM-Elemente 316a, 316b, 316c bedeckt und eine gute Haftung für eine anschließende Abscheidung von Materialien, wie zum Beispiel der Saatschicht 346, vorsieht.
  • Die PCM-Vorrichtung 300d kann die PCM-Vorrichtung 300c nach einem Abscheiden eines Füllmaterials 348 auf der Saatschicht 346, um Bereiche zwischen den PCM-Elementen 316a, 316b, 316c zu füllen, darstellen. Gemäß verschiedenen Ausführungsformen kann das Füllmaterial 348 aus einem elektrisch isolierenden Material wie zum Beispiel Siliziumoxid oder einem anderen geeigneten Material bestehen. Das Füllmaterial 348 kann mit Hilfe jeder geeigneten Technik abgeschieden werden, einschließlich zum Beispiel durch CVD (z.B. TEOS (Tetraethylorthosilicat oder Tetraethoxysilan) + O3 oder TEOS + O2-Plasma).
  • 4 ist ein Ablaufdiagramm eines Verfahrens 400 zur Herstellung einer PCM-Vorrichtung (z.B. PCM-Vorrichtung 300a–d von 3), gemäß einigen Ausführungsformen. Das Verfahren 400 kann den Ausführungsformen entsprechen, die in Verbindung mit 3 beschrieben sind, und umgekehrt.
  • In 402 kann das Verfahren 400 ein Vorsehen eines Substrats enthalten. Das Substrat kann zum Beispiel ein Halbleitersubstrat eines Dies wie zum Beispiel ein Siliziumsubstrat enthalten.
  • In 404 kann das Verfahren 400 ein Bilden eines Arrays von Phasenwechselspeicher-(PCM)Elementen (z.B. PCM-Elementen 316a–c von 3) auf dem Substrat enthalten. In einigen Ausführungsformen können Zwischenstrukturen und/oder -schichten zwischen den PCM-Elementen und dem Substrat gebildet werden. Zum Beispiel kann in einer Ausführungsform eine Wortleitungsschicht (z.B. Wortleitungsschicht 330 von 3) auf dem Substrat gebildet werden und die PCM-Elemente können auf der Wortleitungsschicht gebildet werden.
  • Die PCM-Elemente können durch Abscheiden eines Stapels von Schichten und Strukturieren derselben gebildet werden. Zum Beispiel kann in einigen Ausführungsformen der Schichtenstapel durch Abscheiden einer ersten Schicht (z.B. ersten Schicht 332 von 3), die Kohlenstoff aufweist, auf einer Wortleitungsschicht (oder einer anderen geeigneten darunterliegenden Schicht auf dem Substrat), Abscheiden einer zweiten Schicht (z.B. zweiten Schicht 334 von 3), die ein Chalkogenidmaterial aufweist, auf der ersten Schicht, Abscheiden einer dritten Schicht (z.B. dritten Schicht 336 von 3), die Kohlenstoff aufweist, auf der zweiten Schicht, Abscheiden einer vierten Schicht (z.B. vierten Schicht 338 von 3), die ein Chalkogenidmaterial aufweist, auf der dritten Schicht und Abscheiden einer fünften Schicht (z.B. fünften Schicht 340 von 3), die Kohlenstoff aufweist, auf der vierten Schicht, gebildet werden. In einigen Ausführungsformen kann eine sechste Schicht (z.B. sechste Schicht 342 von 3), die ein Hartmaskenmaterial aufweist, auf der fünften Schicht gebildet werden, um eine Strukturierung des Schichtenstapels zu erleichtern, um einzelne PCM-Elemente zu bilden.
  • In 406 kann das Verfahren 400 ein Bilden einer Auskleidung (z.B. Auskleidung 344 von 3) an Seitenwandflächen einzelner Elemente der PCM-Elemente enthalten. Die Auskleidung kann nach Techniken gebildet werden, die in Verbindung mit der PCM-Vorrichtung 300b von 3 beschrieben sind. In einigen Ausführungsformen weist die Auskleidung zumindest Aluminium (Al), Silizium (Si) und Sauerstoff (O) auf. Zum Beispiel kann in einigen Ausführungsformen das Bilden der Auskleidung ein Abscheiden von Aluminiumsiliziumoxid (AlxSiyOz) durch ALD oder CVD enthalten, wobei x, y und z geeignete relative Mengen von Al, Si bzw. O darstellen. In einer Ausführungsform kann die Auskleidung durch ALD abgeschieden werden, wie zum Beispiel durch einen Prozess auf Wasserbasis, der bei einer Temperatur von weniger als 250°C durchgeführt wird.
  • In einigen Ausführungsformen kann die Auskleidung so gebildet werden, dass sie die Seitenwand- und/oder oberen Oberflächen der einzelnen PCM-Elemente vollständig bedeckt und die Auskleidung kann eine gleichförmige Dicke haben. In einigen Ausführungsformen kann die Auskleidung direkt auf Chalkogenidmaterial der einzelnen PCM-Elemente abgeschieden werden.
  • In 408 kann das Verfahren 400 ferner ein Abscheiden eines Füllmaterials (z.B. des Füllmaterials 348 von 3) enthalten, um Bereiche zwischen den einzelnen PCM-Elementen zu füllen. In einigen Ausführungsformen kann eine Saatschicht (z.B. Saatschicht 346 von 3) auf der Auskleidung abgeschieden werden, um eine Abscheidung des Füllmaterials zu erleichtern. In anderen Ausführungsformen kann das Füllmaterial direkt auf der Auskleidung abgeschieden werden. In weiteren Ausführungsformen kann das Material der Auskleidung abgeschieden werden, um das Füllmaterial vorzusehen und die Bereiche zwischen den einzelnen PCM-Elementen zu füllen.
  • Ausführungsformen der vorliegenden Offenbarung können mit Hilfe jeder geeigneten Hardware und/oder Software zu einem System implementiert werden, um eine Konfiguration nach Wunsch zu erhalten. 5 zeigt schematisch ein beispielhaftes System (z.B. eine Rechnervorrichtung 500), das eine PCM-Vorrichtung 508 (z.B. die PCM-Vorrichtung 300 von 3) gemäß verschiedenen hier beschriebenen Ausführungsformen enthält. Die Rechnervorrichtung 500 kann eine Platine wie die Hauptplatine 502 beherbergen. Die Hauptplatine 502 kann eine Reihe von Komponenten enthalten, einschließlich, ohne aber darauf beschränkt zu sein, eines Prozessors 504 und zumindest eines Kommunikations-Chips 506. Der Prozessor 504 kann physisch und elektrisch an die Hauptplatine 502 gekoppelt sein. In einigen Implementierungen kann der zumindest eine Kommunikations-Chip 506 auch physisch und elektrisch an die Hauptplatine 502 gekoppelt sein. In weiteren Implementierungen kann der Kommunikations-Chip 506 Teil des Prozessors 504 sein.
  • Abhängig von ihren Anwendungen kann die Rechnervorrichtung 500 andere Komponenten enthalten, die physisch und elektrisch an die Hauptplatine 502 gekoppelt sein können oder nicht. Diese anderen Komponenten können, ohne aber darauf beschränkt zu sein, einen flüchtigen Speicher (z.B. DRAM), einen nicht flüchtigen Speicher (z.B. PCM (PCM 508) oder ROM), einen Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Crypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Satellitennavigationssystem-(GPS)Vorrichtung, einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie ein Festplattenlaufwerk, eine Compact Disc (CD), eine Digital Versatile Disc (DVD) und so weiter) enthalten.
  • Gemäß verschiedenen Ausführungsformen kann sich der PCM 508 hier beschriebenen Ausführungsformen entsprechen. Zum Beispiel kann der PCM 508 eine Auskleidung (z.B. die Auskleidung 344 von 3) wie hier beschrieben enthalten.
  • Der Kommunikations-Chip 506 kann drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechnervorrichtung 500 ermöglichen. Der Begriff “drahtlos” und seine Ableitungen können zum Beschreiben von Schaltungen, Vorrichtungen, Systemen, Methoden, Techniken, Kommunikationskanälen usw. verwendet werden, die Daten durch Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff besagt nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl dies in einigen Ausführungsformen der Fall sein könnte. Der Kommunikations-Chip 506 kann beliebige einer Reihe von drahtlosen Standards oder Protokollen implementieren, enthaltend, ohne aber darauf beschränkt zu sein, Institute for Electrical and Electronic Engineers (IEEE) Standards, einschließlich Wi-Fi (IEEE 802.11 Familie), IEEE 802.16 Standards (z.B. IEEE 802.16-2005 Änderung), Long-Term Evolution (LTE) Projekt, mit allen Änderungen, Aktualisierungen und/oder Überarbeitungen (z.B. Advanced LTE Projekt, Ultra Mobile Broadband (UMB) Projekt (auch bezeichnet als “3GPP2”), usw.). IEEE 802.16 kompatible BWA-Netzwerke werden allgemein als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, das eine Zertifizierungsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE 802.16 Standards bestehen. Der Kommunikations-Chip 506 kann nach einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE-Netzwerk arbeiten. Der Kommunikations-Chip 506 kann nach Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikations-Chip 506 kann nach Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Derivaten davon, wie auch sämtlichen anderen drahtlosen Protokollen arbeiten, die als 3G, 4G, 5G und darüber hinaus bezeichnet sind. Der Kommunikations-Chip 506 kann in anderen Ausführungsformen nach anderen drahtlosen Protokollen arbeiten.
  • Die Rechnervorrichtung 500 kann mehrere Kommunikations-Chips 506 enthalten. Zum Beispiel kann ein erster Kommunikations-Chip 506 für eine kürzere Reichweite drahtloser Kommunikationen bestimmt sein, wie Wi-Fi und Bluetooth, und ein zweiter Kommunikations-Chip 506 kann für eine längere Reichweite drahtloser Kommunikationen bestimmt sein, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • In verschiedenen Implementierungen kann die Rechnervorrichtung 500 eine mobile Rechnervorrichtung, ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikwiedergabegerät oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann die Rechnervorrichtung 500 jede andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • BEISPIELE
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung einen Apparat. Beispiel 1 eines Apparats enthält ein Substrat, ein Array von Phasenwechselspeicher-(PCM)Elementen, das auf dem Substrat angeordnet ist, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial aufweisen, und eine Auskleidung, die an Seitenwandflächen der einzelnen PCM-Elemente angeordnet ist, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist. Beispiel 2 kann den Apparat von Beispiel 1 enthalten, wobei die Auskleidung Aluminiumsiliziumoxid (AlxSiyO) aufweist und x und y relative Mengen von Al, Si bzw. O darstellen. Beispiel 3 kann den Apparat von Beispiel 2 enthalten, wobei y/(x + y) gleich einem Wert von 0,05 bis 0,6 ist. Beispiel 4 kann den Apparat von einem der Beispiele 1–3 enthalten, wobei die Auskleidung direkt auf dem Chalkogenidmaterial angeordnet ist, die Seitenwandflächen vollständig bedeckt und eine im Wesentlichen gleichförmige Dicke hat. Beispiel 5 kann den Apparat von Beispiel 4 enthalten, wobei die Auskleidung obere Oberflächen der einzelnen PCM-Elemente bedeckt. Beispiel 6 kann den Apparat von einem der Beispiele 1–3 enthalten, des Weiteren aufweisend eine Wortleitungsschicht, die auf dem Substrat angeordnet ist, wobei die einzelnen PCM-Elemente auf der Wortleitungsschicht angeordnet sind. Beispiel 7 kann den Apparat von Beispiel 6 enthalten, wobei die Auskleidung auf der Wortleitungsschicht zwischen den einzelnen PCM-Elementen angeordnet ist. Beispiel 8 kann den Apparat von Beispiel 6 enthalten, wobei jedes einzelne PCM-Element eine erste Schicht, die Kohlenstoff aufweist, die auf der Wortleitungsschicht angeordnet ist, eine zweite Schicht, die ein erstes Chalkogenidmaterial aufweist, die auf der ersten Schicht angeordnet ist, eine dritte Schicht, die Kohlenstoff aufweist, die auf der zweiten Schicht angeordnet ist, eine vierte Schicht, die ein zweites Chalkogenidmaterial aufweist, die auf der dritten Schicht angeordnet ist, und eine fünfte Schicht, die Kohlenstoff aufweist, die auf der vierten Schicht angeordnet ist, enthalten. Beispiel 9 kann den Apparat von einem der Beispiele 1–3 enthalten, des Weiteren aufweisend eine Saatschicht, die auf der Auskleidung angeordnet ist. Beispiel 10 kann den Apparat von Beispiel 9 enthalten, des Weiteren aufweisend ein Füllmaterial, das auf der Saatschicht angeordnet ist und zum Füllen von Bereichen zwischen den einzelnen PCM-Elementen konfiguriert ist.
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung ein Verfahren. Beispiel 11 eines Verfahrens enthält ein Vorsehen eines Substrats, ein Bilden eines Arrays von Phasenwechselspeicher-(PCM)Elementen auf dem Substrat, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial aufweisen, und ein Bilden einer Auskleidung an Seitenwandflächen der einzelnen PCM-Elemente, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist. Beispiel 12 kann das Verfahren von Beispiel 11 enthalten, wobei die Auskleidung Aluminiumsiliziumoxid (AlxSiyO) aufweist und das Bilden der Auskleidung ein Abscheiden von Aluminiumsiliziumoxid durch Atomlagenabscheidung (ALD) oder chemische Dampfphasenabscheidung (CVD) aufweist, und x und y relative Mengen von Al, Si bzw. O darstellen. Beispiel 13 kann das Verfahren von Beispiel 12 enthalten, wobei das Bilden der Auskleidung ein Abscheiden von AlxSiyO durch ALD aufweist. Beispiel 14 kann das Verfahren von Beispiel 13 enthalten, wobei der ALD-Prozess ein Prozess auf Wasserbasis ist, der bei einer Temperatur von weniger als 250°C durchgeführt wird. Beispiel 15 kann das Verfahren von einem der Beispiele 11–14 enthalten, wobei das Bilden der Auskleidung ein Abscheiden eines Materials, das Al, Si und O aufweist, direkt auf dem Chalkogenidmaterial aufweist und das Abscheiden des Materials die Seitenwandflächen vollständig mit einer im Wesentlichen gleichförmigen Dicke des Materials bedeckt. Beispiel 16 kann das Verfahren von Beispiel 15 enthalten, wobei das Abscheiden des Materials obere Oberflächen der einzelnen PCM-Elemente bedeckt. Beispiel 17 kann das Verfahren von einem der Beispiele 11–14 enthalten, wobei das Bilden des Arrays von PCM-Elementen ein Abscheiden einer ersten Schicht, die Kohlenstoff aufweist, auf einer Wortleitungsschicht, die auf dem Substrat angeordnet ist, Abscheiden einer zweiten Schicht, die ein erstes Chalkogenidmaterial aufweist, auf der ersten Schicht, Abscheiden einer dritten Schicht, die Kohlenstoff aufweist, auf der zweiten Schicht, Abscheiden einer vierten Schicht, die ein zweites Chalkogenidmaterial aufweist, auf der dritten Schicht, und Abscheiden einer fünften Schicht, die Kohlenstoff aufweist, auf der vierten Schicht aufweist. Beispiel 18 kann das Verfahren von einem der Beispiele 11–14 enthalten, des Weiteren aufweisend ein Abscheiden einer Saatschicht auf der Auskleidung. Beispiel 19 kann das Verfahren von Beispiel 18 enthalten, des Weiteren aufweisend ein Abscheiden eines Füllmaterials auf der Saatschicht, um Bereiche zwischen den einzelnen PCM-Elementen zu füllen.
  • Gemäß verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung ein System (z.B. eine Rechnervorrichtung). Beispiel 20 eines Systems enthält eine Leiterplatte und ein Die, das mit der Leiterplatte gekoppelt ist, wobei das Die ein Substrat aufweist, ein Array von Phasenwechselspeicher-(PCM) Elementen, das auf dem Substrat angeordnet ist, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial und eine Auskleidung aufweisen, die an Seitenwandflächen der einzelnen PCM-Elemente angeordnet ist, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist. Beispiel 21 kann das System von Beispiel 20 enthalten, wobei das System eine mobile Rechnervorrichtung ist, die eines oder mehrere von einer Antenne, einer Anzeige, einer Berührungsbildschirmanzeige, einer Berührungsbildschirmsteuerung, einer Batterie, einem Audio-Codec, einem Video-Codec, einem Leistungsverstärker, einer Satellitennavigationssystem-(GPS) Vorrichtung, einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher oder einer Kamera, gekoppelt mit der Leiterplatte enthält.
  • Verschiedene Ausführungsformen können jede geeignete Kombination der oben beschriebenen Ausführungsformen enthalten, einschließlich alternativer (oder) Ausführungsformen von Ausführungsformen, die oben in verbindender Form (und) beschrieben sind (z.B. kann “und” gleich “und/oder” sein). Ferner können einige Ausführungsformen einen oder mehrere Herstellungsartikel (z.B. nicht flüchtige, computerlesbare Medien) mit darin gespeicherten Anweisungen enthalten, die bei Ausführung zu Aktionen einer der oben beschriebenen Ausführungsformen führen. Ferner können einige Ausführungsformen Apparate oder Systeme mit sämtlichen geeigneten Mitteln zur Ausführung der verschiedenen Vorgänge der oben beschriebenen Ausführungsformen enthalten.
  • Die obenstehende Beschreibung gezeigter Implementierungen, die enthalten, was in der Zusammenfassung beschrieben ist, ist nicht als umfassend oder als Einschränkung der Ausführungsformen der vorliegenden Offenbarung auf die präzisen offenbarten Formen gedacht. Während hier spezielle Implementierungen und Beispiele zur Veranschaulichung beschrieben sind, sind im Umfang der vorliegenden Offenbarung verschiedene äquivalent Modifizierungen möglich, wie für Fachleute auf dem relevanten Gebiet offensichtlich ist.
  • Diese Modifizierungen können an Ausführungsformen der vorliegenden Offenbarung angesichts der vorangehenden ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht als Einschränkung verschiedener Ausführungsformen der vorliegenden Offenbarung auf die speziellen, in der Beschreibung und den Ansprüchen offenbarten Implementierungen ausgelegt werden. Vielmehr ist der Umfang zur Gänze durch die folgenden Ansprüche festgelegt, die nach etablierten Lehren einer Anspruchsinterpretation auszulegen sind.

Claims (21)

  1. Apparat, aufweisend: ein Substrat; ein Array von Phasenwechselspeicher-(PCM)Elementen, das auf dem Substrat angeordnet ist, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial aufweisen; und eine Auskleidung, die an Seitenwandflächen der einzelnen PCM-Elemente angeordnet ist, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist.
  2. Apparat nach Anspruch 1, wobei: die Auskleidung Aluminiumsiliziumoxid (AlxSiyO) aufweist; und x und y relative Mengen von Al, Si bzw. O darstellen.
  3. Apparat nach Anspruch 2, wobei y/(x + y) gleich einem Wert von 0,05 bis 0,6 ist.
  4. Apparat nach einem der Ansprüche 1–3, wobei die Auskleidung: direkt auf dem Chalkogenidmaterial angeordnet ist; die Seitenwandflächen vollständig bedeckt; und eine im Wesentlichen gleichförmige Dicke hat.
  5. Apparat nach Anspruch 4, wobei die Auskleidung obere Oberflächen der einzelnen PCM-Elemente bedeckt.
  6. Apparat nach einem der Ansprüche 1–3, des Weiteren aufweisend: eine Wortleitungsschicht, die auf dem Substrat angeordnet ist, wobei die einzelnen PCM-Elemente auf der Wortleitungsschicht angeordnet sind.
  7. Apparat nach Anspruch 6, wobei die Auskleidung auf der Wortleitungsschicht zwischen den einzelnen PCM-Elementen angeordnet ist.
  8. Apparat nach Anspruch 6, wobei jedes einzelne PCM-Element aufweist: eine erste Schicht, die Kohlenstoff aufweist, die auf der Wortleitungsschicht angeordnet ist; eine zweite Schicht, die ein erstes Chalkogenidmaterial aufweist, die auf der ersten Schicht angeordnet ist; eine dritte Schicht, die Kohlenstoff aufweist, die auf der zweiten Schicht angeordnet ist; eine vierte Schicht, die ein zweites Chalkogenidmaterial aufweist, die auf der dritten Schicht angeordnet ist; und eine fünfte Schicht, die Kohlenstoff aufweist, die auf der vierten Schicht angeordnet ist.
  9. Apparat nach einem der Ansprüche 1–3, des Weiteren aufweisend: eine Saatschicht aufweisend auf der Auskleidung angeordnet.
  10. Apparat nach Anspruch 9, des Weiteren aufweisend: ein Füllmaterial, das auf der Saatschicht angeordnet und konfiguriert ist, Bereiche zwischen den einzelnen PCM-Elementen zu füllen.
  11. Verfahren, aufweisend: Vorsehen eines Substrats; Bilden eines Arrays von Phasenwechselspeicher-(PCM)Elementen auf dem Substrat, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial aufweisen; und Bilden einer Auskleidung an Seitenwandflächen der einzelnen PCM-Elemente, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist.
  12. Verfahren nach Anspruch 11, wobei: das Bilden der Auskleidung ein Abscheiden von Aluminiumsiliziumoxid, wobei die Auskleidung Aluminiumsiliziumoxid (AlxSiyO) aufweist, durch Atomlagenabscheidung (ALD) oder chemische Dampfphasenabscheidung (CVD); aufweist und x und y relative Mengen von Al, Si bzw. O darstellen.
  13. Verfahren nach Anspruch 12, wobei: das Bilden der Auskleidung ein Abscheiden von AlxSiyO durch ALD aufweist.
  14. Verfahren nach Anspruch 13, wobei der ALD-Prozess ein Prozess auf Wasserbasis ist, der bei einer Temperatur von weniger als 250°C durchgeführt wird.
  15. Verfahren nach einem der Ansprüche 11–14, wobei: das Bilden der Auskleidung ein Abscheiden eines Materials, das Al, Si und O aufweist, direkt auf dem Chalkogenidmaterial aufweist; und das Abscheiden des Materials die Seitenwandflächen mit einer im Wesentlichen gleichförmigen Dicke des Materials vollständig bedeckt.
  16. Verfahren nach Anspruch 15, wobei das Abscheiden des Materials obere Oberflächen der einzelnen PCM-Elemente bedeckt.
  17. Verfahren nach einem der Ansprüche 11–14, wobei das Bilden des Arrays von PCM-Elementen aufweist: Abscheiden einer ersten Schicht, die Kohlenstoff aufweist, auf einer Wortleitungsschicht, die auf dem Substrat angeordnet ist; Abscheiden einer zweiten Schicht, die ein erstes Chalkogenidmaterial aufweist, auf der ersten Schicht; Abscheiden einer dritten Schicht, die Kohlenstoff aufweist, auf der zweiten Schicht; Abscheiden einer vierten Schicht, die ein zweites Chalkogenidmaterial aufweist, auf der dritten Schicht; und Abscheiden einer fünften Schicht, die Kohlenstoff aufweist, auf der vierten Schicht.
  18. Verfahren nach einem der Ansprüche 11–14, des Weiteren aufweisend: Abscheiden einer Saatschicht aufweisend auf der Auskleidung.
  19. Verfahren nach Anspruch 18, des Weiteren aufweisend: Abscheiden eines Füllmaterials aufweisend auf der Saatschicht, um Bereiche zwischen den einzelnen PCM-Elementen zu füllen.
  20. System, aufweisend: eine Leiterplatte; und ein Die, das mit der Leiterplatte gekoppelt ist, wobei das Die aufweist: ein Substrat; ein Array von Phasenwechselspeicher-(PCM)Elementen, das auf dem Substrat angeordnet ist, wobei einzelne PCM-Elemente des Arrays von PCM-Elementen ein Chalkogenidmaterial aufweisen; und eine Auskleidung, die an Seitenwandflächen der einzelnen PCM-Elemente angeordnet ist, wobei die Auskleidung Aluminium (Al), Silizium (Si) und Sauerstoff (O) aufweist.
  21. System nach Anspruch 20, wobei das System eine mobile Rechnervorrichtung ist, enthaltend eines oder mehrere von einer Antenne, einer Anzeige, einer Berührungsbildschirmanzeige, einer Berührungsbildschirmsteuerung, einer Batterie, einem Audio-Codec, einem Video-Codec, einem Leistungsverstärker, einer Satellitennavigationssystem-(GPS) Vorrichtung, einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher oder einer Kamera, gekoppelt mit der Leiterplatte.
DE112014004720.1T 2013-12-20 2014-12-09 Apparat mit einem Array von Phasenwechselspeicherelementen, Verfahren zu dessen Herstellung und System, aufweisend ein Die mit einem Array von Phasenwechselspeicherelementen Active DE112014004720B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/137,864 US9397143B2 (en) 2013-12-20 2013-12-20 Liner for phase change memory (PCM) array and associated techniques and configurations
US14/137,864 2013-12-20
PCT/US2014/069280 WO2015094810A1 (en) 2013-12-20 2014-12-09 Liner for phase change memory (pcm) array and associated techniques and configurations

Publications (2)

Publication Number Publication Date
DE112014004720T5 true DE112014004720T5 (de) 2016-07-14
DE112014004720B4 DE112014004720B4 (de) 2018-10-18

Family

ID=53400945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014004720.1T Active DE112014004720B4 (de) 2013-12-20 2014-12-09 Apparat mit einem Array von Phasenwechselspeicherelementen, Verfahren zu dessen Herstellung und System, aufweisend ein Die mit einem Array von Phasenwechselspeicherelementen

Country Status (7)

Country Link
US (1) US9397143B2 (de)
EP (1) EP3084830B1 (de)
JP (1) JP6242028B2 (de)
KR (1) KR101820740B1 (de)
CN (1) CN105723510B (de)
DE (1) DE112014004720B4 (de)
WO (1) WO2015094810A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10249819B2 (en) * 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9704923B1 (en) * 2015-12-23 2017-07-11 Intel Corporation Dual-layer dielectric in memory device
US10651080B2 (en) 2016-04-26 2020-05-12 Lam Research Corporation Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10103327B2 (en) * 2016-09-14 2018-10-16 Arm Limited CEM switching device
US10049869B2 (en) * 2016-09-30 2018-08-14 Lam Research Corporation Composite dielectric interface layers for interconnect structures
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US10147875B1 (en) 2017-08-31 2018-12-04 Micron Technology, Inc. Semiconductor devices and electronic systems having memory structures
US10319440B1 (en) 2018-03-27 2019-06-11 International Business Machines Corporation Void control of confined phase change memory
US10825514B2 (en) 2018-04-20 2020-11-03 International Business Machines Corporation Bipolar switching operation of confined phase change memory for a multi-level cell memory
US11239420B2 (en) 2018-08-24 2022-02-01 Lam Research Corporation Conformal damage-free encapsulation of chalcogenide materials
KR20200039072A (ko) 2018-10-04 2020-04-16 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102607181B1 (ko) 2018-10-05 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US11296277B2 (en) 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same
KR20200106681A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10879114B1 (en) * 2019-08-23 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive fill
US11444243B2 (en) * 2019-10-28 2022-09-13 Micron Technology, Inc. Electronic devices comprising metal oxide materials and related methods and systems
US11342344B2 (en) 2019-11-05 2022-05-24 Electronics And Telecommunications Research Institute Memory device and method of manufacturing the same
US11424118B2 (en) 2020-01-23 2022-08-23 Micron Technology, Inc. Electronic devices comprising silicon carbide materials
CN112133827B (zh) * 2020-11-26 2021-02-05 长江先进存储产业创新中心有限责任公司 一种三维存储器的形成方法及三维存储器
CN112951876B (zh) * 2021-03-31 2022-03-08 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法
CN113838974A (zh) * 2021-09-24 2021-12-24 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929676B2 (ja) * 2000-05-26 2007-06-13 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
JP5281746B2 (ja) * 2004-05-14 2013-09-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
DE102005025209B4 (de) * 2004-05-27 2011-01-13 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
US7411208B2 (en) * 2004-05-27 2008-08-12 Samsung Electronics Co., Ltd. Phase-change memory device having a barrier layer and manufacturing method
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7282730B2 (en) * 2005-01-18 2007-10-16 Intel Corporation Forming a carbon layer between phase change layers of a phase change memory
US20060289848A1 (en) * 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
EP1912266A1 (de) 2006-10-10 2008-04-16 STMicroelectronics S.r.l. Verfahren zur Herstellung von Phasenwechselspeicherelementen in einer Abscheidekammer mit gepulstem DC Betrieb
KR100894101B1 (ko) * 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP4594973B2 (ja) * 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
US7491573B1 (en) * 2008-03-13 2009-02-17 International Business Machines Corporation Phase change materials for applications that require fast switching and high endurance
JP4945609B2 (ja) 2009-09-02 2012-06-06 株式会社東芝 半導体集積回路装置
US8624293B2 (en) 2009-12-16 2014-01-07 Sandisk 3D Llc Carbon/tunneling-barrier/carbon diode
US20120039117A1 (en) 2010-08-16 2012-02-16 Gary Edward Webb Destruction of data stored in phase change memory
US20120326560A1 (en) * 2010-12-30 2012-12-27 E. I. Du Pont De Nemours And Company Wafer level fabrication of cavity for surface acoustic wave filter
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
US9111858B2 (en) 2012-03-23 2015-08-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2017503337A (ja) 2017-01-26
US20150179706A1 (en) 2015-06-25
EP3084830B1 (de) 2018-11-07
EP3084830A1 (de) 2016-10-26
JP6242028B2 (ja) 2017-12-06
KR101820740B1 (ko) 2018-01-22
KR20160074594A (ko) 2016-06-28
US9397143B2 (en) 2016-07-19
EP3084830A4 (de) 2017-08-16
WO2015094810A1 (en) 2015-06-25
CN105723510A (zh) 2016-06-29
DE112014004720B4 (de) 2018-10-18
CN105723510B (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
DE112014004720B4 (de) Apparat mit einem Array von Phasenwechselspeicherelementen, Verfahren zu dessen Herstellung und System, aufweisend ein Die mit einem Array von Phasenwechselspeicherelementen
CN107112345B (zh) 增加相变存储器元件的电热隔离的电极配置
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE102014019978B3 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102019101188A1 (de) Gate-anordnungen in quantenpunktvorrichtungen
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
DE112016006040T5 (de) Doppelschichtiges dielektrikum in einer speichervorrichtung
DE202014011554U1 (de) Vorrichtungen für mehrschwellige Spannung sowie zugehörige Konfigurationen
DE112013002916T5 (de) Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
US9837604B2 (en) Phase-change memory cell implant for dummy array leakage reduction
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE112016002287T5 (de) Leiterbahnen durch Dielektrikum mit hohem Aspektverhältnis für Halbleitervorrichtungen
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen
DE102020102933A1 (de) Selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architektur mit Gate-Kontakten
DE102022127808A1 (de) Verfahren, systeme, einrichtungen und herstellungsartikel für integrierte-schaltung-gehäusesubstrate mit glasdurchkontaktierungen mit hohem aspektverhältnis
DE112017007799T5 (de) Verbindungen mit einem Abschnitt ohne Mantelmaterial und diesbezügliche Strukturen, Einrichtungen und Verfahren
DE112020005569T5 (de) Package-funkenstrecken-struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027240000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000