CN109690799A - Cem切换装置 - Google Patents

Cem切换装置 Download PDF

Info

Publication number
CN109690799A
CN109690799A CN201780056439.8A CN201780056439A CN109690799A CN 109690799 A CN109690799 A CN 109690799A CN 201780056439 A CN201780056439 A CN 201780056439A CN 109690799 A CN109690799 A CN 109690799A
Authority
CN
China
Prior art keywords
cem
siliceous
switching device
layers
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780056439.8A
Other languages
English (en)
Inventor
K·G·瑞德
L·施弗仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Eminem Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eminem Ltd filed Critical Eminem Ltd
Publication of CN109690799A publication Critical patent/CN109690799A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Silicon Compounds (AREA)

Abstract

本技术涉及一种用于制造包括含硅的关联电子材料的切换装置的方法。在实施方案中，描述了用于形成含硅的关联电子材料的方法。与用于形成仅包含过渡金属氧化物的关联电子材料的那些工艺相比，这些工艺可以使用相对较低的温度。

Description

CEM切换装置
本技术涉及包含关联电子材料(CEM)层的切换装置(switching device)以及用于制造所述装置的方法。
电子切换装置存在于各种电子设备类型中，例如计算机、数码相机、蜂窝电话、平板设备、个人数字助理等，其中它们可以用作存储器和/或逻辑装置。
在考虑特定电子切换装置是否适合于这种功能时，设计者感兴趣的因素可包括物理尺寸、存储密度、操作电压、阻抗范围和/或功耗。其它感兴趣的因素可包括制造成本、制造便利、可扩展性和/或可靠性。
对表现出较低功率和/或较高速度的存储器和/或逻辑装置看起来存在不断增加的驱动。包含CEM的切换装置处在这种驱动的前沿，不仅因为它们可表现出低功率和/或高速度，而且因为它们通常是可靠的并且容易且廉价地制造。
本技术提供了用于制造基于含硅CEM的切换装置的方法。例如，CEM切换装置可以例如在存储器和/或逻辑装置中用作关联电子随机存取存储器(CERAM)，其可以与各种电子电路类型一起使用，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波收发器等。
与其它切换装置相比，CEM切换装置可以表现出快速的导体至绝缘体的转变，因为通过电子关联而不是通过分别见于相变存储器装置和电阻RAM装置中的固态结构相变或纤丝形成来实现切换。
特别地，CEM切换装置的快速导体至绝缘体转变可以是响应于量子力学现象，这不同于分别在相变和电阻RAM装置中发现的熔化/凝固或纤丝形成。在相对导电状态和相对绝缘状态之间(或在第一阻抗状态和第二阻抗状态之间)的CEM切换装置的量子力学转变可以按几种方式发生。
可根据莫特(Mott)转变来理解在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的CEM的量子力学转变。根据莫特转变，如果满足莫特转变条件，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。莫特准则可由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔半径。如果达到阈值载流子浓度，使得满足莫特准则，则认为发生莫特转变。响应于莫特转变的发生，CEM装置的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的局域化来控制莫特转变。如果载流子(如电子)被局域化，则认为载流子之间的强库仑相互作用使CEM的能带分裂从而产生相对绝缘(相对较高阻抗)的状态。如果电子不再局域化，则弱库仑相互作用可能占主导，这可能引起能带分裂的消除，这可进而产生与相对较高阻抗状态显著不同的金属(传导)能带(相对较低的阻抗状态)。
从相对绝缘/较高阻抗状态到相对导电/较低阻抗状态的切换除了电阻的变化之外还可以引起电容的变化。例如，CEM切换可以表现出可变的电阻以及可变电容的性能。换而言之，CEM切换的阻抗特征可包括电阻分量和电容分量。例如，在金属状态中，CEM切换可包括可以接近于零的相对低的电场，并且因此可以表现出实质上低的电容，其同样可以接近零。
类似地，在相对绝缘/较高阻抗状态下(其可以由较高密度的束缚或关联电子引起)，外部电场可以能够穿透CEM，因此至少部分地基于存储在CEM内的附加电荷，CEM可以表现出较高的电容。因此，例如，在CEM切换中从相对绝缘/较高阻抗状态到相对导电/较低阻抗状态的转变可导致电阻和电容两者的变化。
由CEM形成的切换装置可以响应于莫特转变而在构成该装置的CEM的大部分体积中展现出阻抗状态的切换。特别地，CEM可以形成“体切换”。本文所用的术语“体切换”是指CEM的至少大部分体积切换装置的阻抗状态，例如响应于莫特转变。例如，装置的基本上所有CEM可以响应于莫特转变从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态或者从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。
在一种设置中，如图1所示，CEM切换装置可包含夹在导电基底和导电覆盖层之间的CEM层。在这种设置中，CEM切换装置可以充当存储器存储元件。在其它设置中，CEM切换装置可包含设置在导电基底上的CEM层或设置有导电覆盖层的CEM层。在这些其它设置中，该装置包括提供跨装置的电流流动的源区和漏区。
现在参考图1A，示出了CEM切换装置的电流密度相对于电压的曲线100，该曲线说明了其切换行为。至少部分地基于施加到CEM装置的端子的电压，例如在“写入操作”期间，CEM装置可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压V设定和电流密度J设定可以引起CEM切换装置转变到相对低阻抗的存储器状态。相反地，施加电压V重置和电流密度J重置可以引起CEM装置转变到相对高阻抗的存储器状态。
如图1A所示，附图标记110说明了可以将V设定与V重置分开的电压范围。在将CEM切换装置置于高阻抗状态或低阻抗状态之后，可以通过施加电压V读取(例如，在读取操作期间)以及检测CEM切换装置的端子处的电流或电流密度(例如，利用读取窗口107)来检测CEM切换装置的具体状态。
根据图1A，如果施加足够的偏压(例如，超过能带分裂电位)并且满足上述的莫特条件(例如，注入的电子空穴具有与切换区中的电子群相当的群体)，CEM切换装置可以从相对低阻抗状态切换到相对高阻抗状态，例如，响应于莫特转变。这可以对应于图1A的电压相对于电流密度曲线的点108。在该点处或者在该点的合理附近，电子不再被屏蔽并且被局域化在金属离子附近。该关联性可以导致强的电子与电子相互作用势，这可以用于分裂能带以形成相对高阻抗的材料。
如果CEM切换装置包括相对高阻抗状态，则可以通过电子空穴的传输产生电流。因此，如果跨CEM装置的端子施加阈值电压，则可以在金属-绝缘体-金属(MIM)二极管的势垒上方将电子注入该MIM装置中。在某些装置中，在跨CEM装置的端子施加的阈值电位下注入电子的阈值电流可以执行“设定”操作，这将CEM装置置于低阻抗状态。在低阻抗状态，电子的增加可以屏蔽进入的电子并且去除电子的局域化，这可用于使能带分裂电位瓦解，从而产生低阻抗状态。
可以通过外部施加的“依从性”条件来控制CEM切换装置中的电流，该“依从性”条件可以至少部分地基于施加的外部电流来确定，该外部电流可以在写入操作期间受到限制，例如将CEM装置置于相对高阻抗的状态。在一些装置中，该外部施加的依从性电流(compliance current)还可以为随后的重置操作设定电流密度的条件，以将CEM装置置于相对高阻抗状态。如图1A的特定装置中所示，可以在点116处的写入操作期间施加电流密度J依从(Jcomp)以便将CEM切换装置置于相对低阻抗状态，可以确定在随后的写入操作中用于将CEM装置置于高阻抗状态的依从性条件。如图1A中所示，随后可以通过以点108处(在该点处外部施加J依从)的电压V重置施加电流密度J重置≥J依从来将CEM装置置于高阻抗状态。
特别地，依从性可以在CEM切换装置中设定多个电子，对于莫特转变所述电子可被空穴“俘获”。换而言之，在写入操作中施加的用以将CEM装置置于相对低阻抗的存储器状态的电流可以确定要注入CEM装置的空穴的数目，以便随后将CEM切换装置转变为相对高阻抗的存储器状态。
如上文所指出的，重置条件可以响应于点108处的莫特转变而发生。这样的莫特转变可以在CEM切换装置中引起如下条件：其中电子浓度n近似等于电子空穴浓度p，或者变得至少与电子空穴浓度p相当。这种条件可以根据表达式(1)建模如下：
其中λTF对应于托马斯费米(Thomas Fermi)屏蔽长度，并且C是常数。
响应于来自跨CEM切换装置的端子施加的电压信号的空穴注入，可以存在图1A中所示的电压相对于电流密度曲线的区域104中的电流或电流密度。这里，当跨CEM装置的端子施加阈值电压VMI时，空穴的注入可满足用于在电流IMI下的低阻抗状态到高阻抗状态转变的莫特转变准则。这可以根据表达式(2)建模如下：
其中Q(VMI)对应于电荷注入(空穴或电子)并且是施加电压的函数。注入电子和/或空穴以使得莫特转变可发生在能带之间并且响应于阈值电压VMI和阈值电流IMI。通过使电子浓度n等于电荷浓度以根据表达式(1)通过表达式(2)中的IMI注入的空穴引起莫特转变，这样的阈值电压VMI对于托马斯费米屏蔽长度λTF的依赖性可以根据表达式(3)来建模如下：
其中ACEM是CEM切换装置的横截面面积；并且J重置(VMI)可以代表有待在阈值电压VMI下施加到CEM切换装置的穿过CEM切换装置的电流密度，其可以将CEM切换装置置于相对高阻抗状态。
图1B示出了CEM切换装置150，其包括夹在导电基底170和导电覆盖层180之间的CEM层160，以及该切换装置的等效电路的示意图。
如前所述，CEM切换装置可以表现出可变电阻和可变电容两者的特征。换而言之，CEM切换装置可以被认为是可变阻抗装置，其中如果跨装置的端子190和190'测量，则阻抗至少部分地取决于装置的电阻特征和电容特征。可变阻抗装置的等效电路可以包括可变电阻器192，例如可变电阻器，与可变电容器194并联。当然，尽管可变电阻器和可变电容器在图1B中被描绘为包括分立部件，但是可变阻抗装置(正如所示)可包含基本上均匀的CEM。
下表1描绘了示例性可变阻抗装置(例如图1A的装置)的示例性真值表。
表1-关联电子切换真值表
电阻 电容 阻抗
R<sub>高</sub>(V<sub>施加</sub>) C<sub>高</sub>(V<sub>施加</sub>) Z<sub>高</sub>(V<sub>施加</sub>)
R<sub>低</sub>(V<sub>施加</sub>) C<sub>低</sub>(V<sub>施加</sub>)～0 Z<sub>低</sub>(V<sub>施加</sub>)
表1示出了可变阻抗装置的电阻(正如所示)可以在低阻抗状态和显著不同的高阻抗状态之间转变，作为至少部分地取决于跨CEM切换装置所施加的电压的函数。在高阻抗状态下呈现的阻抗可以为在低阻抗状态下呈现的阻抗的例如约10.0至100000.0倍的范围内。然而，在高阻抗状态下呈现的阻抗可以为低阻抗状态下呈现的阻抗的约5.0至10.0倍的范围内。表1还示出了可变阻抗装置(例如所示装置)的电容可在较低电容状态和较高电容状态之间转变，所述较低电容状态可例如包括近似为零或非常小的电容，所述较高电容状态至少部分是跨CEM切换装置施加的电压的函数。
可以将CEM切换装置置于相对低阻抗的存储器状态，例如通过从相对高阻抗状态转变，例如通过注入足够数量的电子以满足莫特转变准则。在将CEM切换装置转变到相对低阻抗状态时，如果注入足够的电子并且跨CEM装置的端子的电位克服阈值切换电位(例如，V设定)，则注入的电子可开始屏蔽。如前所述，屏蔽可用于使双重占据的电子离域从而使能带分裂电位瓦解，由此引起相对低阻抗的状态。
典型地，CEM切换装置包括CEM层，该CEM层包含一种或多种过渡金属或过渡金属化合物，例如过渡金属氧化物(TMO)。过渡金属可以特别包括镍氧化物、钴氧化物、铁氧化物或钇氧化物或者d区或f区元素(尤其是那些表现出不完整d-或f-电子壳层的元素)的任何其它氧化物。它还可以包括稀土元素的氧化物，钙钛矿如铬掺杂的钛酸锶、钛酸镧、锰酸镨钙和锰酸镨镧以及其它复合(或“混合”)氧化物，如钇的氧化物和/或镱的氧化物。
本技术提供了一种切换装置，其包括含硅CEM的层。特别地，该含硅CEM层可以特别是“原生”的并且在相似操作电压下具有类似于仅含过渡金属氧化物(TMO)的CEM层的切换性质。然而，与仅含TMO的CEM层相比，含硅CEM层可以提供更低的导通(ON)电流和更低的功耗。然而，可以在比用于包含典型TMO的CEM层所用的温度低得多的温度和/或以显著更高的速率沉积或形成所述含硅CEM层。
此外，含硅CEM层可以是非晶的(amorphous)，因此与仅含TMO的CEM层相比，允许精细控制CEM层的形成。
本技术提供了用于制造CEM切换装置的方法，该方法包括形成含硅CEM的层。
该方法可以特别包括形成含硅的CEM层，该CEM层包含掺杂的金属硅酸盐，例如d区元素或f区元素(尤其是表现出不完整d-或f-电子壳层的元素)的硅酸盐。含硅的CEM层可以特别包含铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、银、钽、锡、钛、钒、铼、钌、银、钽、锡、钛、钒、钇、镱和锌中的一种或多种的硅酸盐。
在一个实施方案中，该方法包括直接形成掺杂的金属硅酸盐。在另一实施方案中，该方法包括通过如下方式形成掺杂的金属硅酸盐：形成含硅的金属层以及伴随或随后纳入掺杂剂来氧化所述含硅的金属层。所述含硅的金属层可包含金属硅化物。在另一实施方案中，该方法包括通过如下方式形成掺杂的金属硅酸盐：形成含硅的金属层同时纳入掺杂剂，以及使掺杂的含硅金属层氧化。
含硅CEM层中的硅含量可以在约1.0原子％和20.0原子％之间，特别是在1.0原子％和15.0原子％之间，例如3％、4％、5％或10％。含硅CEM层中的掺杂剂的含量可在约0.1原子％和15.0原子％之间。在一个实施方案中，含硅CEM层中的硅含量超过掺杂剂的含量。
注意，硅酸盐的化学计量比可以根据金属以及形成其的方法和工艺条件而变化。然而，通常，硅酸盐可以例如由式MxSiyOz:掺杂剂表示，其中x、y和z各自大于零并且不一定是整数。x、y和z的值可以使得硅酸盐也可被认为是被硅(以及掺杂剂)掺杂的金属氧化物。因此，应相应地理解本文中对金属硅酸盐或掺杂的金属硅酸盐的引述。
特别地，掺杂剂可以衍生于在硅酸盐中提供碳-金属键、卤素-金属键、氮-金属键、硫-金属键或磷-金属键的配体或分子。合适的掺杂剂包括能够向金属硅酸盐回馈电子的那些掺杂剂。这种“回馈”(back-donation)可以提供在装置操作期间表现出向金属硅酸盐的导带的可控且可逆的电子馈送性质的CEM层—因而允许金属硅酸盐在相对导电状态和相对绝缘状态之间切换。
对于回馈掺杂剂，合适的掺杂剂前体可包括一氧化碳(CO)、氨(NH3)或胺(NR3、R＝H或烷基或芳基)，例如乙二胺(C2H8N2)，以及具有化学式NxOy的氮氧化物，即一氧化二氮、一氧化氮或二氧化氮。
其它合适的回馈掺杂剂可由用于金属化合物的有机金属前体而产生，所述有机金属前体包括含碳配体、含氮配体、含磷配体或含硫配体中的一种或多种。这样的配体包括羰基(-CO)，异氰化物(RNC，其中R是H、C1-C6烷基或C6-C10芳基)，烯烃(例如乙烯)，炔烃(例如乙炔)，氯(-Cl)，胺(-NH3)，烷基酰胺(-NR3，其中C1-C6烷基或C6-C10芳基)，硫化物(-SR，其中C1-C6烷基或C6-C10芳基)和膦(-PR3，其中R＝C1-C6烷基或C10-C16芳基，例如苯基)以及更复杂的配体例如脒基(amidinate)(AMD)、环戊二烯基(Cp)、甲基环戊二烯基(MeCp)、乙基环戊二烯基(EtCp)、五甲基环戊二烯基(Me5Cp)、2,2,6,6-四甲基庚-3,5-二酮基(thd)、乙酰丙酮化物(acac)、丁二酮肟基(methylglyoximato)(dmg)、2-氨基-戊-2-烯-4-酸根(apo)、1-二甲胺基-2-甲基-2-丁氧基(dmamb)、1-二甲胺基-2-甲基-2-丙氧基(dmamp)。
在一个实施方案中，该方法包括通过如下方式直接形成掺杂的金属硅酸盐：物理气相沉积或化学气相沉积至少一种有机金属前体。该方法可以特别包括：原子层沉积(ALD)或金属有机化学气相沉积(MOCVD)以便从有机金属前体分子、含硅前体分子和任选的氧化剂沉积掺杂的金属硅酸盐。在这种情况下，掺杂剂可以源自于有机金属前体分子或含硅分子中的一种或另一种。
作为替代或作为补充，该方法可以通过如下方式形成掺杂的金属硅酸盐：化学溶液沉积(例如，旋涂)有机金属前体分子和含硅前体分子，然后在含有氧化剂(如氧气或臭氧)的气氛中退火。在另一实施方案中，该方法包括在含有氧化剂(例如氧气或臭氧)和掺杂剂前体的气氛中从金属和硅的靶共溅射，从而沉积掺杂的金属硅酸盐。然而，在一个实施方案中，该方法包括在含有氧化剂(例如氧气或臭氧)的气氛中从金属、硅和掺杂剂(例如碳)的靶共溅射。
在另一实施方案中，该方法可以包括原子层沉积(ALD)或金属有机化学气相沉积(MOCVD)以便沉积含硅金属层，该含硅金属层包含来自有机金属前体分子、含硅前体分子和任选的氧化剂的金属硅化物。
在另一实施方案中，该方法可以包括溅射、共溅射、蒸发或共蒸发以便沉积硅和金属的交替层(或硅晶片上的金属层)，然后退火以形成包含硅化物的含硅金属层。在一个这样的实施方案中，可以在含有掺杂剂前体如一氧化碳的气氛中进行溅射、共溅射、蒸发或共蒸发。在另一个这样的实施方案中，可以在包含掺杂剂前体的气氛中进行退火。
在另一实施方案中，该方法可以包括原子层沉积或化学气相沉积，以便从有机金属或无机前体分子和还原剂(例如氨(NH3))在硅晶片上沉积金属层，随后退火以形成包含硅化物的含硅金属层。
退火可包括快速热退火(RTA)至50℃和900℃之间的温度。金属层的退火(和沉积)可以在真空中进行或者在基本上不含氧气或其它氧化剂的干燥环境气氛中进行，以确保在其氧化之前形成含硅金属层。
在另一实施方案中，该方法可以利用激光诱导或(远程)等离子体诱导的化学气相沉积来直接沉积掺杂的金属硅化物层。这种化学气相沉积避免了通过普通化学气相沉积形成金属硅化物通常所需的高温。
在一些实施方案中，该方法还包括使含硅金属层氧化以形成硅酸盐。注意，氧化不会导致在含硅金属层内形成二氧化硅的界面层。特别地，氧化可以包括湿氧化、干氧化或等离子体氧化中的一种或多种。例如，可以通过在150℃和900℃之间的温度下分别暴露于蒸汽(H2O)和氧气(O2)持续1分钟至30分钟的时段来进行湿氧化和干氧化。可以通过在50℃至400℃的温度下暴露于氧气(O2)或臭氧(O3)持续1分钟至30分钟的时段来进行等离子体氧化。
该方法可以包括：使含硅金属层氧化，同时伴随着掺杂剂的纳入。在这些实施方案中，掺杂剂前体分子，例如一氧化碳(CO)、氨(NH3)、氯(Cl2)或其它卤素，可以与上述氧化剂混合。特别地，混合物可以在20℃至1000℃特别是50℃至800℃的温度下暴露于掺杂剂持续1秒至5.0小时的时段。
在一些实施方案中，该方法可以进一步包括在含硅金属层的形成或氧化之后对其进行掺杂。例如，可以通过如下方式进行掺杂：在20℃至1000℃、特别是50℃至800℃的温度下，使金属硅酸盐暴露于掺杂剂前体，例如一氧化碳(CO)、氨(NH3)、氯(Cl2)或其它卤素，持续1秒至5.0小时的时段。
其它合适的掺杂剂前体包括CxHyNz形式的含氮分子(其中x和y≥0且N≥0)，例如氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、乙二胺(C2H8N2)、邻菲咯啉(1,10-菲咯啉)(C12H8N2)、2,2'-联吡啶(C10H8N2)、吡啶(C5H5N)、乙腈(CH3CN)，以及NxOy形式的含氮分子(其中x和y≥1)，如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)。
在特定实施方案中，该方法包括通过原子层沉积利用单独的前体分子AX和BY根据下面的表达式(4)直接形成含硅CEM层：
AX(气体)+BY(气体)+[O]＝AB(固体)+XY(气体) (4)
其中表达式(4)的“A”对应于金属，例如过渡金属，[O]对应于氧化剂，并且AB对应于金属硅酸盐。
在这些实施方案中，表达式(4)的“X”可包括一种或多种有机配体，例如烷基酰胺、烷基芳基酰胺、脒基(AMD)、环戊二烯基(Cp)、甲基环戊二烯基(MeCp)、乙基环戊二烯基(EtCp)、五甲基环戊二烯基(C5(CH3)5)、2,2,6,6-四甲基庚-3,5-二酮基(thd)、乙酰丙酮基(acac)、丁二酮肟基(dmg)、2-氨基-戊-2-烯-4-酸根(apo)、1-二甲胺基-2-甲基-2-丁氧基(dmamb)，1-二甲胺基-2-甲基-2-丙醇盐(dmamp)和羰基(CO)。
因此，在一些实施方案中，镍基前体AX可包括：例如，四(二乙胺基)镍(Ni(TDEA))、四(乙基甲基胺基)镍(Ni(TEMA))，四(二甲胺基)镍(Ni(TDMA))、脒基化镍(Ni(AMD))、二环戊二烯基镍(Ni(Cp)2)、二乙基环戊二烯基镍(Ni(EtCp)2)、二(2,2,6,6-四甲基庚-3,5-二酮基)Ni(II)(Ni(thd)2)、乙酰丙酮化镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2、丁二酮肟基镍(Ni(dmg)2)、2-氨基-戊-2-烯-4-酸镍(Ni(apo)2)、Ni(dmamb)2(其中dmamb＝1-二甲胺基-2-甲基-2-丁氧基)、Ni(dmamp)2(其中dmamp＝1-二甲胺基-2-甲基-2-丙氧基)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)。
在表达式(4)中，前体“BY”可以包括卤化硅、例如四氟化硅(SiF4)或四氯化硅(SiCl4)或馈送硅的有机分子，例如烷基硅烷(如三乙基硅烷)，硅醇盐如原硅酸四乙酯(TEOS)，硅氧烷，硅氮烷或烷基酰胺基硅，如四(乙基甲基)酰氨基硅。氧化剂[O]可包括氧气(O2)、水(H2O)、臭氧(O3)或等离子体产生的氧物类(O)。
在这些实施方案中，该方法可包括重复的脉冲化序列，其包括使如下脉冲化：(1)“AX”或“BY”前体、(2)臭氧、(3)“BY”或“AX”前体和(4)臭氧。作为替代或作为补充，该方法可包括重复的脉冲化序列，其包括使以下脉冲化：(1)前体“AX”和“BY”一起和(2)臭氧。
在一些实施方案中，当前体“BY”也是馈送氧的有机分子时，原子层沉积可以省去氧化剂。在这些实施方案中，前体“AX”可以特别包含金属烷基酰胺，例如四(二乙胺基)镍，并且前体“BY”可以包含硅烷醇，例如三(叔丁氧基)硅烷醇。
在其它实施方案中，除前体AX和BY之外，可以利用提供回馈金属配体的外来掺杂剂以形成含硅CEM层。在这种情况下，前体AX可以替代地包含金属卤素，例如四氯化镍(NiCl4)。可以与前体“AX”共流动的外来掺杂剂可以允许在金属上形成回馈配体，例如氨(NH3)，基本上依照下面的表达式(5)：
AX(气体)+NH3+BY(气体)+[O]＝AB:NH3(固体)+XY(气体) (5)
在特定实施方案中，该方法可以利用提供回馈碳-金属键或氮-金属键的掺杂剂分子，例如氨(NH3)、甲烷(CH4)、一氧化碳(CO)，但是也可以使用含碳和/或氮以及通过其它键或元素向金属提供回馈的其它分子。提供回馈氮-金属键的配体可包括：例如，酰胺镍、酰亚胺镍、脒基化镍，以及通过其它元素提供回馈的配体可包括：例如三苯基膦或卤素，例如氟、氯和溴。
注意，在所有这些实施方案中，可以调节前体分子“AX”和“BY”以及掺杂剂的浓度，以便使在最终制造的装置中的包含回馈配体的氮或碳掺杂剂的最终原子浓度为约0.1原子％至15.0原子％。还应注意，可以调节在脉冲序列期间的前体分子“AX”和“BY”的浓度和/或一种或多种前体的脉冲持续时间，以便使最终制造的装置中的硅的最终原子浓度为约1原子％和20原子％。然而，应注意，最终制造的装置中的硅的最终原子浓度可以高于或低于氮或碳掺杂剂的最终原子浓度。
在用于直接形成含硅CEM层的这些和其他实施方案中，该方法可以使用20℃至800℃的温度。然而，该方法优选使用低于500℃的温度，例如400℃、300℃、250℃、200℃、100℃或更低。这样的温度可以低于用于通过ALD或MOCVD形成相应的TMO层的温度，并且可使得更便宜和/或更快地生产最终制造的装置，并且更好地维持CEM层中的功能。
在某些实施方案中，单个双前体或三前体循环(例如，如参考表达式(6)或(7)所述)可以产生大约在每个循环至范围内的含硅CEM层的厚度。因此，在一个实施方案中，该方法可以包括通过原子层沉积工艺形成厚度约的含硅CEM层，该原子层沉积工艺包括800-900个循环，每循环提供约的厚度。在另一实施方案中，该方法可包括通过原子层沉积工艺形成含硅CEM层，该原子层沉积工艺包括每个循环提供约厚度的100个前体循环。
在其中直接形成含硅CEM层的特定实施方案中，该方法提供原位退火，其可以允许改善含硅层的层性质或可以用于在初级CEM层中纳入掺杂剂，所述掺杂剂包含回馈材料，例如以羰基或氨的形式。可以利用约50.0℃至800.0℃范围内的温度进行原位退火。原位退火时间可以是持续约1.0秒至5.0小时。在一些实施方案中，退火时间可在更窄的范围内变化，例如，约0.5分钟至约180.0分钟。
在特定实施方案中，该方法包括通过原子层沉积利用单独的前体分子AX和BY形成含硅金属层，根据下面的表达式(8)：
AX(气体)+BY(气体)+[R]＝AB(固体)+XY(气体) (6)
其中表达式(6)的“A”对应于金属，例如过渡金属，[R]对应于还原剂，并且AB对应于金属硅化物。
在这些实施方案中，表达式(6)的“X”可包括一种或多种有机配体，例如烷基酰胺、烷基芳基酰胺、脒基(AMD)、二环戊二烯基(Cp)2、二乙基环戊二烯基(EtCp)2，甲基环戊二烯基(CH3C5H4)、五甲基环戊二烯基C5(CH3)5、2,2,6,6-四甲基庚-3,5-二酮基(thd)、乙酰丙酮基(acac)、丁二酮肟基(dmg)、2-氨基-戊-2-烯-4-酸根(apo)、1-二甲胺基-2-甲基-2-丁氧基(dmamb)、1-二甲胺基-2-甲基-2-丙氧基(dmamp)、1,4-二异丙基-1,3-二氮杂丁二烯基(iPr-DAD)和羰基(CO)。
相应地，在一些实施方案中，镍基前体AX可包括：例如，四(二乙胺基)镍(Ni(TDEA))、四(乙基甲基胺基)镍(Ni(TEMA))、四(二甲胺基)镍(Ni(TDMA))、脒基化镍(Ni(AMD))、二环戊二烯基镍(Ni(Cp)2)、二乙基环戊二烯基镍(Ni(EtCp)2)、双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2、双(2,2,6,6-四甲基庚-3,5-二酮基)Ni(II)(Ni(thd)2)、乙酰丙酮化镍(Ni(acac)2)、双(甲基环戊二烯基)镍(Ni(CH3C5H4)2)、丁二酮肟基镍(Ni(dmg)2)、2-氨基-戊-2-烯-4-酸镍(Ni(apo)2)、Ni(dmamb)2(其中dmamb＝1-二甲胺基-2-甲基-2-丁氧基)、Ni(dmamp)2(其中dmamp＝1-二甲胺基-2-甲基-2-丙氧基)、双(1,4-二异丙基-1,3-二氮杂丁二烯基)镍(Ni(iPr-DAD)2)和羰基镍(Ni(CO)4)。
在表达式(6)中，前体“BY”可包括卤化硅，例如四氟化硅(SiF4)或四氯化硅(SiCl4)或馈送硅的有机分子，例如烷基硅烷(例如三乙基硅烷)、硅醇盐(例如原硅酸四乙酯(TEOS))、硅氧烷、硅氮烷或烷基酰胺基硅，例如四(乙基甲基)酰胺基硅。还原剂可以特别包括氢气(H2)或氨气(NH3)。
在这些实施方案中，该方法可包括重复的脉冲化序列，其包括使如下脉冲化：(1)“AX”或“BY”前体、(2)氨、(3)“BY”或“AX”前体和(4)氨。本领域技术人员将理解，这种序列沉积硅和金属的交替层，并且对这些层退火可以通过硅和金属离子中的一种或另一种或两者的扩散导致金属硅化物的形成。
退火可以原位进行，并且可以特别包括快速热退火至50℃和900℃之间的温度。金属层的退火(和沉积)可以在真空中或在基本上不含氧气或其它氧化剂的干燥环境气氛中进行，以确保在其氧化之前形成含硅的金属层。
注意，虽然可以调节前体“AX”和“BY”的浓度以引起硅和/或金属层的掺杂或者在硅和金属层的形成期间引入外部掺杂剂，但优选在硅化物的氧化期间或之后引入掺杂剂。还应注意，可调节前体分子“AX”和“BY”的浓度和/或脉冲序列的脉冲持续时间以产生如下的硅原子浓度，该硅原子浓度在最终制造的装置中提供约1.0原子％和20.0原子％之间的硅原子浓度。
因此，在这些实施方案中，该方法可以进一步包括使含硅金属层氧化成硅酸盐形式。特别地，氧化可以包括湿氧化、干氧化或等离子体氧化中的一种或多种。例如，可以通过在150℃和900℃之间的温度下使含硅金属层分别暴露于蒸汽(H2O)和氧气(O2)持续1分钟至30分钟的时段来进行湿氧化和干氧化。可以通过在50℃至400℃之间的温度下暴露于氧气(O2)或臭氧(O3)持续1分钟至30分钟的时段来进行等离子体氧化。
在特定实施方案中，该方法可以包括：使含硅金属层氧化，同时伴随着金属配体形式的掺杂剂的纳入。在这些实施方案中，掺杂剂前体分子，例如一氧化碳(CO)、氨(NH3)、氯(Cl2)或其它卤素，可以与上述氧化剂混合。特别地，混合物可以提供在20℃至1000℃特别是50℃至800℃的温度下暴露于掺杂剂持续1秒至5.0小时的时段。
在其他实施方案中，该方法还可以包括掺杂所述硅酸盐层。例如可以通过如下方式进行掺杂：在20℃至1000℃、特别是50℃至800℃的温度下，使金属硅酸盐层暴露于掺杂剂前体分子，例如一氧化碳(CO)、氨(NH3)、氯(Cl2)或其它卤素，持续1秒至5.0小时的时段。
如上所述，掺杂剂前体可包括为过渡金属提供回馈配体的分子。回馈配体不仅可以由一氧化碳，氨或卤素形成，而且可以由其他分子形成，例如上述那些分子。
应注意，含硅CEM层可以形成在导电基底上和/或设置有导电覆盖层。导电基底和导电覆盖层可以相同或不同，并且可以包括过渡金属和过渡金属化合物中的一种或多种，诸如氮化钛、氮化钽、铂、钛、铜、铝、钴、镍、钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或氧化铱。
因此，在一种实施方案中，该方法包括：形成导电基底并在导电基底之上或上方形成含硅CEM层。在另一实施方案中，该方法包括：在含硅CEM层上形成导电覆盖层。在适于形成CeRAM存储器的又一实施方案中，该方法包括：形成导电基底，在导电基底之上或上方形成含硅CEM层，以及在含硅导电覆盖层上形成导电覆盖层。
本技术还提供了一种CEM切换装置，该切换装置包括含硅CEM层。该CEM切换装置可以特别包括设置在导电基底上的含硅CEM层。作为替代或作为补充，它可以包括其中设置有导电覆盖层的含硅CEM层。在一个实施方案中，该CEM切换装置包括夹在导电基底和导电覆盖层之间的含硅CEM层。
导电基底和导电覆盖层可以相同或不同，并且可以包括过渡金属和过渡金属化合物中的一种或多种，诸如氮化钛、氮化钽、铂、钛、铜、铝、钴、镍、钨、硅化钴、钌、氧化钌、铬、金、钯、氧化铟锡、钽、银、铱或氧化铱。
含硅CEM层可包含d区或f区金属的掺杂硅酸盐。含硅CEM层可以特别包含铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、银、钽、锡、钛、钒、铼、钌、银、钽、锡、钛、钒、钇、镱和锌中的一种或多种的硅酸盐。在一个具体实施方案中，含硅CEM层包含NizSixOy:CO，其中x、y和z大于0。x、y和z的值可以使得硅酸盐也可被认为是被硅(以及掺杂剂)掺杂的金属氧化物。因此，应相应地理解本文中对金属硅酸盐或掺杂的金属硅酸盐的引述。
含硅CEM层可具有1nm至150nm的厚度，例如，10nm至100nm的厚度。在一个实施方案中，其具有15nm至20nm的厚度。含硅CEM层的硅含量可以在1.0原子％和20.0原子％之间，例如，在1.0原子％和15.0原子％之间。含硅CEM层的掺杂剂含量可在约0.1原子％和15.0原子％之间。在某些实施方案中，掺杂剂是碳(例如，以羰基或它配体的形式)并且含硅CEM层的硅含量超过其碳含量。
特别地，掺杂剂可以衍生于在硅酸盐中提供碳-金属键、卤素-金属键、氮-金属键、硫-金属键或磷-金属键的配体或分子。合适的掺杂剂包括能够向金属硅酸盐馈送电子的那些掺杂剂。这种“回馈”可以使得CEM层在器件操作期间表现出向金属硅酸盐的导带的可控且可逆的电子馈送的性质—因而允许金属硅酸盐在相对导电状态和相对绝缘状态之间切换。
对于回馈掺杂剂，合适的掺杂剂前体可包括一氧化碳(CO)、氨(NH3)或胺(NR3、R＝H或烷基或芳基)，例如乙二胺(C2H8N2)，以及具有化学式NxOy的氮氧化物，即一氧化二氮、一氧化氮或二氧化氮。
其它合适的回馈掺杂剂可由用于金属化合物的有机金属前体而产生，所述有机金属前体包括含碳配体、含氮配体、含磷配体或含硫配体中的一种或多种。这样的配体包括羰基(-CO)，异氰基(RNC，其中R是H、C1-C6烷基或C6-C10芳基)，烯烃(例如乙烯)，炔烃(例如乙炔)，氯(-Cl)，胺(-NH3)，烷基酰胺(-NR3，其中C1-C6烷基或C6-C10芳基)，硫化物(-SR，其中C1-C6烷基或C6-C10芳基)和膦(-PR3，其中R＝C6-C10芳基，例如苯基)以及更复杂的配体例如脒基(AMD)、环戊二烯基(Cp)、甲基环戊二烯基(MeCp)、乙基环戊二烯基(EtCp)、五甲基环戊二烯基(Me5Cp)、2,2,6,6-四甲基庚-3,5-二酮基(thd)、乙酰丙酮基(acac)、丁二酮肟基(dmg)、2-氨基-戊-2-烯-4-酸根(apo)、1-二甲胺基-2-甲基-2-丁氧基(dmamb)、1-二甲胺基-2-甲基-2-丙氧基(dmamp)。
本技术进一步提供包含d区或f区过渡金属的含硅CEM的薄膜。含硅CEM可以特别包含以下元素的掺杂硅酸盐中的一种或多种：铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、银、钽、锡、钛、钒、铼、钌、银、钽、锡、钛、钒、钇、镱和锌。
含硅CEM层的硅含量可以在1.0原子％和20.0原子％之间，例如5.0原子％、10.0原子％或15.0原子％或更高。含硅CEM层的掺杂剂含量可在约0.1原子％和15.0原子％之间，例如3％、4％、5％或10％。在某些实施方案中，掺杂剂是碳(例如，以羰基或它配体的形式)并且含硅CEM层的硅含量超过其碳含量。
含硅CEM层可由式MzSixOy:掺杂剂表示，其中x、y和z大于零。掺杂剂可以如上所述。在一个具体实施方案中，含硅CEM层包含NizSixOy:CO，其中x、y和z大于零。x、y和z的值可以使得硅酸盐也可以被认为是被硅(以及掺杂剂)掺杂的金属氧化物。因此应相应地理解本文中对金属硅酸盐或掺杂的金属硅酸盐的引述。
从下面的一般描述，将清楚上述技术的其它实施方案，其中参考以下附图：
图1A示出了CEM切换装置的电流密度相对电压的曲线的示意图；
图1B示出了图1A的CEM切换装置的示意图和用于该切换装置的等效电路的示意图；
图2示出了本发明的切换装置的一个实施方案的CEM切换装置的示意图；
图3示出了图2的切换装置的(部分)电流相对电压的曲线的示意图；
图4示出了通过二次离子质谱(SIMS)绘制图2的CEM切换装置的研究结果的坐标图；
图5示出了通过能量色散X射线谱(EDS)绘制图2的CEM切换装置的研究结果的坐标图；和
图6示出了总体上说明制造图2的CEM切换装置的步骤的流程图。
现在参考图2，示出了切换装置250，例如可以用作存储元件，其中在导电基底270上提供含硅CEM层260，并且在含硅CEM层上提供导电覆盖层280。具体地，导电基底270和导电覆盖层280可以包括通过物理气相沉积、化学气相沉积或任何其他合适的技术沉积在硅基底之上或上方的铂电极(未示出)。
含硅的CEM层260可以特别包含被羰基掺杂的硅酸镍(例如，以羰基配体(-CO)的形式)。掺杂的硅酸镍层的通式可以写成NixSiyOz:CO，其中x、y和z大于零。可以在臭氧作为氧化剂存在下通过羰基镍Ni(CO)4和四氯化硅SiCl4的原子层沉积来形成含硅CEM层260。脉冲序列可以特别包括在低于400℃的温度使基底(包括铂电极)依次暴露于如下脉冲：(1)Ni(CO)4、(2)臭氧、(3)SiCl4和(4)臭氧并重复该序列直到已建立厚度约为15nm至20nm的掺杂硅酸镍薄膜。
CEM切换装置可以表现出可变电阻和可变电容两者的特征。换句话说，CEM切换装置可以被认为是可变阻抗装置，其中如果跨装置端子290和290'测量，则阻抗至少部分地取决于装置的电阻特征和电容特征。可变阻抗装置的等效电路可以包括与可变电容器294并联的可变电阻器292，例如可变电阻器。当然，尽管可变电阻器和可变电容器在图2中被描绘为包括分立部件，但是可变阻抗装置(正如所示)可包含基本上均匀的CEM。
图3是示出该CEM切换装置的电流相对电压研究的结果的坐标图。可以看出，装置的初始扫描(以RHS指示的1到8)显示该装置“原生地”处于其高电导率(低电阻)状态(参见扫描1)，并在与掺杂的氧化镍层相当的电压(约2V)下切换到低电导率(高电阻)状态(参见扫描2)。本领域技术人员将理解，该切换行为类似于其中CEM层仅包含TMO的CEM切换装置的切换行为。
图4是显示CEM切换装置的二次离子质谱(SIMS)研究的坐标图。该坐标图对应于上述切换装置的结构剖面(profile)，其中在硅基底和其铂电极之间提供包含氧化硅和氧化钛(TiOx)的居间层。分别提供这些层以便将硅基底与装置隔离以及使其铂电极更好地附着。
两个纵坐标轴表示与碳的绝对浓度(LHS)相比的镍、硅和其他元素(RHS)的相对含量。可以看出，硅分布具有峰值，该峰值对应于装置内与碳分布、镍分布和氧分布中的峰重合的层—从而报告含硅CEM层。
图5是显示CEM切换装置的能量色散X射线谱(EDS)研究的坐标图。该坐标图也对应于切换装置的结构剖面(如关于图4所述)。可以看出，硅分布具有峰值，该峰值对应于装置内与碳分布、镍分布和氧分布中的峰重合的层—从而报告含硅CEM层。含硅CEM层中的硅含量从图中估计为约15原子％。
图6示出了总体上说明用于形成CEM切换装置的含硅CEM层的替代方法的流程图。在一个实施方案中，含硅CEM层直接形成并纳入掺杂剂。该含硅CEM层可以特别包含通过上述原子层沉积形成的过渡金属硅酸盐，其可以由式MxSiyOz:掺杂剂表示，例如硅酸镍和掺杂剂，该掺杂剂是回馈配体诸如羰基、氨或卤素。
在另一个实施方案中，通过原子层沉积作为金属硅酸盐形成含硅金属层，例如硅酸镍，并通过在低于500℃的温度下退火进行处理，例如，在包含掺杂剂前体的气氛中，例如一氧化碳、氨或卤素。可以由式MxSiyOz表示的含硅金属层的处理导致含硅CEM层的形成。
在另一实施方案中，在低于500℃的温度下例如在包含掺杂剂前体(如一氧化碳、氨或卤素)的气氛中通过共溅射作为金属硅化物形成含硅金属层，例如硅化镍。随后通过在例如氧气氛中退火使可表示为MxSiy:掺杂剂的含硅金属层氧化，以形成含硅CEM层，例如NixSiyOz:CO。
在另一种图6中未示出的实施方案中，在低于500℃的温度下，使用碳靶和包含氧化剂如氧气或臭氧的气氛，通过共溅射和退火作为金属硅化物(例如硅化镍)形成含硅金属层。共溅射直接导致含硅CEM层，例如NixSiyOz:CO。
在又一种实施方案中，在低于500℃的温度下，通过共溅射和退火作为金属硅化物(例如硅化镍)形成含硅金属层。所述含硅金属层可以由式MxSiy表示，随后通过在例如氧气氛中退火使所述含硅金属层氧化，以便作为硅酸盐(例如硅酸镍)形成含硅金属层。随后通过在例如低于500℃的温度下在包含掺杂剂前体如一氧化碳、氨或卤素的气氛中退火来处理这个可以由式MxSiyOz表示的含硅金属层。含硅金属层的处理导致形成含硅CEM层，例如NixSiyOz:CO。
本技术提供了允许在低于常规使用温度的温度下制造用于CEM切换的CEM层的方法。在一些实施方案中，用于形成CEM层的温度可以不超过500℃或400℃并且可以显著更低。这种低温可以使CEM切换装置的制造更廉价，并且可以降低在CEM层与导电基底和/或导电覆盖层之间形成电阻层的可能性。
本技术可以提供非晶的CEM层，因此与TMO CEM层相比可以更好地控制CEM层的形成。这种控制可以提供CEM层的改进的阶梯覆盖。与其中CEM层仅包含TMO的装置(特别是对于其中CEM层具有低于10μm的面积的装置)相比，本技术还可以提供器件的更低功耗(更低的导通电流)。
应注意，本公开中报告范围的引述，例如“在50℃和400℃之间”，包括对起始值和结束值的引述，例如50℃和400℃。
还应注意，对包含掺杂金属硅酸盐的含硅CEM层的引述包括对包含多于一种此类硅酸盐的含硅CEM层的引述。可以作为包含特定金属硅酸盐的层或者作为不同金属硅酸盐的多个层来形成含硅CEM层。

Claims (20)

1.一种用于制造CEM切换装置的方法，该方法包括：形成导电基底，在导电基底之上或上方形成含硅的关联电子材料(CEM)的层，以及在含硅CEM层上形成导电覆盖层。
2.根据权利要求1所述的方法，包括形成含硅CEM层，所述含硅CEM层包含d区或f区金属硅酸盐。
3.根据权利要求1或2的方法，包括形成具有1原子％至20原子％硅含量的含硅CEM层。
4.根据任一前述权利要求所述的方法，包括形成掺杂剂含量小于硅含量的含硅CEM层。
5.根据任一前述权利要求所述的方法，包括形成包含硅化物的含硅金属并使所述硅化物氧化成硅酸盐。
6.根据任一前述权利要求所述的方法，其中所述含硅CEM层包含式MxSiyOz:掺杂剂的硅酸盐，其中x、y和z大于零。
7.根据任一前述权利要求所述的方法，其中所述CEM层的形成纳入来自有机或无机金属前体的掺杂剂。
8.根据权利要求5所述的方法，包括通过暴露于来自环境气氛的掺杂剂来掺杂所述硅化物。
9.根据权利要求5所述的方法，包括通过暴露于来自环境气氛的掺杂剂来掺杂所述硅酸盐。
10.根据权利要求5至9中任一项所述的方法，其中所述氧化包括湿氧化、干氧化或等离子体氧化。
11.根据权利要求5-10中任一项所述的方法，其中在低于500℃的温度下进行氧化。
12.根据前述任一权利要求所述的方法，其中含硅CEM层的形成在低于500℃的温度下进行。
13.一种CEM切换装置，包括设置在导电基底和导电覆盖层之间的CEM层，其中所述CEM层包括含硅CEM层。
14.根据权利要求13所述的CEM切换装置，其中所述含硅CEM层是原生的。
15.根据权利要求13或14所述的CEM切换装置，其中所述含硅CEM层具有在15nm和20nm之间的厚度。
16.根据权利要求13至15中任一项所述的CEM切换装置，其中所述含硅CEM层包含式MzSixOy:掺杂剂的硅酸盐，其中M是d区或f区金属，并且x、y和z大于零并且不一定是整数。
17.根据权利要求13-16中任一项所述的CEM切换装置，其中所述CEM层的硅含量在1原子％和20原子％之间。
18.根据权利要求13至17中任一项所述的CEM切换装置，其中所述CEM层的掺杂剂含量小于硅含量。
19.根据权利要求16所述的CEM切换装置，其中所述金属选自于由如下构成的组：铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、银、钽、锡、钛、钒、铼、钌、银、钽、锡、钛、钒、钇、镱和锌。
20.根据权利要求13-18中任一项所述的CEM切换装置，其中所述含硅CEM层包含掺杂有羰基配体的硅酸镍。
CN201780056439.8A 2016-09-14 2017-08-25 Cem切换装置 Pending CN109690799A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/264,851 2016-09-14
US15/264,851 US10103327B2 (en) 2016-09-14 2016-09-14 CEM switching device
PCT/GB2017/052500 WO2018051062A2 (en) 2016-09-14 2017-08-25 A cem switching device

Publications (1)

Publication Number Publication Date
CN109690799A true CN109690799A (zh) 2019-04-26

Family

ID=59772649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780056439.8A Pending CN109690799A (zh) 2016-09-14 2017-08-25 Cem切换装置

Country Status (4)

Country Link
US (2) US10103327B2 (zh)
CN (1) CN109690799A (zh)
TW (1) TW201820669A (zh)
WO (1) WO2018051062A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7429431B2 (ja) * 2020-02-27 2024-02-08 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127458A1 (en) * 2003-12-16 2005-06-16 Lsi Logic Corporation Incorporating dopants to enhance the dielectric properties of metal silicates
US20080106927A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Stabilized resistive switching memory
CN103066204A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 相变存储器件和半导体器件的制造方法
US20140084232A1 (en) * 2012-09-24 2014-03-27 Adesto Technologies Corporation Resistive Switching Memory
US20140301127A1 (en) * 2013-04-05 2014-10-09 SK Hynix Inc. Semiconductor device and electronic device including the same
US20150129826A1 (en) * 2013-11-13 2015-05-14 Intermolecular Inc. Flexible Non-Volatile Memory
CN105489387A (zh) * 2016-01-13 2016-04-13 宿州学院 一种掺氮碳微球负载MoS2复合物、制备方法及应用
CN105723510A (zh) * 2013-12-20 2016-06-29 英特尔公司 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
WO2009072213A1 (ja) 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009140305A1 (en) 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
JP5502339B2 (ja) 2009-02-17 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2443657A4 (en) 2009-09-04 2013-07-31 Hewlett Packard Development Co MEMORISTS BASED ON METALLIC COMPOUNDS WITH MIXED VALENCIES
US20140113428A1 (en) 2011-07-06 2014-04-24 Fudan University Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process
JP2013197396A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
WO2014006947A1 (ja) 2012-07-06 2014-01-09 神島化学工業株式会社 透光性希土類ガリウムガーネットセラミックスとその製造方法及びファラデー回転子
US8629421B1 (en) 2012-10-15 2014-01-14 Micron Technology, Inc. Memory cells
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US10719236B2 (en) 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
WO2017139972A1 (zh) 2016-02-19 2017-08-24 华为技术有限公司 在压力触控屏上操作多个对象的方法及装置
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
GB2552014B (en) 2016-07-07 2020-05-13 Advanced Risc Mach Ltd Reconfigurable artificial neural networks comprising programmable non-volatile memory elements

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127458A1 (en) * 2003-12-16 2005-06-16 Lsi Logic Corporation Incorporating dopants to enhance the dielectric properties of metal silicates
US20080106927A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Stabilized resistive switching memory
CN103066204A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 相变存储器件和半导体器件的制造方法
US20140084232A1 (en) * 2012-09-24 2014-03-27 Adesto Technologies Corporation Resistive Switching Memory
US20140301127A1 (en) * 2013-04-05 2014-10-09 SK Hynix Inc. Semiconductor device and electronic device including the same
US20150129826A1 (en) * 2013-11-13 2015-05-14 Intermolecular Inc. Flexible Non-Volatile Memory
CN105723510A (zh) * 2013-12-20 2016-06-29 英特尔公司 用于相变存储器（pcm）阵列的衬垫及相关联的技术和配置
CN105489387A (zh) * 2016-01-13 2016-04-13 宿州学院 一种掺氮碳微球负载MoS2复合物、制备方法及应用

Also Published As

Publication number Publication date
US20180076386A1 (en) 2018-03-15
US10103327B2 (en) 2018-10-16
US20190051824A1 (en) 2019-02-14
TW201820669A (zh) 2018-06-01
WO2018051062A2 (en) 2018-03-22
US10403816B2 (en) 2019-09-03
WO2018051062A3 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
TWI723136B (zh) 用於相關電子材料的阻障層
TWI733885B (zh) 關聯電子材料切換裝置
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
US20200052201A1 (en) Controlling dopant concentration in correlated electron materials
CN110036496A (zh) 由相关电子材料形成的切换器件
CN108604635A (zh) 相关电子材料器件的制造
TWI738856B (zh) Cem開關元件
CN109791976A (zh) 使用从邻近结构扩散的掺杂剂种类的关联电子材料器件
CN109564969A (zh) 制造具有不同原子或分子浓度的掺杂剂物质的相关电子材料膜
TW201831711A (zh) 在相關電子材料元件中形成成核層
CN109643756A (zh) 通过暴露于紫外线能量制造相关电子材料膜
WO2019180404A1 (en) Method for fabrication of a cem device
TW201826350A (zh) Cem切換裝置
CN109690799A (zh) Cem切换装置
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
WO2019186120A1 (en) Fabrication of correlated electron material devices
US20210226124A1 (en) Electrode for correlated electron device
TW202213828A (zh) 控制相關電子材料裝置的切換特性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201223

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190426

WD01 Invention patent application deemed withdrawn after publication