TWI733885B - 關聯電子材料切換裝置 - Google Patents

關聯電子材料切換裝置 Download PDF

Info

Publication number
TWI733885B
TWI733885B TW106128369A TW106128369A TWI733885B TW I733885 B TWI733885 B TW I733885B TW 106128369 A TW106128369 A TW 106128369A TW 106128369 A TW106128369 A TW 106128369A TW I733885 B TWI733885 B TW I733885B
Authority
TW
Taiwan
Prior art keywords
layer
conductive substrate
cem
conductive
main
Prior art date
Application number
TW106128369A
Other languages
English (en)
Other versions
TW201813111A (zh
Inventor
金佰利蓋 瑞德
露西安 席芙蘭
喬蘭塔 斯林史卡
卡羅斯 巴茲德阿勞約
Original Assignee
美商瑟夫實驗室股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑟夫實驗室股份有限公司 filed Critical 美商瑟夫實驗室股份有限公司
Publication of TW201813111A publication Critical patent/TW201813111A/zh
Application granted granted Critical
Publication of TWI733885B publication Critical patent/TWI733885B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electron Tubes For Measurement (AREA)

Abstract

本文所揭露的標的係與製造包含關聯電子材料的切換裝置的方法相關。在實施例中，描述了可用於避免以其他方式傾向在關聯電子材料及導電基板及/或導電覆蓋層間形成電阻層的方法。

Description

關聯電子材料切換裝置
本申請案係與包含關聯電子材料(CEM)的切換裝置及用於切換裝置製造的方法相關。
電子切換裝置經發現於各式各樣的電子裝置類型中(如電腦、數位相機、蜂巢式電話、平板裝置、個人數位助理等)，其中該等電子切換裝置可作為記憶體及/或邏輯裝置。
在考慮特定的電子切換裝置是否適於某種功能時，設計者感興趣的因素可包含物理尺寸、存儲密度、工作電壓、阻抗範圍及/或功率消耗。其他感興趣的因素可包含製造成本、製造的容易度、可擴展性及/或可靠性。
對於表現出更低功率及/或更高速度的記憶體及/或邏輯裝置似乎有越來越多的需求動力。包含CEM的切換裝置係位於此需求動力的最前方，不僅是因為該等切換裝置可表現出低功率及/或高速度，也因為該等切換裝置通常係為可靠的且可容易及便宜地製造出來。
本申請案描述用於製造經改善之基於CEM的切換裝置的方法。舉例而言，CEM切換裝置可在記憶體及/或邏輯裝置中發現作為關聯電子隨機存取記憶體(CERAM)的應用，其可與廣泛的電子電路類型(如記憶體控制器、記憶體陣列，濾波器電路、資料轉換器，光學儀器、鎖相環電路、微波及毫米波收發器等)一起使用。
與其他切換裝置相比，CEM切換裝置可表現出快速的導體至絕緣體的轉變，因切換是由電子關聯(而不是如分別發現於相變記憶體裝置及電阻式RAM裝置中之固態結構相變或細絲形成)而產生的。
CEM切換裝置的快速導體至絕緣體的轉變可以特別地回應於相對於分別在相變及電阻式RAM裝置中發現的熔化/固化或細絲形成的量子力學現象。在相對導電狀態和相對絕緣狀態之間(或第一阻抗狀態和第二阻抗狀態之間)的CEM切換裝置中的量子力學轉變可用多種方式發生。
可根據莫特(Mott)轉變來理解在相對絕緣/較高阻抗狀態及相對導電/較低阻抗狀態之間的CEM的量子力學轉變。根據莫特轉變，材料可自相對絕緣/較高阻抗狀態切換至相對導電/較低阻抗狀態(若滿足莫特轉變條件的話)。莫特標準可由(nc )1/3 a≈0.26定義，其中nc 表示電子的濃度及其中「a」表示波爾(Bohr)半徑。若達到閾值載子濃度而使得滿足莫特標準，則相信發生了莫特轉變。回應於莫特轉變發生，CEM裝置的狀態自相對較高電阻/較高電容狀態(例如，絕緣/較高阻抗狀態)變化到相對較低電阻/較低電容狀態(例如，導電/較低阻抗狀態)。
可藉由電子定位來控制莫特轉變。若如電子之類的載子(舉例而言)定域化，則認為載子之間強烈的庫侖交互作用會將CEM的頻帶分裂，以產生相對絕緣(相對較高阻抗)狀態。若電子不再定域化，則弱的庫侖交互作用可能佔主導地位，此可能導致帶分裂的移除，此可能接著導致基本上與相對較高的阻抗狀態不相似的金屬(導電)帶(相對較低的阻抗狀態)。
從相對絕緣/高阻抗狀態至相對導電/較低阻抗狀態的切換除了電阻變化之外還可導致電容的變化。 舉例而言，CEM切換可表現出可變電阻及可變電容的特性。換句話說，CEM切換的阻抗特性可包含電阻及電容分量。舉例而言，在金屬狀態中，CEM切換可包含可能接近零之相對低的電場，且因此可表現出基本上較低的電容(其也可能接近零)。
類似地，在相對絕緣/較高阻抗狀態中(其可能由較高密度的鍵結或關聯電子引起)，外部電場可能夠穿透CEM；因此，CEM可表現出更高的電容，至少部分地基於CEM中存儲的額外電荷。因此，舉例而言，在CEM切換中自相對絕緣/較高阻抗狀態至相對導電/較低阻抗狀態的轉變可導致電阻和電容兩者的變化。
由CEM形成的切換裝置可表現出回應於大部分包含裝置之CEM量中之莫特轉變之阻抗狀態的切換。 特別地，CEM可形成「批次切換」。如本文所使用地，術語「批次切換」係指至少大部分之CEM量切換了裝置的阻抗狀態(如回應於莫特轉變)。舉例而言，回應於莫特轉變，裝置之實質上所有的CEM可自相對絕緣/較高阻抗狀態切換至相對導電/較低阻抗狀態，或自相對導電/較低阻抗狀態切換至相對絕緣/較高阻抗狀態。
在一實施例中，如圖1所示，CEM切換裝置可包含夾在導電基板及導電覆蓋層之間的CEM層。在此種佈置中，CEM切換裝置可用為記憶體存儲元件。在其他實施例中，CEM切換裝置可包含設置在導電基板上的CEM層或設置有導電覆蓋層的CEM層。在該等其他實施例中，裝置包含源極區域及汲極區域，其提供穿過裝置的電流。
現在參考圖1A，圖示了CEM切換裝置的電流密度對電壓曲線100，該曲線100圖示了該CEM切換裝置的切換行為。至少部分地基於施加到CEM裝置的端子的電壓，(舉例而言)在「寫入操作」期間，可將CEM裝置置於相對低阻抗狀態或相對高阻抗狀態。舉例而言，施加電壓Vset 及電流密度Jset 可導致CEM切換裝置轉變至相對低阻抗的記憶體狀態。相反地，施加電壓Vreset 及電流密度Jreset 可導致CEM裝置轉變至相對高阻抗的記憶體狀態。
如圖1A所示，參考標記110圖示了可將Vset 與Vreset 分離的電壓範圍。在將CEM切換裝置置於高阻抗狀態或低阻抗狀態後，可藉由(例如，在讀取操作期間)施加電壓Vread 及(例如，利用讀取窗口107)偵測CEM切換裝置的端子處的電流或電流密度來偵測CEM切換裝置的特定狀態。
根據圖1A，若施加足夠的偏壓(例如，超過帶分裂電位)及滿足上述莫特條件(例如，經注入的電子電洞的數量與切換裝置中的電子數量相當)，CEM切換裝置可(舉例而言)回應於莫特轉變而自相對低阻抗狀態切換至相對高阻抗狀態。此可對應於圖1A的電壓對電流密度分佈的點108。在此點處或適當地在此點附近，電子不再被屏蔽且在金屬離子附近變得定域化。此種關聯性可導致強的電子─電子相互作用電位，該電位可操作以分裂帶來形成相對高阻抗的材料。
若CEM切換裝置包含相對高阻抗的狀態，則可藉由電子電洞的傳輸來產生電流。因此，若在CEM裝置的端子上施加閾值電壓，則可在金屬 - 絕緣體 - 金屬(MIM)裝置的電位障上將電子注入至MIM二極體中。在某些裝置中，在施加於CEM裝置的端子上的閾值電位處注入電子的閾值電流可執行「預置」操作，該操作將CEM裝置置於低阻抗狀態。在低阻抗狀態下，電子的增加可屏蔽進入的電子且移除電子的定域化，此可操作以使帶分裂電位崩潰，從而產生低阻抗狀態。
CEM切換裝置中的電流可由外部施加的「調適(compliance)」條件來控制，該條件可至少部分地基於施加的外部電流來決定，該外部電流可在寫入操作期間受限制，以(舉例而言)將CEM裝置置於相對高的阻抗狀態。此種外部施加的調適電流可在一些裝置中設置用於後續復置操作之電流密度的條件，以將CEM裝置置於相對高阻抗狀態。如圖1A的具體裝置所示，可在點116處的寫入操作期間施加電流密度Jcomp ，以將CEM切換裝置置於相對低阻抗狀態，及該電流密度Jcomp 可決定將CEM裝置置入在後續寫入操作中之高阻抗狀態的調適條件。如圖1A所示，CEM裝置隨後可藉由在點108處的電壓Vreset 處施加電流密度Jreset ≥Jcomp 而置於高阻抗狀態，在該點108處Jcomp 經外部施加。
特別地，調適可在CEM切換裝置中設置許多電子，該等電子可藉由用於莫特轉變的電洞來「捕獲」。即，施加於寫入操作以將CEM裝置置於相對低阻抗記憶體狀態的電流可決定要注入至CEM裝置之電洞的數量，以便隨後將CEM切換裝置轉變至相對高阻抗的記憶體狀態。
如上所述，回應於點108處的莫特轉變，可發生復置條件。此種莫特轉變可導致CEM切換裝置中的條件，其中電子濃度n 近似等於或變得至少相當於電子電洞濃度p 。此條件可根據表達式(1)建模如下：
Figure 02_image001
 (1) 其中λ TF 對應於托馬斯-費米屏蔽長度及C為常數。
回應於自施加至CEM切換裝置之端子上的電壓信號注入電洞，可存在圖1A所示之電壓對電流密度分佈之區域104中的電流或電流密度。此處，當施加閾值電壓VMI 於CEM裝置的端子上時，注入電洞可滿足在電流IMI 處之低阻抗狀態至高阻態狀態轉變的莫特轉變標準。 此可根據表達式(2)建模如下：
Figure 02_image003
(2) 其中Q (VMI )對應於帶電注入(電洞或電子)且為施加電壓的函數。注入電子和/或電洞以使莫特轉變可發生於帶間且回應於閾值電壓VMI 和閾值電流IMI 。藉由將電子濃度n 與電荷濃度相等，以根據表達式(1)來引起由表達式(2)中之IMI 所注入之電洞的莫特轉變，此種閾值電壓VMI 對托馬斯-費米屏蔽長度λ TF 的依賴性可根據表達式(3) 建模如下：
Figure 02_image005
Figure 02_image007
(3) 其中ACEM 為CEM切換裝置的橫截面積，且Jreset (VMI )可藉由CEM切換裝置來表示以閾值電壓VMI 施加至CEM切換裝置的電流密度，該電流密度可將CEM切換裝置置於相對高阻抗狀態。
圖1B圖示了CEM切換裝置150及用於切換裝置之等效電路的示意圖，該CEM切換裝置150係包含夾在導電基板170及導電覆蓋層180之間的CEM層160。
如前所述，CEM切換裝置可表現出可變電阻及可變電容兩者的特性。換句話說，可將CEM切換裝置認為是可變阻抗裝置，其中若在裝置端子190和190'之間量測阻抗的話則該阻抗至少部分地取決於裝置的電阻及電容特性。可變阻抗裝置的等效電路可包含與可變電容器194並聯的可變電阻器192(如可變電阻器)。當然，儘管在圖1B中將可變電阻器及可變電容器描繪為包括分立元件，但如所展示之阻抗裝置的可變阻抗裝置可包含基本上均勻的CEM。
下文表1描述了用於示例性之可變阻抗裝置(如圖1A的裝置)的示例性真值表。
表1圖示了如所示之可變阻抗裝置的電阻可在低阻抗狀態及基本上不同之高阻抗狀態之間轉變，其至少部分地取決於施加於CEM切換裝置上的電壓。在低阻抗狀態下顯示之阻抗可(舉例而言)大約低於在高阻抗狀態下顯示之阻抗10.0至100,000.0倍的範圍內。然而，在低阻抗狀態下呈現的阻抗可大約低於在高阻抗狀態下顯示之阻抗5.0至10.0倍的範圍內。表1亦圖示了可變阻抗裝置(如所展示裝置)的電容可在較低電容狀態及較高電容狀態之間轉變，該較低電容狀態(舉例而言)可包含大約為零或非常小的電容而該較高電容狀態至少部分地取決於施加於CEM切換裝置上的電壓。
Figure 106128369-A0304-0001
 表 1 ─關聯電子切換真值表
CEM切換裝置可(舉例而言)藉由注入足夠量的電子來滿足莫特轉變標準，而(如)藉由從相對高阻抗狀態之轉變來經放置於相對低阻抗的記憶體狀態中。在將CEM切換裝置轉變至相對低阻抗狀態中時，若注入足夠的電子且CEM裝置之端子兩端的電位克服了閾值切換電位(例如Vset )，則注入的電子可開始被屏蔽。如前所述，屏蔽可操作以使雙佔據電子離域，以使帶分裂電位崩潰，從而導致相對低阻抗狀態。
CEM切換裝置可包含CEM層，該CEM層包含一或多種過渡金屬或過渡金屬化合物，特別是一種以上的過渡金屬氧化物(TMO)、或包括稀土元素的氧化物、或d或f區元素的氧化物，或稀土過渡金屬氧化物或釔的鈣鈦礦，及/或鐿。此外，導電基板及/或導電覆蓋層可包含一或多種金屬或金屬化合物，如金屬氧化物或氮化物、半導體或合金。
因此，有時在形成導電基板期間及/或在隨後的處理期間，可在導電基板上形成氧化層。舉例而言，若沉積在導電基板上的CEM層利用過渡金屬氧化物(如NiO)，則來自CEM層的氧原子可朝向導電基板遷移或擴散。有時，此種氧遷移可引起界面層(如氧化層)，該界面層可引入阻力至CEM層及導電基板之間流動的電流。
同樣地，在至少一些實例下，在形成導電覆蓋層後，來自CEM層的氧遷移或擴散可導致界面層(如氧化層)的形成，該界面層可引入阻力至CEM層及導電覆蓋層之間流動的電流。
美國專利申請案號15/207,708(藉由引用併入本文)揭露了解決形成此種界面層問題的一種方法。 此方法係涉及將導電基板及/或導電覆蓋層暴露於抑制氧化層(舉例而言)在基板的界面處形成的試劑。
本申請案揭露了一種不抑制界面層形成，而是提供界面層的摻雜的方法。與可能以其他方式形成在導電基板及/或導電覆蓋層及CEM層之間的界面層相比，摻雜可規定界面層形成為具有相對低電阻的CEM。
因此，在第一態樣中，本申請案提供了一種用於製造切換裝置的方法，該方法包含以下步驟：形成導電基板並在導電基板上形成關聯電子材料的主層，其中形成 導電基板之步驟包含以下步驟：摻入摻雜劑(若主CEM層的形成引出主CEM層及導電基板間之關聯電子材料的次層的話)。
該方法可特別地包含以下步驟：藉由沉積摻雜的金屬或金屬化合物的一層或多層來形成導電基板。或者，該方法可包含以下步驟：藉由沉積金屬或金屬化合物的一層或多層來形成導電基板，並處理金屬或金屬化合物層以摻入摻雜劑。該方法可亦包含以下步驟：在導電基板上形成主CEM層之前或之後，退火金屬或金屬化合物的之該層或該等多層。
在第二態樣中，本申請案提供了一種用於製造切換裝置的方法，該方法包含以下步驟：在導電或其它基板上形成關聯電子材料的主層並在主CEM層上形成導電覆蓋層，其中形成導電覆蓋層的步驟包含以下步驟：摻入摻雜劑，以導致在主CEM層及導電覆蓋層間之關聯電子材料的次層。
在此態樣中，該方法可特別地包含以下步驟：藉由沉積摻雜的金屬或金屬化合物的層來在主CEM層上形成導電覆蓋層。或者，該方法可包含以下步驟：藉由沉積金屬或金屬化合物層來在主CEM層上形成導電覆蓋層，並處理該層以摻入摻雜劑。該方法亦可包含以下步驟：在主CEM層上形成導電覆蓋層之後，退火摻雜的金屬或金屬化合物之該層或該等多層。
在第三態樣中，本申請案提供了一種用於製造切換裝置的方法，該方法包含以下步驟：形成導電基板、在導電基板上形成關聯電子材料的主層並在主CEM層上形成導電覆蓋層，其中形成導電基板及/或導電覆蓋層之步驟包含以下步驟：摻入摻雜劑，該摻雜劑係為主CEM層及導電基板之間的關聯電子材料的次層所提供及/或為主CEM層及導電覆蓋層之間的關聯電子材料的次層所提供。
若可在主CEM層及導電基板之間形成的界面層(如氧化層)及/或藉由氧離子自主CEM層之擴散或遷移的導電覆蓋層本身為關聯電子材料，則藉由摻入摻雜劑來形成導電基板及/或導電覆蓋層。
然而，注意到導電基板及/或導電覆蓋層的形成步驟可進一步包含以下步驟：在不摻入摻雜劑的情況下，沉積金屬或金屬化合物的一層或多層。
在此種情況下，該方法可提供其中導電基板及/或導電覆蓋層具有未被摻雜的主要(大多數)部分及摻雜的次要部分的裝置。或者，可提供一種其中導電基板及/或導電覆蓋層基本上沒有摻雜劑的裝置。
在每個態樣中，該方法可包含以下步驟：藉由沉積氮化鈦、氮化鉭、氮化鎢、鉑、鈦、銅、鋁、鈷、鎳、鎢、氮化鎢、矽化鈷、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥或氧化銥或上述組合之一層或多層來形成導電基板和/或導電覆蓋層。
此外，該方法可包含以下步驟：藉由沉積一或多層金屬氧化物、碳化物或其它化合物來形成主CEM層，該金屬氧化物、碳化物或其它化合物係選自由d或f區金屬所組成之組，該d或f區金屬包含鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、鉭、錫、鈦、釩、釔及鋅或上述組合。
注意到可藉由任何合適處理來沉積導電基板、主CEM層及導電覆蓋層。合適處理包含物理氣相沉積及化學氣相沉積，特別是原子層沉積、雷射或電漿增強原子層沉積、雷射或電漿增強化學氣相沉積、快速熱或熱線化學氣相沉積、電子或離子束化學氣相沉積、陰極電弧化學氣相沉積、濺射、離子束濺射及反應式濺射及離子電鍍等諸如此類。
在一實施例中，可使用原子層沉積來沉積導電基板、主CEM層及導電覆蓋層。原子層沉積可(例如)使用相同或不同(與導電基板及/或導電覆蓋層之前驅物相比)之用於形成主CEM層的有機金屬前驅物及相同或不同(與還原劑相比)的氧化劑。
在某些實施例中，可藉由濺射包含如氮化鈦、氮化鉭或氮化鎢的金屬氮化物的靶或藉由反應性濺射如鈦、鉭或在氮氣中之鎢之金屬來沉積導電基板之一層或多層。在該等實施例中，該方法亦可使用摻雜劑前驅物，以將摻雜劑摻入至一層或多層中。然而，該方法可替代地或額外地包含以下步驟：在沉積層後，用摻雜劑前驅物處理導電基板，以將摻雜劑摻入至導電基板中。
摻雜劑前驅物可(特別地)包含一氧化碳、氨及鹵素，例如氯、環戊二烯、甲烷、乙烯、乙炔及其它不飽和有機分子(如異腈、醯胺、醯亞胺、脒或形成過渡金屬的良好配體的芳香族化合物)。
特別地，處理可包含以下步驟：在大約在20.0℃至1000.0℃(特別是50.0℃至800.0℃)的溫度範圍內以一或多個摻雜劑前驅物退火經沉積的層。退火時間可在自約1.0秒至5.0小時(特別是自約0.5分鐘至180.0分鐘)的期間內變化。
在其他實施例中，可摻入摻雜劑來沉積導電基板的一層或多層，該摻雜劑係源自於下文所述之表達式(4)中之前驅物分子AX及BY： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) 或 A( 金屬 ) + XY( 氣體 ) (4) 其中「A」對應於如鈦、鉭或鎢的過渡金屬、「 AB」對應於如氮化鈦、氮化鉭或氮化鎢之過渡金屬氮化物。
在該等實施例中，「X」可包含如有機配體之配體，如二甲基氨基(Me2 N-)、二乙基氨基(Et2 N-)、叔丁基亞氨基(t BuN =)、羰基(-CO)、乙氧基(-OEt) 異丙基(-Oi Pr)、醯氨基(NH3 -)、1-或2-甲基丁基異松醚(MeBuNC-)及環戊二烯基(Cp)。或者，「X」可包含如鹵素之配體，特別是氟(-F)、氯(-Cl)或溴(-Br)及β-二酮或脒酸鹽，如N、N'-二仲丁基乙醯胺化物或N、N'二烯丙基乙醯胺化物。
因此，鈦基前驅物可包含四氯化鈦(TiCl4 )、四異丙氧基鈦(TTIP)、四(二甲基氨基)鈦(TDMAT)或四(二乙基 - 醯胺基)鈦(TDEAT)。在其它實施中，鉭基前驅物可包含五(二甲基氨基)鉭(PDMAT)、乙醇鉭(TAETO)或五氯化鉭。在另外的實施中，鎢基前驅物可包含六氟化鎢、六羰基鎢、三氨基鎢、環戊二烯基三羰基氫化鎢或五羰基1-甲基丁腈或雙(叔丁基亞氨基)- 雙(二甲基氨基)鎢。
在該等實施例中，「BY」可包含還原劑，如氨(NH3 )、氮(N2 )、氫(H2 )、三乙基矽烷(Et3 SiH)或一氧化碳(CO)。 在一些實施例中，可使用一或多種此類還原劑，或可與氮氣一起使用電漿以形成氮或氫原子。
在一個其中還原劑為氨或氮的此類實施例中，方法可提供包含摻雜金屬氮化物之一層或多層的導電基板，其中取決於前驅物「AX」，摻雜劑包含一或多種碳，舉例而言為羰基及鹵素的形式(例如，氯或氯化物、或氮)及舉例而言為氨基或醯氨基的形式。
在另一個其中還原劑為氫的此類實施例中，方法可提供包含摻雜金屬(如釕、銥或鉑)之一層或多層的導電基板，其中取決於前驅物「AX」，摻雜劑包括一或多種碳，舉例而言為羰基及鹵素的形式(例如，氯或氯化物、或氮)及舉例而言為氨基或醯氨基的形式。
在另一個其中還原劑為三乙基矽烷的此類實施例中，方法可提供包含矽化鈷(CoSi2 )之一層或多層的導電基板。在此實施中，前驅物「AX」為有機鈷化合物，如叔丁基烯丙基(三羰基)鈷或六羰基二羰基叔丁基乙炔，且還原劑為丙矽烷(如三乙基矽烷)。
然而，在其它實施中，方法可使用除了前驅物AX及BY之外的摻雜劑前軀物。可與前驅物AX共流之另外的摻雜劑前驅物可特別地允許形成向金屬反饋電子的配體。特別地，另外的摻雜劑前驅物可包含甲烷、乙烯或乙炔等及其它不飽和有機分子，如異腈、醯胺、醯亞胺脒或形成過渡金屬的良好配體的芳香族化合物。
在另一實施例中，方法可提供包含摻雜金屬(如鎢、鎳、釕或鉻)的一層或多層的導電基板，該提供係藉由它們的羰基W(CO)6 、Ni(CO)4 、Ru3 (CO)12 及Cr(CO)6 之快速熱化學氣相分解。在此實施例中，還原劑「BY」非為必需的並且根據(5)表達式獲得碳摻雜的金屬： AX+加熱=A+X (5)
在其他實施例中，方法可提供包含摻雜金屬氧化物(如氧化釕或氧化銥)的一層或多層的導電基板。在此實施例中，BY可為氧化劑，如氧(O2 )、臭氧(O3 )、一氧化氮(NO)或過氧化氫(H2 O2 )。
注意到所有此類實施例中，可調節前驅物「AX」及/或「BY」的濃度(如原子濃度) 及/或如溫度、流速及壓力的製程條件，以便帶來過渡金屬或過渡金屬化合物中之碳、氯或氮的最終原子濃度在約0.1%至15%之間(較佳地係在約2%至15%之間)。
在一些實施例中，可使用多於上述方法之一者或多於前驅物「AX」或「BY」之一者來沉積導電基板的一層或多層。方法可(例如)包含以下步驟：藉由反應性濺射沉積導電基板的主體，並藉由如上所述的原子層沉積或化學氣相沉積在本體上沉積一層或多層以摻入摻雜劑。特別地，可將摻雜(多)層沉積至約0.1nm至10.0nm之間(例如，在0.5nm和2.0nm之間)的厚度。
在一實施中，方法可包含以下步驟：藉由原子層沉積或使用過渡金屬鹵化物(如四氯化鈦、五氯化鉭或六氟化鎢)作為前驅物「AX」的化學氣相沉積來沉積導電基板的主體，並藉由原子層沉積或化學氣相沉積在主體上沉積一層或多層以便摻入如上所述的碳或氮摻雜劑。然而，在此實施例中，方法可更包含以下步驟：在沉積摻雜層之前或之後退火主體，以便除去氯或其它雜質。退火可在大約在20.0℃至1000.0℃(特別是50.0℃至800.0℃)的溫度範圍內進行。退火時間可在自約1.0秒至5.0小時(特別是自約0.5分鐘至180.0分鐘)的期間內變化。
可用與沈積導電基板相同的方式沉積導電覆蓋層於主CEM層上。因此，方法可採用與用於導電基板之摻雜劑前驅物及製程相同的摻雜劑前驅物及製程，及可形成與導電基板基本上相同或不同的導電覆蓋層。
然而，注意到若方法使用多於一種的上述用於導電覆蓋層的方法，則方法可包含以下步驟：藉由原子層沉積或化學氣相沉積來在主CEM層上沉積一層或多層，以便摻入如上所述的摻雜劑，及藉由反應性濺射來沉積形成導電覆蓋層的主體的一層或多層。
在另一實施例中，方法可包含以下步驟：藉由原子層沉積或化學氣相沉積來在主CEM層上沉積一層或多層以便摻入如上所述的碳或氮摻雜劑，並藉由原子層沉積或使用過渡金屬鹵化物(如四氯化鈦，五氯化鉭或六氟化鎢) 作為前驅物「AX」的化學氣相沉積來沉積形成導電覆蓋層之主體的一層或多層。在此實施例中，方法可更包含以下步驟：退火導電覆蓋層以移除氯或其它雜質。退火可在大約在20.0℃至1000.0℃(特別是50.0℃至800.0℃)的溫度範圍內進行。退火時間可在自約1.0秒至5.0小時(特別是自約0.5分鐘至180.0分鐘)的期間內變化。
舉例而言，可執行導電基板的退火，以當沉積主CEM層時，使導電基板準備好以形成關聯電子材料的次層。特別地，導電基板的準備好可致動摻雜劑及/或將其移動至為具有主CEM層之界面的導電基板的表面。
類似地，可進行具有導電覆蓋層的主CEM層的退火，以藉由致動摻雜劑及/或將其移動至具有主CEM層之導電覆蓋層的界面表面來最佳化關聯電子材料的次層的形成。
如上所述，可執行導電基板及/或導電覆蓋層的退火，以便摻入摻雜劑前驅物或自主CEM層摻入。藉由此種退火摻入摻雜劑可包含以下步驟：將導電基板及/或導電覆蓋層暴露於氣態或揮發性摻雜劑前驅物中。
因此，方法可更包含以下步驟：將主CEM層和導電基板一起退火及/或退火主CEM層上的導電覆蓋層。 退火可以在大約在20.0℃至1000.0℃，特別是50.0℃至800.0℃的溫度範圍內進行。退火可在大約在20.0℃至1000.0℃(特別是50.0℃至800.0℃)的溫度範圍內進行。退火時間可在自約1.0秒至5.0小時(特別是自約0.5分鐘至180.0分鐘)的期間內變化。
方法可包含以下步驟：藉由沉積金屬、金屬氧化物或其它金屬化合物來形成主CEM層。特別地，金屬氧化物可包括鎳、鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦或釩的氧化物。注意到，亦可使用包含多於一種過渡金屬氧化物的化合物，例如鈦酸釔(YTiO3 )。
在特定實施例中，方法可包含原子層沉積(例如，沉積鎳氧化物材料(如NiO:CO或NiO:NH3 )、在電路環境中的CEM裝置的操作期間反饋電子，以(例如)產生低阻抗狀態。 另外，在電路環境中工作時，(例如)亦可反轉電子的反饋，從而產生實質不同的阻抗狀態(舉例而言，如高阻抗狀態)。
在特定實施例中，可根據下面的表達式(6)來使用單獨的前驅物分子AX及BY以沉積主CEM層： AX( 氣體 ) + BY( 氣體 ) = AB( 固體 ) + XY( 氣體 ) (6) 其中表達式(6)的「A」對應於過渡金屬，「AB」是過渡金屬化合物(如過渡金屬氧化物)。
在該等實施例中，表達式(6)的「X」可包含如有機配體之配體，該配體包含脒(AMD)、二環戊二烯基(Cp)2 、二乙基環戊二烯基(EtCp)2 、双(2,2,6,6,-四甲基-3,5-庚二酮酸) ((thd)2 )、乙醯丙酮(acac)、雙(甲基環戊二烯基)((CH3 C5 H4 )2 )、二甲基乙肟基(dmg)2 ,2-氨基-戊-2-烯-4-酮(apo)2 (dmamb)2 ，其中dmamb = 1-二甲基氨基-2-甲基-2-丁醇酸酯(dmamp)2 ，其中dmamp = 1-二甲基氨基-2-甲基-2-丙醇酸酯、雙(五甲基環戊烷-二烯基)(C5 (CH3 )5 )2 和羰基(CO)4 。
因此，在一些實施例中，鎳基前驅物AX可包含(例如)鎳脒化物(Ni(AMD))、二茂鐵基二烯鎳(Ni(Cp)2)、二乙基環戊二烯基鎳(Ni(EtCp)2 )、双(2,2,6,6,-四甲基-3,5-庚二酮酸)镍(Ni(thd)2 )、乙醯丙酮鎳(Ni(acac)2 )、雙(甲基環戊二烯基)鎳(Ni(CH3 C5 H4 )2 、丁二酮肟镍(Ni(dmg)2 )、2-氨基-戊-2-烯-4-酮镍(Ni(apo)2 )及Ni(dmamb)2 ，其中(僅舉幾個例子)dmamb = 1-二甲基氨基-2-甲基-2-丁醇酸酯，Ni(dmamp)2 其中 dmamp = 1-二甲基氨基-2-甲基-2-丙醇酸酯，雙(五甲基環戊二烯基)鎳(Ni(C5 (CH3 )5 )2 及羰基鎳(Ni(CO)4 )。
在表達式(6)中，前驅物「BY」可包含氧化劑，如(僅舉幾個例子)氧(O2 )、臭氧(O3 )、一氧化氮(NO)及過氧化氫(H2 O2 )。在其它實施中，電漿可與氧化劑一起使用以形成氧自由基。
然而，在特定實施例中，可使用包含除了前驅物AX及BY之外的反饋材料的摻雜劑，以形成主CEM層。包含可與前驅物AX共流的反饋材料之另外的摻雜劑配體可基本上根據下面的表達式(7)來允許形成反饋化合物。
在特定實施例中，可使用包含反饋材料(如氨(NH3)、甲烷(CH4)及一氧化碳(CO))或其它材料的摻雜劑(如上所列出的包含碳或氮的其它配體或包含反饋材料的其它摻雜劑)。因此，表達式(6)可基本上根據下面的表達式(7)修改為包含另外的包含反饋材料的摻雜劑配體，該表達式(7)為：AX(氣體)+(NH3或其他包含氮的配體)+BY(氣體)=AB：NH3(固體)+XY(氣體) (7)
在表達式(7)中，「BY」可包含氧化劑，例如(僅舉幾個例子)氧氣(O2)、臭氧(O3)、一氧化氮(NO)及過氧化氫(H2O2))。在其它實施例中，電漿可與氧化劑(BY)一起使用以形成氧自由基。同樣地，電漿可與包含反饋材料的摻雜物質一起使用以形成活化物質，以控制主CEM層的摻雜濃度。
注意到可調節前驅物(如表達式(6)和(7)的AX、BY和NH3(或其他包含氮的配體)的濃度(如原子濃度)，以在製造的CEM裝置中產生包含反饋材料的氮或碳摻雜劑的最終原子濃度，如以包含約0.1%至15.0%之間的濃度的氨(NH3)或羰基(CO)的形式。如本文所述，術語「原子濃度」涉及自取代配體衍生之成品材料中的原子濃度。舉例而言，在取代配體為羰基的情況，羰基的原子濃度百分比為成品材料中羰基的碳及氧原子的總數除以成品材料中的總原子數乘以100。
在特定實施例中(如利用原子層沉積的實施例)，基板可在經加熱腔室中暴露於前驅物(如AX和BY)及包含反饋材料(如氨或包含金屬 - 氮鍵的其它配體，該等金屬 - 氮鍵包含例如鎳 - 醯胺、鎳 - 醯亞胺、鎳 - 脒基或上述組合)的摻雜劑，該經加熱腔室中可達到(舉例而言) 大約在20.0℃至1000.0℃範圍內的溫度，或(舉例而言)在某些實施例中大約在20.0℃至500.0℃範圍內的溫度間。
在一個其中執行NiO：NH3 的原子層沉積的具體實施例中，可使用大約在20.0℃和400.0℃範圍內的溫度範圍。回應於暴露於前驅物氣體(例如，AX、BY、NH3 或包含氮的其它配體），可從加熱腔室吹掃此種氣體約0.5秒至180.0秒的持續時間。
在某些實施例中，單個雙前驅物循環(例如，AX和BY，如參考表達式(7)所述)或單個三前驅物循環(例如，如參照使用原子層沉積的表達式(7)所描述的AX、NH3 、CH4 或包含氮及碳的其它配體或包含反饋材料的其他摻雜劑及BY)可在每個循環產生包含大約在0.6Å到5.0Å的範圍內的厚度的主CEM層)。
因此，在一實施例中，為了形成包含約500Å厚度的主CEM層，可使用(舉例而言)其中層包括約0.6Å厚度(例如800-900個循環)的原子層沉積處理。在另一個實施例中，可使用其中層包含約5.0Å (例如100個雙前驅物循環)的原子層沉積處理。注意到，可利用原子層沉積以形成具有其它厚度(如大約在1.5nm和150.0nm範圍內的厚度)的主CEM層。
在特定實施例中，回應於原子層沉積的一或多個兩個前驅物循環(例如AX和BY)或三個前驅物循環(AX、NH3 、CH4 或包含氮及碳的其他配體或包含反饋材料的其他摻雜劑及BY)，主CEM層可進行原位退火，其可允許改進層性質或可用於將包含反饋材料的摻雜劑(如以羰基或氨的形式)引入主CEM層中。
在某些實施例中，可加熱腔室至約在20.0℃至1000.0℃之範圍內的溫度。然而，在其他實施例中，可使用大約在50.0℃至800.0℃範圍內的溫度來進行原位退火。原位退火時間可從約在1.0秒至5.0小時的區間範圍內變化。在具體實施例中，退火時間可在更窄的範圍內變化，例如從約0.5分鐘至約180.0分鐘。
在第四態樣中，本申請案提供了一種包含關聯電子材料的切換裝置，其中在導電基板上提供關聯電子材料的主層，且在導電基板及主CEM層之間提供關聯電子材料的次層。
導電基板可特別地包含金屬或金屬化合物，且主CEM層包含金屬化合物。在此種情況下，導電覆蓋層的金屬可與次CEM層的金屬相同及/或與主CEM層的金屬不同。
在第五態樣中，本申請案提供了一種包含關聯電子材料的切換裝置，其中在關聯電子材料的主層上提供導電覆蓋層，且在導電覆蓋層及主CEM層之間提供關聯電子材料的次層。
導電覆蓋層可特別地包含金屬或金屬化合物，且主CEM層可包含金屬化合物。在此種情況下，導電覆蓋層的金屬可與次CEM層的金屬相同，及/或與主CEM層的金屬不同。
在第六態樣中，本申請案提供包含關聯電子材料的切換裝置，其中關聯電子材料的主層提供於在導電基板上，且在主CEM層上提供導電覆蓋層，且其中在主CEM層及導電基板與CEM層及導電覆蓋層之間提供關聯電子材料的次層。
導電基板及覆蓋層可特別地包括金屬或金屬化合物，及主CEM層可包含金屬化合物。在此種情況下，導電基板的金屬及導電覆蓋層的金屬可與次CEM層的金屬相同及/或與主CEM層的金屬不同。
在該等態樣中，導電基板可特別地包含氮化鈦，該氮化鈦包含氯、碳及氮中的一或多者作為摻雜劑。或者，導電基板可包含氮化鉭，該氮化鉭包含氯、碳及氮中的一或多者作為摻雜劑，或導電基板可包含氮化鎢，該氮化鎢包含氯、碳及氮中的一或多者作為摻雜劑。
此外，導電覆蓋層可包含氮化鈦、氮化鉭或氮化鎢，該氮化鈦包含氯、碳和氮中的一或多者作為摻雜劑、該氮化鉭包含氯、碳和氮中的一或多者作為摻雜劑及該氮化鎢包含氯、碳或氮中的一或多者作為摻雜劑。
導電基板及/或導電覆蓋層可另外或替代地包括鉑、鈦、銅、鋁、鈷、鎳、鎢、鈷矽化物、釕、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥、氧化銦或上述任何組合。
在某些實施例中，次CEM層可包含金屬氮化物(如氮化鈦、氮化鉭或氮化鎢)的氧化層。確切來說，該氧化層可包含NiTiOx Ny ，NiTaOx Ny 或NiWOx Ny ，其中y = 1-x且x + y的範圍在0.7和1.4之間。然而，次CEM層的化學計量不是特別重要，但較佳的是，次CEM層基本上不含未結合的金屬(即，零氧化態的金屬)。
在其他實施例中，次CEM層可包含金屬氧化物，如鈦、銅、鋁、鈷、鎳、鎢、釕、鉻、金、鈀、銦、錫、鉭、銀、銥的氧化物或上述的任何組合。次CEM層尤其可包含與主CEM層的氧化物相同或不同的導電類型(p型或n型)的氧化物。然而，較佳地，次CEM層的氧化物為p型氧化物(如氧化鈦或氧化銅)，且主CEM層的氧化物為p型氧化物。
次CEM層的厚度可在0.1nm和50nm之間變化，舉例而言在0.1和10nm之間。次CEM層(及導電基板及/或導電覆蓋層中的其它層)的摻雜程度可能與主CEM層的摻雜程度相似。摻雜可例如在0至15原子比之間(例如2至15原子比)。
注意到次CEM層的阻抗將基本上低於相應的氧化層的阻抗，且避免對成絲電壓的需要可保持CEM切換裝置的「天生」特性，該「天生」特性係指CEM切換裝置回應於裝置製造而呈現相對低阻抗（相對高導電率）的能力。
亦注意到次CEM層可與主CEM層中的相應切換一致地從相對導電/較低阻抗的狀態切換至相對絕緣/較高阻抗的狀態。或者，當主CEM層從相對導電/較低阻抗的狀態切換至相對絕緣/較高的阻抗狀態時，次CEM層可保持在相對導電/較低阻抗的狀態。
主CEM層可包括任何過渡金屬氧化物，如(舉例而言)鈣鈦礦、莫特絕緣體、電荷交換絕緣體及安德森無序絕緣體。在特定的實施中，主CEM層可由切換材料形成，該等切換材料如(僅舉幾例)氧化鎳、氧化鈷、氧化鐵、氧化釔及鈣鈦礦(如鉻摻雜的鈦酸鍶及鈦酸鑭)，及包含鐠酸鈣的錳酸鹽族與鐠鑭錳礦。特別地，包含不完全「d」和「f」軌域殼層的元素的氧化物可表現出作為主CEM層之足夠的阻抗切換性質。
特別地，主CEM層可包含為如氧化鎳(NiO)的過渡金屬氧化物可變阻抗材料的材料。本文討論的NiO材料可摻雜有外部配體，該等外部配體可穩定可變阻抗特性。具體來說，本文所揭露的NiO可變阻抗材料可包含形式為Cx Hy Nz (其中x,y＞=0和N＞=1)的含氮分子，該等含氮分子如：氨(NH3 )、氰基(CN- )、疊氮離子(N3 - )乙二胺(C2 H8 N2 )、phen(1,10-鄰二氮菲)(C12 H8 N2 )、2,2'-聯吡啶(C10 ,H8 N2 )、乙二胺((C2 H4 (NH2 )2 )、吡啶(C5 H5 N)、乙腈(CH3 CN)及如硫氰酸鹽(NCS- )的氰基二硫氰酸鹽。氮氧化物族(Nx Oy )的成員可包含例如一氧化氮(NO)、一氧化二氮(N2 O)、二氧化氮(NO2 )或具有NO3 - 配體的前驅物。在實施例中，金屬前驅物包括含氮配體，該等含氮配體如配體胺、醯胺、藉由平衡化合價含有NiO的烷基醯胺含氮配體。
NiO可變阻抗材料可包括如羰基(CO)的含碳配體，形成NiO：CO。在另一個具體範例中，摻雜有外在配體的NiO可表示為NiO：Lx ，其中Lx 為配體元素或化合物，且x表示一單位NiO之配體的單元數。所屬技術領域中具有通常知識者可簡單地藉由平衡化合價來確定任何特定配體的x值和配體與NiO或任何其它過渡金屬化合物的任何特定組合。除了羰基之外，包含反饋材料的其它摻雜劑配體可包含：亞硝醯基(NO)、異腈(RNC，其中R為H、C1 -C6 烷基或C6 -C10 芳基)、例如三苯基膦(PPh3 )的膦(R3 P，其中R為C1 -C6 烷基或C6 -C10 芳基)、烯烴(例如乙烯)、炔烴(例如乙炔)、1,10-鄰二氮雜菲(C12 H8 N2 )、2,2'-聯吡啶(C10 H8 N2 )、乙二胺[C2 H4 (NH2 )2 ]、氨(NH3 )、乙腈(CH3 CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)及硫(S)等諸如此類。
在特定實施例中，如自低阻抗狀態至基本上不相同的高阻抗狀態的主CEM層之阻抗狀態的變化(舉例而言)可由包含Nix Oy (其中下標「x」和「y」包括整數)的化合物的電子的「反饋」引起。
如本文所用的術語，「反饋」可指一種或多種電子藉由晶格結構的相鄰分子(即，配體或摻雜劑)供應至過渡金屬、過渡金屬氧化物或其任何組合(即，金屬的原子軌道)，且可同時涉及從金屬中心向配體/摻雜劑上未佔據的π-反鍵結軌域提供電子密度。反饋允許過渡金屬、過渡金屬化合物、過渡金屬氧化物或上述組合可在施加的電壓的影響下維持有利於導電的電離狀態。
在某些實施例中，(舉例而言)CEM中的反饋可回應於使用羰基(CO)或含氮摻雜劑而發生，該含氮摻雜劑包含反饋材料，如氨(NH3 )、乙二胺(C2 H8 N2 )或氮氧化物族(Nx Oy )的成員，(舉例而言)其可允許CEM表現出(舉例而言)在包含CEM的裝置或電路的操作期間，電子可控地、可逆地「遞送」至如鎳的過渡金屬或過渡金屬氧化物之導帶的性質。可(舉例而言)在氧化鎳材料(例如，NiO:CO或NiO:NH3 )中反轉反饋，從而允許氧化鎳材料在裝置操作期間切換成顯示出基本上不相同的阻抗特性(如高阻抗特性)。
因此，反饋材料係指至少部分地基於控制電子饋送之施加電壓的影響及電子饋送至及自材料導帶之反轉顯示出阻抗切換特性的材料，該阻抗切換特性如從第一阻抗狀態切換至基本上不相似的第二阻抗狀態(例如，自相對低阻抗狀態切換至相對高阻抗狀態，或反之亦然)。
在一些實施例中，若將過渡金屬(例如鎳)置於2+的氧化態(例如材料中的Ni2+ ，如NiO：CO或NiO：NH3 )，則主CEM層可藉由反饋表現出低阻抗特性。反之，若將過渡金屬(例如鎳)置於1+或3+的氧化態中，電子反饋可能會反轉。 因此，在CEM切換裝置的操作期間，反饋可導致「歧化」，該歧化可包括基本上同時的氧化及還原反應；基本上根據下面的表達式(8)： 2Ni2+
Figure 02_image009
Ni1+ + Ni3+ (8)
在CEM切換裝置的操作期間，此種歧化可能產生(例如)相對高阻抗的狀態。
在一些實施例中，包含反饋材料(如含碳配體、羰基(CO)或如氨分子(NH3 )的含氮配體，)的摻雜劑可允許在CEM切換裝置的操作期間共享電子，以便允許歧化及其反轉；基本上根據下面的表達式(9)： Ni1+ + Ni3+
Figure 02_image009
2Ni2+ (9)
歧化反應的反轉允許鎳基CEM切換裝置返回至相對低阻抗的狀態。
如圖1A所示的Vreset 和Vset 可取決於NiO:CO或NiO:NH3 的分子濃度(例如，0.1原子比至15.0原子比)在約0.1V至10.0V的範圍內而變化，條件是Vset ≥Vreset 。舉例而言，Vreset 可在約0.1V至1.0V的範圍內的電壓處發生，且Vset 可在約1.0V至2.0V的範圍內的電壓處發生。然而，應注意到V set 和V reset 可能至少部分地基於其他的過程變化而發生。
在一些實施例中，主CEM層可表現「天生」的特性，該「天生」的特性係在裝置製造之後呈現相對低的阻抗(相對高的導電性)。因此，若CEM切換裝置經集成在更大的電子設備環境中，則(例如)在初始啟動時施加至CEM裝置之相對較小的電壓可允許經過CEM切換裝置之相對高的電流流動(如圖1A的區域104所示)。舉例而言，如先前所述地，V reset 可在約0.1V至1.0V的範圍內的電壓下發生，且V set 可在約1.0V至2.0V的範圍內的電壓下發生。因此，在大約2.0V或更小的範圍中操作的電切換電壓可允許記憶體電路(例如)寫入CERAM記憶體裝置、自CERAM記憶體裝置讀取或(例如)改變CERAM切換的狀態。此種相對低的電壓操作可降低複雜性及成本，且可提供優於競爭的記憶體的其他優勢及/或切換裝置技術。
現在參考圖2A，該圖2A圖示了如可用作存儲元件的切換裝置250，其中相對高阻抗氧化物的氧化層262及264已形成在CEM層260和導電基板270及導電覆蓋層280之間。裝置可由類似於為圖1之裝置所展示的電路圖之電路圖表示(除了該裝置還包含串聯電阻器296及298)。導電基板及/或導電覆蓋層可包括在使用(例如)濺射、化學氣相沉積、原子層沉積或其它合適製程的層中製造的氮化鈦，及CEM層可包括使用(例如)原子層沉積或其它合適製程的層中製造的氧化鎳(例如，Ni：CO)。
如圖2A所示，可存在氧化層262，且可使用設置在裝置端子290與可變電阻器292與可變電容器294的並聯組合之間的等效電阻來建模氧化層262。同樣地，可使用設置在裝置端子290'與可變電阻器292與可變電容器294的並聯組合之間的等效電阻298來建模氧化層264。電阻器296及298可導致CEM切換裝置之劣化的電性能。
在此裝置中，氧化層262回應於施加在特定範圍內(例如在約3.0V至約4.0V之間)的電壓，該氧化層262可形成一或多個細絲，該一或多個細絲可包含導電晶體及導電覆蓋層280和CEM層260之間的低電阻路徑。同樣地，在(例如)約3.0V和約4.0V之間的電壓可導致在CEM層260及導電基板270之間的氧化層264中形成細絲。細絲的形成可產生更接近於圖1A的電流密度對電壓分佈之切換裝置的操作。
因此，Vread 、Vreset 和Vset 可能基本上(並不希望地)增加。 在一個可能的範例中，Vset 可包括(例如)大約在3.0V至4.0V的範圍內的電壓位準。因此，(例如)可顯著地增加(如從參考圖1A所述地約1.0V至2.0V(例如參考圖2A所述地至少在某些範例中至3.0V至4.0V))產生CERAM記憶體裝置之狀態改變的電切換電壓。
儘管氧化層262和264內之細絲的形成可允許裝置回應於大約在2.0V或更小的範圍內的電壓位準的施加而執行切換操作；舉例而言，施加(例如)約3.0V至約4.0V的細絲形成電壓的需要可能為非所欲的。
因此，在某些裝置中，減少或消除形成導電細絲的需要可能是有利的，以便(例如)允許電流自導電基板流至CEM膜及導電材料的低阻抗路徑。
對細絲形成(「擊穿」)電壓需要的避免可保持CEM切換裝置的「天生」特性，該「天生」特性係指CEM切換裝置回應於裝置的製造而呈現相對低阻抗(相對高導電性)的能力。
現在參考圖3A，該圖3A圖示了如可用作存儲元件的CEM切換裝置350，其中相對低阻抗氧化物的次CEM層362及364已形成在CEM層360和導電基板370及導電覆蓋層380之間。導電基板370及/或導電覆蓋層380可包括在使用(例如)濺射、化學氣相沉積、原子層沉積或其它合適製程的層中製造的氮化鈦，使得摻雜劑至少併入至與CEM層360接觸的區域中。CEM層360可包括使用(例如)原子層沉積或其它合適製程的層中製造的氧化鎳(例如，Ni：CO)。
摻雜次CEM層362和364的金屬氧化物使得界面層各自包含相關電子材料的次層。當形成氧化層且處於相對低的阻抗狀態時，此次CEM層362及364在原位形成。因次CEM層362和364相對導電(與主CEM層360 相比)，故裝置在其切換操作之前不需要施加相對高的細絲形成電壓。
圖2B及3B圖示了可施加至圖2A及圖3A的CEM切換裝置的電壓之間的比較。若次CEM層362和364以與圖2的CEM切換裝置的氧化層相同的方式建模，則等效電路與圖1B的CEM切換裝置所示的等效電路相同(換言之，包括可變電阻器392與可變電容器394的並聯組合)。
現在參考圖4和圖5，流程圖圖示了分別形成用於CEM切換裝置的導電基板及導電覆蓋層的各種方式。總之，該等圖式圖示了形成圖3A所示的切換裝置的幾種方式。
可看出方法可包含導電基板的形成及導電基板上之關聯電子材料的主層的形成。導電基板的至少一部分必須由摻雜劑摻雜以用於在導電基板及主層之間形成作為關聯電子材料的界面層。
在圖4中呈現了用於形成導電基板的三種替代方案，包含藉由沉積包含摻雜劑的導電層來形成基本上整個的導電基板、從此類層形成導電基板的頂部或者處理導電基板使其摻入了摻雜劑。
導電基板的處理可包含在形成主層之前在一或多個合適的含碳或含氮分子(如上述那些分子)的存在下對該導電基板進行退火。
或者，導電基板的處理可包含使其與主層退火，使得主層的摻雜劑擴散到導電基板中。
可用任何方式進行退火，使得導電基板的摻雜劑被活化或朝向主層擴散。
當導電基板被摻雜或由除氯以外的摻雜劑摻雜且部分地由氯化物前驅物分子形成時，亦可進行退火以除去如氯的雜質。
儘管在圖4中未圖示，但為了除去如氯的雜質的退火亦可在導電基板的形成期間(在沉積摻雜的一層或多層之前)或在導電基板的形成之後進行(且在沉積主層之前)。
方法可以可選地或額外地包含在關聯電子材料的主層上形成導電覆蓋層。導電覆蓋層的至少一部分必須由摻雜劑摻雜，該摻雜劑用於在導電覆蓋層及主層之間形成作為關聯電子材料的界面層。
在圖5中呈現了用於形成導電覆蓋層的三種替代方案，包含藉由沉積包含摻雜劑的導電層來形成基本上整個的導電覆蓋層、從這些層形成導電覆蓋層的底部或處理導電基板使其摻入了摻雜劑。
導電覆蓋層的處理可包含在一或多個合適的含碳或含氮分子(如上所述)存在下，在主層上退火該導電覆蓋層。
或者，導電覆蓋層的處理可包含使其與主層一起退火，使得主層的摻雜劑擴散至導電覆蓋層中。
可用任何方式進行退火，使得導電覆蓋層的摻雜劑被活化或朝向主層擴散。
當導電覆蓋層被由除氯以外的摻雜劑摻雜且部分地由氯化物前驅物分子形成時，亦可進行退火以除去如氯的雜質。
當然，還可額外地或替代地進行退火，使得導電基板及導電覆蓋層與主層一起退火。
現在參考圖6和圖7，圖示了用於獲得CEM切換裝置的導電基板和導電覆蓋層的氣流和溫度曲線。
分佈係用於使用第一前驅物「AX」(例如，四(二甲基氨基)鈦(TDMAT))和第二前驅物「BY」(例如，用如氮氣(N2 )的吹掃氣體居間脈衝氨(NH3 ))的順序脈衝的原子層沉積。
氣流與時間的每個圖表示導電基板的形成及/或形成導電覆蓋層。與摻雜劑前驅物相關的峰可能是前驅物AX和BY附加且為反映導電基板中用於接觸主層(晚)之摻雜層的沉積及接觸主層之導電覆蓋層(早)中之摻雜層的沉積的替代。
在其中不使用附加的摻雜劑前驅物的一沉積中，佈置了用於順序脈衝TDMAT和NH3 的製程條件(流速或停留時間、溫度及壓力等)，以用於沉積包含碳作為摻雜劑的氮化鈦的導電基板，其中碳摻雜劑來自TDMAT。使用相同的前驅物及製程條件以沉積包含碳作為摻雜劑的氮化鈦的導電覆蓋層，其中碳摻雜劑來自TDMAT。
在其中使用附加的摻雜劑前驅物的另一沉積中，佈置了用於TDMAT和NH3 的順序脈衝的製程條件，以用於沉積氮化鈦的導電基板的本體。在此沉積中，可在序列的後期向NH3 的氣流引入附加的前驅物(可(例如)包含一氧化碳(CO))，使得包含碳作為摻雜劑的氮化鈦層在本體上形成。
在另一種沉積中，其中附加的摻雜劑前驅物包括含氮化合物(如上述那些含氮化合物之一者)，用於順序脈衝TDMAT和NH3 的製程條件經佈置以用於沉積包含碳作為摻雜劑(其中碳源自TDMAT)的氮化鈦的導電基板的本體。在此沉積中，可在脈衝序列的後期向NH3 的氣流引入附加的摻雜劑前驅物，使得包含碳及氮作為摻雜劑的氮化鈦層在本體上形成。
儘管在脈衝序列的早期階段附加的摻雜劑前驅物與NH3 的氣流一起引入，但仍可使用相同的前驅物及製程條件來形成導電覆蓋層。在該等沉積中，導電覆蓋層可形成為包括氮化鈦或碳摻雜的氮化鈦的本體，其中底層包括碳摻雜的氮化鈦或碳氮摻雜的氮化鈦中的一者或另一者。
注意到在形成導電基板和導電覆蓋層之層的沉積中時溫度可保持恆定(圖6)，但隨後的退火可在比用於沉積的溫度高的溫度下進行(圖7)。退火具有將摻雜劑移動至導電基板之表面的作用，當沉積主層或移動摻雜劑至具有主層之導電覆蓋層之界面時該導電基板之表面係界面的。
100:電流密度對電壓曲線
104:區域
107:讀取窗口
108:點
110:標記
116:點
150:CEM切換裝置
160:CEM層
170:導電基板
180:導電覆蓋層
190:端子
190’:端子
192:可變電阻器
194:可變電容器
250:切換裝置
260:CEM層
262:氧化層
264:氧化層
270:導電基板
280:導電覆蓋層
290:端子
290’:端子
292:可變電阻器
294:可變電容器
296:電阻器
298:電阻器
350:CEM切換裝置
360:CEM層
362:次CEM層
364:次CEM層
370:導電基板
380:導電覆蓋層
392:可變電阻器
394:可變電容器
上述態樣之進一步的實施例將自下文的一般性描述中變得顯而易見，其中參考以下附圖： 圖1A圖示了CEM切換裝置的電流密度對電壓曲線的示意圖； 圖1B圖示了圖1A的CEM切換裝置的示意圖及用於切換裝置之等效電路的示意圖； 圖2A圖示了具有作為導電基板及關聯電子材料間之界面層之氧化物的CEM切換裝置的示意圖及用於該切換裝置之等效電路的示意圖； 圖2B圖示了圖2A的CEM切換裝置的電流密度對電壓曲線的示意圖； 圖3A圖示了本申請案之CEM切換裝置之一個實施例的示意圖及用於切換裝置之等效電路的示意圖； 圖3B圖示了圖3A的CEM切換裝置的部分電流密度對電壓曲線的示意圖； 圖4及圖5圖示了一般性地圖示製造根據本申請案之多個實施例的CEM切換裝置的流程圖；及 圖6及圖7圖示了氣流及溫度曲線，該等氣流及溫度曲線係說明根據本申請案之多個實施例的CEM切換裝置之製造。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
350‧‧‧CEM切換裝置
360‧‧‧CEM層
362‧‧‧界面層
364‧‧‧界面層
370‧‧‧導電基板
380‧‧‧導電覆蓋層
392‧‧‧可變電阻器
394‧‧‧可變電容器

Claims (14)

  1. 一種用於製造一切換裝置的方法，該方法包含以下步驟：形成一導電基板；及在該導電基板上形成一關聯電子材料之一主層；其中形成該導電基板之該步驟包含以下步驟：在該導電基板上形成該主層之前，形成該導電基板之至少一部分而摻入一摻雜劑；及其中形成該主層之該步驟導致在該主層及該導電基板之間形成一關聯電子材料之一第一次層。
  2. 如請求項1所述之方法，進一步包含以下步驟：藉由沉積摻雜的金屬或金屬化合物的一層或上述之一組合、或藉由沉積一金屬或金屬化合物的一層或上述之一組合、及處理該層以摻入一摻雜劑來形成該導電基板的該至少一部分。
  3. 如請求項2所述之方法，進一步包含以下步驟：在形成該主層之後藉由退火處理該層。
  4. 如上述請求項之任一項所述之方法，其中形成該導電基板之該步驟包含一物理氣相沉積或一化學氣相沉積。
  5. 如請求項4所述之方法，其中該物理氣相沉積或該化學氣相沉積採用一有機金屬化合物或有機前 驅物。
  6. 如請求項5所述之方法，其中該物理氣相沉積或化學氣相沉積採用一無機前驅物。
  7. 如請求項1所述之方法，進一步包含以下步驟：在該主層上形成一導電覆蓋層，其中形成該導電覆蓋層之該步驟包含以下步驟：形成該導電覆蓋層的至少一部分以摻入一摻雜劑，導致在該主層及該導電覆蓋層之間形成關聯電子材料之一第二次層。
  8. 一種切換裝置，包含：設置在一導電基板上的關聯電子材料的一主層，及設置在該主層上的一導電覆蓋層；設置在該主層及該導電基板之間的關聯電子材料的一第一次層；及設置在該主層及該導電覆蓋層之間的關聯電子材料的一第二次層；其中該導電基板及/或該導電覆蓋層包含一金屬或金屬化合物，包含：氮化鈦、氮化鉭或氮化鎢、或上述之一組合；及其中該主層包含摻雜的氧化鎳。
  9. 如請求項8所述之裝置，其中該導電基板及覆蓋層的金屬與該次層的金屬相同。
  10. 如請求項9所述之裝置，其中該導電基板 及覆蓋層的金屬與該主層的金屬不同。
  11. 如請求項8所述之裝置，其中該主層包含氧化鎳。
  12. 如請求項8所述之裝置，其中該導電基板及/或該導電覆蓋層包含氮化鈦、氮化鉭及氮化鎢、鉑、鈦、銅、鋁、鈷、鎳、鎢、矽化鈷、氧化釕、鉻、金、鈀、氧化銦錫、鉭、銀、銥、氧化銥或任何上述組合中之一或多者。
  13. 如請求項8所述之裝置，其中該摻雜的氧化鎳包含：一含碳摻雜劑、或一含氮摻雜劑、或上述之一組合。
  14. 一種切換裝置，包含：設置在一導電基板上的關聯電子材料的一主層，及設置在該主層上的一導電覆蓋層；設置在該主層及該導電基板之間的關聯電子材料的一第一次層；及設置在該主層及該導電覆蓋層之間的關聯電子材料的一第二次層；其中該導電基板及/或該導電覆蓋層包含一金屬或金屬化合物，包含：氮化鈦、氮化鉭或氮化鎢、或上述之一組合；及其中該第一次層及/或該第二次層不含未結合的金 屬，該未結合的金屬處於一零氧化態。
TW106128369A 2016-08-22 2017-08-22 關聯電子材料切換裝置 TWI733885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/243,668 2016-08-22
US15/243,668 US10586924B2 (en) 2016-08-22 2016-08-22 CEM switching device

Publications (2)

Publication Number Publication Date
TW201813111A TW201813111A (zh) 2018-04-01
TWI733885B true TWI733885B (zh) 2021-07-21

Family

ID=59656096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128369A TWI733885B (zh) 2016-08-22 2017-08-22 關聯電子材料切換裝置

Country Status (4)

Country Link
US (1) US10586924B2 (zh)
CN (1) CN109643757A (zh)
TW (1) TWI733885B (zh)
WO (1) WO2018037204A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US20210066592A1 (en) * 2019-08-26 2021-03-04 Applied Materials, Inc. Deposition Of Metal-Organic Oxide Films
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device
KR20210158810A (ko) * 2020-06-24 2021-12-31 에이에스엠 아이피 홀딩 비.브이. 텅스텐 막의 기상 증착

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106926A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20120295398A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Ion implant modification of resistive random access memory devices

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030180445A1 (en) * 2002-03-21 2003-09-25 Industrial Scientific Corporation Method for forming a catalytic bead sensor
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
KR100668348B1 (ko) 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP5156023B2 (ja) * 2006-11-08 2013-03-06 シメトリックス・コーポレーション 相関電子メモリ
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US8519376B2 (en) 2008-10-27 2013-08-27 Seagate Technology Llc Nonvolatile resistive memory devices
US8325507B2 (en) 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
US9178153B2 (en) 2011-07-20 2015-11-03 Hewlett-Packard Development Company, L.P. Memristor structure with a dopant source
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
CN104205343A (zh) * 2012-04-26 2014-12-10 惠普发展公司，有限责任合伙企业 可定制的非线性电器件
CN107210361B (zh) 2014-12-09 2019-08-16 塞姆特里克斯内存有限公司 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170244027A1 (en) 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080106926A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20120295398A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Ion implant modification of resistive random access memory devices

Also Published As

Publication number Publication date
US20180053892A1 (en) 2018-02-22
CN109643757A (zh) 2019-04-16
US10586924B2 (en) 2020-03-10
WO2018037204A1 (en) 2018-03-01
TW201813111A (zh) 2018-04-01
WO2018037204A8 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI733885B (zh) 關聯電子材料切換裝置
TWI726985B (zh) 相關電子元件、轉換元件、基板上沉積之膜、構造元件之方法，以及製造相關電子材料之方法
TWI729160B (zh) 使用從鄰近結構擴散的摻雜物種的相關電子材料裝置
JP6976967B2 (ja) 相関電子材料デバイスの製作
TWI721105B (zh) 控制碳的相關電子材料元件的製造方法
KR102295434B1 (ko) 감소된 계면층 임피던스를 가진 상관 전자 물질 장치의 제작
TWI738856B (zh) Cem開關元件
KR20190034308A (ko) 도판트 종의 가변 원자 또는 분자 농도를 가진 상관 전자 물질 필름의 제작
TW201831711A (zh) 在相關電子材料元件中形成成核層
US10727406B2 (en) CEM switching device
KR20200026208A (ko) 상관 전자 재료 디바이스의 제조를 위한 방법
US10403816B2 (en) CEM switching device
TW202213828A (zh) 控制相關電子材料裝置的切換特性的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees