CN1123921C - 高选择性颈圈氧化物腐蚀工艺 - Google Patents
高选择性颈圈氧化物腐蚀工艺 Download PDFInfo
- Publication number
- CN1123921C CN1123921C CN 99105125 CN99105125A CN1123921C CN 1123921 C CN1123921 C CN 1123921C CN 99105125 CN99105125 CN 99105125 CN 99105125 A CN99105125 A CN 99105125A CN 1123921 C CN1123921 C CN 1123921C
- Authority
- CN
- China
- Prior art keywords
- oxide
- similar shape
- groove
- mixture
- fluorocarbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
在衬底中制作颈圈氧化物。(a)在反应离子刻蚀条件下，使衬底与由含氢的碳氟化合物和氧源组成的混合物相接触，清除至少上表面部分的同形氧化物层，(b)在反应离子刻蚀条件下，使步骤(a)得到的衬底与由无氢的碳氟化合物和稀释气体组成的混合物相接触，清除留在填充表面上的同形氧化物，并使上表面和填充表面过腐蚀以形成颈圈氧化物。增加步骤(c)以清除残留物。适用于高形状比沟槽电容器。减轻了衬垫氮化物层的退化，无须使用CO气体。
Description
深沟槽电容器被用作动态随机存取存储器(DRAM)和其它集成电路器件的元件。在半导体晶片(芯片)上制作集成电路器件的过程中，总是希望增加单位芯片表面面积上的器件数目。为了满足这一提高器件密度的要求，作出了不断的努力来减小电容器之类的元件所占据的表面积。具有高的形状比(垂直于晶片主表面的深度：平行于晶片主表面的宽度)几何形状的沟槽电容器使芯片上能够放置更多的电容器。
沟槽电容器与其它基于沟槽的元件的一般制造方法是众所周知的。典型的工艺涉及到在衬底(或晶片，通常是硅晶片)中腐蚀初始的沟槽。在沟槽腐蚀之前，可以在晶片表面上制作一个或更多个同形介电材料层。通常，同形氧化物介电层最接近具有覆盖氧化层的同形氮化物介电层(所谓“衬垫氮化物”)的半导体表面。然后借助于穿过衬垫介电层并进入半导体衬底材料进行腐蚀的方法，来制作沟槽。可以对衬底中沟槽底部区域进行掺杂，以提供电荷储存量增大的区域，成为电容器的一个平板。薄的节点介电层(高介电常数材料)被制作成覆盖沟槽表面的同形层。然后用掺杂的多晶硅或其它电荷储存材料填充沟槽，以形成电容器的另一个平板。
为了提高用尽量减小沟槽侧壁处的寄生漏电的方法设计的沟槽电容器的可靠性，可以在沟槽内表面上部附近制作“颈圈”氧化物。颈圈氧化物的制作本身是一个相当复杂的工艺。通常，必须对填满的沟槽的顶部进行回腐蚀，使沟槽侧壁上部的介电层暴露。然后淀积同形氧化层(或通常是其前体)。再选择性地清除留在局部填满的沟槽中的多晶硅(或其它电荷储存材料)表面上的同形氧化物部分，同时在沟槽的上侧壁周围留下氧化物用作颈圈氧化物。在从多晶硅表面清除同形氧化物的工序中，此同形氧化物在沟槽外的(即覆盖衬垫氮化物的)部分也被清除。然后用多晶硅重新填充沟槽的未被填充的部分，以便用位于沟槽上端附近的颈圈氧化物来完成电容器平板的制作。
同形氧化物的这一选择性清除是沟槽电容器制造中的一个关键步骤。如果氧化物没有完全从要重新填充沟槽处的多晶硅(或其它填充材料)表面被清除，则由于沟槽深处的多晶硅材料与淀积在沟槽重新填充物上的多晶硅材料之间(即在沿沟槽壁具有颈圈氧化物的沟槽部分中)的不良电接触，可能危及电容器的性能。而且，选择性清除同形氧化物必须对下方节点介电层、介电衬垫介电层或沟槽外面的衬底上的其它部件不发生不利影响。靠近沟槽顶部的衬垫氮化物层由于通常用作衬底后续加工过程中的腐蚀停止层，故对其进行保护是特别重要的。由于尺度越来越小/形状比越来越大(例如20或更大)，故这些工艺要求变得更为困难。
通常用反应离子刻蚀或其它的干法腐蚀工艺来获得同形氧化物的选择性清除。这些工艺呈现出腐蚀速率低(工艺时间长)、形成不希望有的副产品/淀积物、需要使用诸如CO之类的有问题的气体、和/或可靠性不够导致成品率低或需要对工艺参数进行非常严格的控制等等问题。因此，需要有一种用来对同形氧化物进行腐蚀，特别是用在沟槽电容器制造中的改进的工艺。
本发明提供了用来对同形氧化物层进行选择性腐蚀的改进了的方法。本发明还提供了用来在半导体衬底的沟槽中制作颈圈氧化物的方法，它提供了衬垫介电层的改进了的集成，导致得到的器件的结构和运行可靠性得以改进。本发明的方法对于集成电路的高形状比沟槽电容器的制造以及涉及到不用光刻胶的高形状比氧化物腐蚀的其它工艺来说，是特别有用的。
在一种情况下，本发明包含用来在半导体衬底的沟槽中制作颈圈氧化物的方法，其中提供的半导体衬底具有(1)部分地填充的(例如填充且回腐蚀的)沟槽，(2)(i)由部分填充沟槽的填充材料确定的填充表面，(ii)沟槽外面的上表面，和(iii)不被填充材料覆盖的沟槽侧壁表面，以及(3)覆盖填充表面、上表面和侧壁表面的同形氧化物层，此方法包含用下列方法对同形氧化物层进行选择性腐蚀：
(a)在反应离子刻蚀条件下，使衬底与由含氢的碳氟化合物和氧源组成的混合物相接触，直至清除至少上表面部分的同形氧化物层，以及
(b)在反应离子刻蚀条件下，使步骤(a)得到的衬底与由无氢的碳氟化合物和稀释气体组成的混合物相接触，以便进一步清除留在填充表面上的同形氧化物，并使上表面和填充表面过腐蚀，从而同形氧化物的主要部分留在侧壁上以形成颈圈氧化物。
在步骤(a)中，最好从上表面完全清除同形氧化物。在过腐蚀之后，可以再增加步骤(c)以便清除任何残留的副产品聚合物淀积物。本发明的方法无须使用CO之类的气体就可以实施。
然后可以用额外的填充材料部分来进一步填充具有所制得的颈圈氧化物的沟槽和/或对沟槽进行制作电容器之类的电功能结构的其它工艺步骤。掺杂的多晶硅是最好的填充材料。本发明的方法对于衬底的某些上表面或全部上表面包含诸如氮化硅之类的衬垫介电层的情况，是特别有用的。本发明的方法在具有高的沟槽(深度对宽度)形状比的沟槽器件的制造中，也是特别有用的。
下面更详细地来描述本发明的这些和其它的情况。
图1是在制作薄的节点介电层并用电荷储存填充材料填充以及填充材料被部分回腐蚀之后，高形状比沟槽的示意剖面图。
图2是具有同形氧化物层的图1的沟槽的示意剖面图。
图3是图2的沟槽在从衬底上表面清除了同形氧化物层之后的示意剖面图。
图4是图3的沟槽在从填充表面进一步清除了同形氧化物层和残留副产品淀积物之后的示意剖面图。
图5是图4的沟槽在进一步清除了残留副产品之后的示意剖面图。
图6是图5的沟槽在用额外填充材料填充之后的示意剖面图。
本发明一般涉及到选择性地清除同形氧化物层的改进了的方法。本发明的方法对于制作诸如用来制作沟槽电容器的半导体衬底沟槽和其它高形状比腐蚀应用的颈圈氧化物，是特别有用的。各个附图示意地示出了沟槽电容器的基本结构。应该理解的是，本申请中的所有附图都无须按比例绘出。
本发明不局限于任何具体的沟槽制作方法。制作具有颈圈氧化物特点的沟槽电容器的一般技术，在本技术领域中是众所周知的。参见例如美国专利4794434；5283453；5434109；5656535和5677219中公开的方法，它们的内容在此处列为参考。典型的沟槽制作方法如下所述。
参照图1，沟槽电容器的典型制造涉及到首先用一个或更多个同形衬垫介电层，通常是氧化物层50，随之以氮化物层51，来涂敷晶片或衬底1。然后在衬底1中腐蚀出沟槽100。通常在最上面的衬垫介电层上，用TEOS(四乙基原硅酸盐)硬掩模层(未示出)来执行沟槽腐蚀。然后在硬掩模层上制作图形化光刻胶层(未示出)。再用选择性腐蚀对硬掩模进行图形化。然后，一般剥离留下的光刻胶层，并用穿过衬垫介电层50、51以及部分半导体衬底1的各向异性腐蚀方法制作沟槽，从而制作所希望的沟槽100。然后清除硬掩模氧化物。可以对靠近沟槽壁的衬底区域5进行掺杂，以提供电荷储存能力增大了的区域，成为电容器的一个平板。薄的节点介电层10被制作成覆盖沟槽表面的同形层。在制作节点介电层10之后，用电荷储存材料20(通常是掺杂的多晶硅)填充沟槽100，然后回腐蚀，留下填充表面25。
为了制作颈圈氧化物，在沟槽上淀积同形氧化物层40(图2)或通常其前体，以覆盖填充表面25、上侧壁42和顶表面52(例如最上面的衬垫介电质51)。然后必须选择性地清除填充表面25和顶表面上的同形氧化物层部分，留下沟槽上侧壁周围的氧化物作为颈圈氧化物。同形氧化物层也必须从沟槽外面衬底表面上的介电部件50清除。然后用额外的电荷储存材料重新填充沟槽的上部53(图6)，以完成电容器平板的制作，其中颈圈氧化物41位于沟槽上端附近。
在本发明的方法用于半导体衬底上的沟槽图形的情况下，此方法最好以提供具有(1)部分地填充的(例如填充且回腐蚀的)沟槽，(2)(i)由部分填充沟槽的填充材料确定的填充表面，(ii)沟槽外面的上表面，和(iii)不被填充材料覆盖的沟槽侧壁表面，以及(3)覆盖填充表面、上表面和侧壁表面的同形氧化物层的半导体衬底开始。本发明的方法然后最好涉及到用选择性腐蚀清除同形氧化物部分，此腐蚀包含：
(a)在反应离子刻蚀条件下，使衬底与由含氢的碳氟化合物和氧源组成的混合物相接触，直至清除至少上表面部分的同形氧化物层，以及
(b)在反应离子刻蚀条件下，使步骤(a)得到的衬底与由无氢的碳氟化合物和稀释气体组成的混合物相接触，以便进一步清除留在填充表面上的同形氧化物，并使上表面和填充表面过腐蚀，从而同形氧化物的主要部分留在侧壁表面上以形成颈圈氧化物。
在步骤(a)中，最好从上表面完全清除同形氧化物。在过腐蚀之后，可以再增加步骤(c)以便清除任何残留的副产品聚合物淀积物。
可以用诸如上述美国专利所述的任何一种常规方法来制作具有部分填充的沟槽上的同形氧化物层的开始结构。最好用导致SiO2同形层的四乙基原硅酸盐(TEOS)化学汽相淀积(CVD)技术来制作同形氧化物。本发明不局限于任何具体的颈圈氧化物组分。
如上所述，衬底的上表面最好具有一个或更多个在沟槽制作之前涂敷的位于淀积在部分填充的沟槽上的同形氧化物涂层下方的衬垫介电层。最上部的衬垫介电质最好是氮化硅或氮氧化硅之类的氮化物。在此结构用作电容器的情况下，部分填充沟槽(从而形成填充表面)的材料最好是能够保持电荷并使电荷放电的材料。最好的填充材料是诸如通常用来制作沟槽电容器的掺杂的多晶硅。
本发明的方法不局限于任何具体的沟槽几何形状或形状比。但本方法对于形状比(深度：宽度)至少约为5(至少约为20更好)的沟槽电容器特别有用，其中的沟槽深度从沟槽入口处半导体表面沿垂直于半导体表面的方向测算。沟槽宽度测算成沿平行于半导体表面方向的沟槽内的最大宽度。本发明不局限于任何具体的沟槽尺寸或层厚度。
本发明的腐蚀步骤(a)和(b)二者最好都涉及到清除涂敷在部分填满的沟槽上的同形氧化物部分。
在步骤(a)中，在反应离子刻蚀条件下，使衬底与由含氢的碳氟化合物和氧源组成的混合物相接触，直至清除至少上表面部分的同形氧化物层。
含氢的碳氟化合物气体最好由C、H和F原子组成，选自CHF3、CH2F2、CH3F及其混合物更好。主要由CHF3组成的含氢碳氟化合物最好。氧源最好选自双原子氧(O2)、诸如CO2、CO的含氧的还原性气体及其混合物。也可以包括诸如氦或氩之类的稀释气体。从尽可能减少副产品聚合物形成和其它不利效应的观点看，O2是最好的氧源。含氢碳氟化合物的流速最好约为40-100sccm，约为60-80sccm更好。氧源气体的流速最好约为2-15sccm。最好不要使用CO。
在步骤(a)中，反应离子刻蚀条件最好包括大约50-150毫乇的工作压力、大约200-500W的功率和大约0-90高斯的磁场。在某些情况下，将少量诸如C4F8或CF4的无氢的碳氟化合物加入到整个气体混合物中也可能是可取的。在步骤(a)中，这种无氢的碳氟化合物的总流速最好约为2-20sccm。
最好用化学探测装置来监测与同形氧化层下方的上表面的反应有关的反应产物的变化。在上表面包含衬垫氮化物层的情况下，可以用化学探测装置来监测含氮的反应产物(例如CN或SixNy物质)或其它反应产物(例如SixFy)的变化。通常，当同形氧化物完全覆盖衬垫氮化物时，探测到很少或没有含氮的反应产物。在衬垫氮化物曝光时，含氮的反应产物的变化增加，直至达到一般对应于衬垫氮化物完全或几乎完全曝光(亦即为反应而曝光的氮化物表面趋于恒定)的稳态浓度。
最好至少直至主要的同形氧化物层从上表面(例如衬垫氮化物表面)已经被清除，才进行腐蚀步骤(a)，至少直至出现与上表面的反应相关的反应产物(通常是含氮的反应产物)的变化，才进行腐蚀步骤(a)则更好。腐蚀步骤(a)最好至少一直继续到直至第一次达到上表面反应产物变化的稳态浓度。图3示意地示出了此状态，其中同形氧化物40不再出现于衬垫介电质51上。在第一次达到稳态之后，步骤(a)可以继续一段时间(过腐蚀)，但为了尽量减少对衬垫氮化物的腐蚀，在第一次达到稳态之后，步骤(a)最好不要进行太长时间。另一方面，在从上表面清除同形氧化物的主要部分之前，最好不要转换到步骤(b)，否则可能形成过多的不希望有的副产品。
在步骤(b)中，在反应离子刻蚀条件下，使步骤(a)得到的衬底与由无氢的碳氟化合物和稀释气体组成的混合物相接触，以便进一步清除留在填充表面25上的同形氧化物并对上表面和填充表面进行过腐蚀，从而同形氧化物的主要部分留在侧壁上以形成颈圈氧化物。在步骤(b)中的腐蚀剂混合物最好高度选择性地腐蚀氧化物而不使衬垫氮化物或沟槽填充材料发生大的退化。如图4所示，在填充表面25处的氧化物腐蚀最好是高度各向异性的，以致同形氧化物41在侧壁上的分布直接向下伸到填充表面25，从而得到离开侧壁同形氧化物41的基本上清洁(亦即同形的无氧化物的)填充表面。在步骤(b)中，聚合物副产品可能淀积在被腐蚀的表面上。这些副产品通常示为层70。
无氢碳氟化合物最好是C∶F原子比至少约为0.33的碳氟化合物，至少约为0.5更好。在美国专利5338399中公开了最佳无氢碳氟化合物的例子，此处列为参考。环状C4F8最好。稀释气体可以是任何一种对无氢碳氟化合物的性能或整个腐蚀操作没有不利影响的气体。最佳的稀释剂是Ar、He和Xe之类的稀有气体，Ar最好。N2之类的其它气体也可以用作稀释剂。无氢的碳氟化合物的流速最好约为3-20sccm。稀释剂气体的流速最好约为50-300sccm。用在步骤(b)中的气体混合物可以含有少量的诸如含氢的碳氟化合物或SF6之类的其它氟的化合物气体，但无氢碳氟化合物对含氢碳氟化合物的克分子比(或恒定压力下的体积比)，在步骤(b)中比在步骤(a)中更大。最好不要使用CO气体。步骤(b)中的反应离子刻蚀条件最好包括大约25-200毫乇的工作压力、大约500-1200W的功率和大约0-90高斯的磁场。如图4所示，步骤(b)的腐蚀工艺最好一直进行到除侧壁氧化物41的垂直部分(亦即基本上垂直于填充表面)之外的填充表面25处的氧化物完全被清除。步骤(b)进行的时间最好不长于步骤(a)的二倍，约为步骤(a)所用时间的50-100％更好。
腐蚀步骤(b)通常会在衬底上导致聚合物副产品淀积物70的形成(图4)。在进一步处理衬底之前，最好在清洗步骤(c)中清除淀积的聚合物。这一清除导致图5所示的清洁表面。清洗步骤(c)最好包含使步骤(b)得到的衬底与至少含有一种用来方便聚合物副产品清除的组分的气体(选自NF3、CF4、O2的气体或其混合物更好)相接触。气体组分最好是CF4。对于NF3，流速最好约为2-100sccm，约为10-100sccm更好。对于CF4，流速最好约为10-200sccm。对于O2，流速最好约为10-200sccm。最好不使用CO气体。最好结合上述气体使用诸如Ar、He、N2或Xe之类的稀释气体。最好在包括大约25-300毫乇的工作压力、大约50-300W的功率和大约0-90高斯的磁场的条件下进行清洗。清洗步骤最好进行大约1-100秒钟。
本发明的腐蚀工艺可以在任何通常用于氧化物的反应离子刻蚀的常规腐蚀装置中进行。最佳的腐蚀装置是Applied Materials Inc.所售的AME MXP+型。
一旦得到了具有所希望的颈圈氧化物和清洁的填充表面的清洁的腐蚀过的结构，如图6所示，就可以用额外数量的电荷储存材料30来重新填充沟槽。这种填充技术在本技术领域中是众所周知的。作为变通，可对此结构进行其它所希望的制造工艺。
Claims (19)
1.一种在半导体衬底中制作颈圈氧化物的方法，其中提供的半导体衬底具有(1)被部分地充满的沟槽，(2)(i)由部分填充所述沟槽的填充材料确定的填充表面，(ii)所述沟槽外面的上表面，和(iii)不被所述填充材料覆盖的沟槽侧壁表面，以及(3)覆盖所述填充表面、上表面和侧壁表面的同形氧化物层，所述方法包含用下列方法对所述同形氧化物进行选择性腐蚀：
(a)在反应离子刻蚀条件下，使所述衬底与由含氢的碳氟化合物和氧源气体组成的混合物相接触，直至清除至少所述上表面部分的同形氧化物，
(b)在反应离子刻蚀条件下，使步骤(a)得到的衬底与由无氢的碳氟化合物和稀释气体组成的混合物相接触，以便进一步清除留在所述填充表面上的同形氧化物，并使所述上表面和填充表面过腐蚀，从而所述同形氧化物的实质部分留在所述侧壁表面上以形成所述颈圈氧化物，
(c)使步骤(b)得到的所述被腐蚀的衬底与至少选自O2、NF3和CF4的一个组分相接触，以便清除在步骤(a)和(b)中淀积在所述各表面上的任何残留的聚合物。
2.权利要求1的方法，其中至少所述上表面部分包含氮化物组分，且所述步骤(a)中的腐蚀一直进行到所述氮化物组分被暴露。
3.权利要求1的方法，其中所述步骤(a)中的混合物还包含无氢碳氟化合物。
4.权利要求1的方法，其中所述步骤(a)中的混合物中所述含氢碳氟化合物的流速为40-100sccm，所述氧源气体的流速为2-15sccm。
5.权利要求4的方法，其中所述步骤(a)中的反应离子刻蚀条件包括50-150毫乇的工作压力和200-500W的功率。
6.权利要求1的方法，其中所述的含氢的碳氟化合物是三氟甲烷。
7.权利要求1的方法，其中所述步骤(b)中的混合物所述无氢碳氟化合物的流速为3-20sccm，所述稀释气体的流速为50-300sccm。
8.权利要求1的方法，其中所述的稀释气体选自Ar、He、Xe、N2及其混合物。
9.权利要求7的方法，其中步骤(b)中的反应离子刻蚀条件包括25-200毫乇的工作压力和500-1200W的功率。
10.权利要求1的方法，其中所述步骤(b)中的混合物包含C/F原子比大于0.25的无氢碳氟化合物。
11.权利要求10的方法，其中所述步骤(b)中的混合物包含C/F原子比至少为0.5的无氢碳氟化合物。
12.权利要求1的方法，其中所述步骤(c)中的接触，在25-300毫乇的压力和50-300W的功率下执行。
13.权利要求11的方法，其中所述的无氢碳氟化合物是C4F8。
14.权利要求1的方法，其中步骤(b)进行的时间是步骤(a)进行的时间的0.1-2倍。
15.权利要求2的方法，其中所述的氮化物组分包含选自氮化硅和氮氧化硅的氮化物。
16.权利要求1的方法，其中所述的部分填充所述沟槽的材料选自多晶硅和掺杂的多晶硅。
17.权利要求1的方法，其中所述的侧壁表面在涂敷所述同形氧化物之前，用高介电常数材料层涂敷。
18.权利要求1的方法，其中所述的同形氧化物层包含二氧化硅。
19.权利要求1的方法，其中所述的工艺还包含在步骤(c)之后，用额外数量的所述填充材料来填充沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 99105125 CN1123921C (zh) | 1999-04-16 | 1999-04-16 | 高选择性颈圈氧化物腐蚀工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 99105125 CN1123921C (zh) | 1999-04-16 | 1999-04-16 | 高选择性颈圈氧化物腐蚀工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1271179A CN1271179A (zh) | 2000-10-25 |
| CN1123921C true CN1123921C (zh) | 2003-10-08 |
Family
ID=5271899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 99105125 Expired - Fee Related CN1123921C (zh) | 1999-04-16 | 1999-04-16 | 高选择性颈圈氧化物腐蚀工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1123921C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383320B (zh) * | 2007-09-07 | 2011-04-06 | 海力士半导体有限公司 | 在半导体装置中形成隔离结构的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10303413B3 (de) * | 2003-01-29 | 2004-08-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator |
| CN108630526B (zh) * | 2018-05-03 | 2020-11-06 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN109103190B (zh) * | 2018-08-24 | 2020-12-11 | 长江存储科技有限责任公司 | 半导体结构的形成方法 |
-
1999
- 1999-04-16 CN CN 99105125 patent/CN1123921C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383320B (zh) * | 2007-09-07 | 2011-04-06 | 海力士半导体有限公司 | 在半导体装置中形成隔离结构的方法 |
| US8211779B2 (en) | 2007-09-07 | 2012-07-03 | Hynix Semiconductor Inc. | Method for forming isolation layer in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1271179A (zh) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5685951A (en) | Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system | |
| JP3213820B2 (ja) | 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法 | |
| US7115515B2 (en) | Methods for forming capacitor structures | |
| CN1162902C (zh) | 导电连线的制造方法 | |
| US6630390B2 (en) | Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer | |
| US6066566A (en) | High selectivity collar oxide etch processes | |
| CN102347227B (zh) | 一种金属栅极的形成方法 | |
| JP2001517868A (ja) | フルオロプロペンまたはフルオロプロピレンを用いた酸化物の選択的エッチングプラズマ処理 | |
| CN111334193B (zh) | 抛光组合物及其使用方法 | |
| US7754610B2 (en) | Process for etching tungsten silicide overlying polysilicon particularly in a flash memory | |
| US20020197855A1 (en) | Chemical mechanical polishing slurry and process for ruthenium films | |
| US20020177325A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| CN1123921C (zh) | 高选择性颈圈氧化物腐蚀工艺 | |
| US20030166338A1 (en) | CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same | |
| US20020052089A1 (en) | Method of manufacturing a cylindrical storage node in a semiconductor device | |
| US6509244B2 (en) | Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film | |
| KR100546133B1 (ko) | 반도체소자의 형성방법 | |
| US20050161640A1 (en) | Etching gas composition for silicon oxide and method of etching silicon oxide using the same | |
| KR100583105B1 (ko) | 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 | |
| US6583020B2 (en) | Method for fabricating a trench isolation for electrically active components | |
| US7056803B2 (en) | Method for forming capacitor of semiconductor device | |
| JP2004172576A (ja) | エッチング液、エッチング方法および半導体装置の製造方法 | |
| CN1163951C (zh) | 腐蚀绝缘层和制作半导体器件的工艺 | |
| US20030003747A1 (en) | Chemical mechanical polishing slurry for ruthenium titanium nitride and polishing process using the same | |
| US20050045937A1 (en) | Fence-free etching of iridium barrier having a steep taper angle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031008 |