CN1163951C - 腐蚀绝缘层和制作半导体器件的工艺 - Google Patents

腐蚀绝缘层和制作半导体器件的工艺 Download PDF

Info

Publication number
CN1163951C
CN1163951C CNB001270001A CN00127000A CN1163951C CN 1163951 C CN1163951 C CN 1163951C CN B001270001 A CNB001270001 A CN B001270001A CN 00127000 A CN00127000 A CN 00127000A CN 1163951 C CN1163951 C CN 1163951C
Authority
CN
China
Prior art keywords
insulating barrier
technology
component
layer
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001270001A
Other languages
English (en)
Other versions
CN1288253A (zh
Inventor
格尼西・拉佳格帕兰
格尼西·拉佳格帕兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1288253A publication Critical patent/CN1288253A/zh
Application granted granted Critical
Publication of CN1163951C publication Critical patent/CN1163951C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

多种腐蚀绝缘层(114、400、422、426)的方法。在一组实施例中，用氧化物腐蚀组分、氟清除组分和有机腐蚀组分来腐蚀。在另一组实施例中，绝缘层(114、400、422、426)包括至少1原子重量百分比的碳或氢。用氧化物腐蚀气体和含氮的气体来腐蚀此绝缘层。在又一组实施例中，绝缘层(114、400、422、426)被制作在直径至少约为300毫米的半导体器件衬底(100)上。用氧化物腐蚀气体和含氮的气体来腐蚀绝缘层(114、400、422、426)。

Description

腐蚀绝缘层和制作半导体器件的工艺
技术领域
本发明一般涉及到制作半导体器件的工艺，更确切地说是涉及到制作半导体器件过程中所用的腐蚀工艺。
背景技术
为了缓解诸如串扰、导体之间的非有意的电容以及改善性能之类的问题，现代半导体器件采用k值低的介电材料作为层间介质似乎更适当。用作k值低的介质的材料通常包括聚合物薄膜或氧化硅基薄膜。如本说明书所用的那样，k值低的介质是介电常数不大于大约3.5的介质。通常二氧化硅被用作介电材料，其介电常数约为3.9。通常，当腐蚀氧化硅基材料时，腐蚀过程停止于诸如氮化硅、富硅的氮化硅或其它相似的材料之类的腐蚀停止层上。
作为氧化硅基材料的更新型的k值低的介质，包括掺氟的氧化物以及含碳和氢的氧化物。当氧化硅基薄膜中存在氢或碳与氢二者时，对这些氧化硅基的k值低的介质材料的腐蚀变得特别困难。当腐蚀这些材料时，需要相对氮化硅有选择性地腐蚀这些材料。否则可能发生自对准接触中的电短路或形成金属覆盖物(铜或铝)。
特别是对于有机氧化硅基薄膜(OSG)，传统的二氧化硅腐蚀工艺无法很好地工作。通常，八氟丁烯(C4F8)和一氧化碳(CO)被用来相对氮化硅有选择性地腐蚀二氧化硅薄膜。但这一腐蚀过程不能有效地腐蚀存在于OSG膜中的碳和氢。在氧化物腐蚀过程中，分子态氮(N2)已经被加入到三氟甲烷(CHF3)和四氟化碳(CF4)气体中。在此特定实施例中，氮对总的碳氟化合物的比率被认为是约为1∶2。这一化学过程进行了剪裁专用于传统氧化物(氢或碳水平大大低于1原子百分比)的高形状比窗口。对于典型的有机氧化硅基介质，存在的氮的水平可能不足以清除氢和碳。
发明内容
根据本发明的一方面，提供一种用来腐蚀绝缘层的工艺，其特征是：在衬底上制作绝缘层，其中绝缘层的介电常数小于大约3.5并且包括氢；以及用氧化物腐蚀组分、氟清除组分和有机腐蚀组分，对绝缘层进行腐蚀。
根据本发明的另一方面，提供一种用来腐蚀绝缘层的工艺，其特征是：在衬底上制作绝缘层，其中的绝缘层包括至少1原子重量百分比的选自碳和氢所构成的组中的元素；以及对绝缘层进行腐蚀，其中用氧化物腐蚀气体和含氮的气体来执行腐蚀。
根据本发明的再一方面，提供一种用来形成半导体器件的工艺，包括：在半导体器件衬底上制作介电常数小于大约3.5的绝缘层，其中的绝缘层包括选自氢和碳所构成的组中的元素；以及用氧化物腐蚀气体、氟清除组分和含氮的气体对绝缘层进行腐蚀。
附图说明
用举例的方法描述了本发明，本发明不局限于附图，在这些附图中，相同的参考号表示相同的元件，其中：
图1示出了制作栅电极之后的部分半导体器件和k值低的介电材料的剖面图；
图2示出了腐蚀接触窗口之后的图1的衬底剖面图；
图3示出了在窗口中制作导电栓之后的图2的衬底的剖面图；
图4示出了制作互连和另一组层间介电层之后的图3的衬底的剖面图；
图5示出了制作双重镶嵌窗口的通道窗口部分之后的图4的衬底的剖面图；
图6示出了制作双重镶嵌窗口之后的图5的衬底的剖面图；
图7示出了形成基本上完成的器件之后的图6的衬底的剖面图。
熟练的技术人员理解，图中的元件为简明而示出，没有必要按比例绘出。例如，为了有助于理解本发明的实施例，图中某些元件的尺度可能相对于其它元件被夸大了。
具体实施方式
可以使用各种各样的绝缘层腐蚀方法。在一组实施例中，用氧化物腐蚀组分、氟清除组分和有机腐蚀组分来腐蚀绝缘层。在另一组实施例中，绝缘层包括至少1原子重量百分比的碳或氢。用氧化物腐蚀气体和含氮的气体来腐蚀此绝缘层。在又一组实施例中，绝缘层制作在直径至少约为300毫米的半导体器件衬底上。用氧化物腐蚀气体和含氮的气体来腐蚀此绝缘层。本发明由权利要求规定，在阅读下列实施例的描述之后，能够更好地理解本发明。
图1示出了工艺中间阶段的半导体器件的剖面图。参照图1，半导体器件衬底100包括作为源、漏或源/漏区的掺杂区102。如本说明书中所用的那样，半导体器件衬底包括单晶半导体晶片、绝缘体上半导体晶片、或制作半导体器件过程中所用的任何其它衬底。半导体器件衬底的直径约为200毫米(mm)，当然也能够使用诸如300mm或甚至更大的其它尺寸。栅介电层104覆盖部分半导体器件衬底100和区域102。栅电极层106覆盖栅介电层104，而帽层108覆盖栅电极106。通常，帽层108包括氮化硅或其它相似的材料。在制作这些元件之后，再在掺杂区和部分栅电极叠层上制作衬垫层110。衬垫层110通常是氧化物。沿紧邻衬垫层110的栅电极结构的垂直侧壁部分，制作侧壁间隔112。在此实施例中，侧壁间隔112由氮化硅制成。
然后在衬垫层110和间隔112上制作第一层间介电层114。第一层间介电层114通常是包括氢或氢和碳的氧化硅基材料。通常，氢或碳和氢的原子重量百分比至少约为5％，并可以高达大约20％。在这一水平，氧化硅基薄膜腐蚀明显地不同于传统的二氧化硅薄膜。虽然原硅酸四乙酯基(TEOS基)氧化物包括碳和氢，但由TEOS制作的二氧化硅薄膜通常在薄膜中具有比1原子百分比低得多的碳和氢组分。因此，有机氧化硅基薄膜具有高得多的氢和碳水平，例如大约5-20原子百分比的氢或组合的氢和碳。当仅仅加入氢时，此薄膜的介电常数通常在大约2.7-3.5的范围内。若碳和氢二者都加入大约10原子百分比，则介电常数在大约2.5-2.8的范围内。可以用旋涂方法或化学汽相淀积方法来制作第一ILD层114。在制作被整平的第一层间介电层之后，通常制作覆盖它的帽层116。帽层116通常是二氧化硅薄膜，但若有需要，也可以使用其它薄膜。然后制作光刻胶层120，并在要形成接触窗口的地方进行图形化。
执行腐蚀以清除部分帽层116、第一ILD层114和衬垫层110，以便形成图2所示的接触窗口20。用来腐蚀第一ILD层114的腐蚀化学成分通常包括至少一种包含碳和氟的物质(碳氟化合物物质)。此腐蚀物质主要是用于k值低的介电材料中的氧化硅的氧化物腐蚀剂组分。此外，此腐蚀过程包括用来改善对氮化物的选择性的氟清除组分和用来腐蚀第一ILD层中的碳和氢的有机腐蚀剂。在一个具体的实施例中，此过程能够包括作为氧化硅腐蚀剂的八氟丁烯(C4F8)、作为氟清除组分的一氧化碳(CO)、和作为有机腐蚀组分的分子态氮气。CO有助于改善对氮化物的选择性，而氮气与碳和氢反应形成成为气体的氰化氢(HCN)。
第一ILD层114具有相对帽层108和侧壁间隔112二者中的氮化硅选择性被腐蚀的能力，致使比较小的(不重要的)部分被清除。利用这一腐蚀的氧化物∶氮化物清除的选择性通常为至少5∶1，更普通是在大约6∶1-25∶1的范围内。在一个具体的实施例中，八氟丁烯的流速约为每分钟10标准立方厘米(sccm)，一氧化碳流速约为400sccm，而分子态氮气的流速约为100sccm。在此具体的实施例中，各个气体流速被用于直径为200mm的晶片。若使用不同的晶片尺寸，则一般需要调整各个流速。简单的转换可以是将待要腐蚀的衬底的直径尺寸(单位为毫米)除以200，再取大约1.5-2.5次方。以这种方式，能够对各种晶片尺寸调整气体流速。
在其它实施例中，一氧化碳的流速可以被调整到大约100sccm，而氮气的流速保持恒定为大约100sccm。在又一个实施例中，一氧化碳和氮气的流速可以提高到上述流速以上。当一氧化碳的流速约为每分钟500标准立方厘米，而氮气约为每分钟200标准立方厘米时，可以达到高达25∶1的腐蚀选择性。借助于进一步优化气体流速，有可能得到甚至更高的选择性。
氮气对八氟丁烯的气体比率通常至少约为1∶1，而更普通是在大约5∶1-20∶1的范围内。就一氧化碳与分子态氮之间的气体比率而言，希望一份一氧化碳对一份氮气的气体流速比率高达至少4∶1。通常，选择性随一氧化碳数量的增加而得到改善。但若氮气的相对部分相对于一氧化碳被降低太多，则可能降低利用氮气得到的某些碳氢化合物腐蚀。因此，虽然并不知道一氧化碳对氮气的比率的下限，但存在腐蚀碳氢化合物太慢的情况。气体流速和比率之外的所有其它腐蚀参数应该是工业常规采用的参数。
可以使用其它的含氧化硅的物质。理想的情况下，氧化硅腐蚀物质应该不具有氢原子。例子包括四氟化碳(CF4)、六氟乙烷(C2F6)、六氟丙烯(C3F6)、和八氟戊二烯(C5F8)。氧化硅腐蚀物质仍然可以包括某些氢，例如三氟甲烷(CHF3)。
在其它实施例中，若氮化物层108和112足够厚，则可以不要求一氧化碳腐蚀ILD层114。在这些特定的实施例中，可以仅仅使用碳氟化合物腐蚀物质和分子态氮气。此时，碳氟化合物对氮气的比率应该至少为1∶1，而通常在5份氮气对1份碳氟化合物直到大约20份氮气对1份碳氟化合物的范围内。在再一个实施例中，可以用氧化亚氮(N2O)代替一氧化碳和氮气中的一个或二者。若使用氧化亚氮，则可以是相似于一氧化碳的氟清除剂。由于当N2O分裂时应该存在氮，故有可能等离子体中的氮可以是有机腐蚀剂，与氧化硅基材料中的碳和氢反应。
虽然没有发现，但这些典型提供的腐蚀过程中的每一个也将包括诸如氩、氦、氖之类的稀有气体。根据工艺工作室动力学，惰性气体有助于控制工作室压力、补偿停留时间、和改善腐蚀速率均匀性。
可以用与腐蚀第一ILD层114相同的腐蚀过程，或用更传统的氧化物腐蚀过程，来腐蚀帽层116和氧化物衬垫层110。
在另一个实施例中，可以执行多个步骤来产生接触窗口20。在一个实施例中，可以与氮气组合使用适当的碳氟化合物物质来腐蚀大部分帽层116和第一ILD层114，然后接近腐蚀终点，此过程被转换成可以包括低的氟对碳比率气体、氮和一氧化碳的选择性化学成分。
然后如图3所示，在接触窗口中制作接触栓30。用势垒膜32和导电填充材料34来制作接触栓。在一个特定的实施例中，势垒膜32包括钛、氮化钛、钽、氮化钽、其它难熔金属、它们的相应氮化物、或它们的组合。导电填充材料34通常是钨，但在某些实施例中也可以使用铝或铜。
如图4所示，借助于制作第二ILD层400和制作接触导电栓的互连沟槽，来制作第一互连层。第二ILD层400通常由相似于第一ILD层114的材料制作。在用对腐蚀第一ILD层114所述的任何一种腐蚀条件对第二ILD层400进行腐蚀之后，用势垒膜412和导电填充材料414填充互连沟槽。如图4所示，在抛光之后就形成互连410。势垒膜412可以是对势垒膜32列出的材料中的任何一种或多种。在此特定的实施例中，导电填充材料414通常是铜、铝、钨之类。
制作第二组薄膜，用来形成要制作的双重镶嵌窗口。制作氮化物帽层420以便保护互连410中的铜414。相继制作第三ILD层422和腐蚀停止层424、第四ILD层426、和帽层428。帽层428相似于图1所述的帽层116。层间介电层422和426相似于关于第一层间介电层114所述的层间介电层。通常，层420和424是绝缘层。腐蚀停止层424通常由诸如氮化硅之类的氮化物层制成，而帽层420也由氮化硅之类制成。然后制作光刻胶层430，并对应于双重镶嵌窗口的通道的形状进行图形化。
参照图5，然后执行腐蚀以产生延伸穿过层422-428的通道52部分。腐蚀停止于帽层420以防止发生可能的通道覆盖物形成。若形成通道部分52过程中所用的等离子体腐蚀延伸到与导电填充材料414相接触，则能够形成通道覆盖物。前面关于第一ILD层114所述的腐蚀过程，可以用来腐蚀层422和426。当腐蚀通过氮化物腐蚀停止层424时，腐蚀过程将改变，且在达及帽层420之前可能改变。
在清除光刻胶层430之后，在帽层428上制作另一个光刻胶层64并进行图形化以对应于互连窗口。参照图6，然后执行腐蚀以形成包括互连沟槽部分62和通道部分52的双重镶嵌互连窗口60。通常执行腐蚀来清除帽层428和第四ILD层426，停止于腐蚀停止膜424。腐蚀的后续部分使用氮化物腐蚀过程来清除双重镶嵌窗口中的腐蚀停止膜424和帽层420。由于帽层420和腐蚀停止层424的腐蚀是在比氧化物腐蚀更低的功率下进行的，故减小了通道覆盖物形成的可能性。
工艺继续进行以形成图7所示的基本上完成的器件。首先制作势垒膜72，随之以形成导电填充材料74。此时可以使用为用于互连410而列出的各种材料。抛光步骤被用来清除位于双重镶嵌窗口外面的部分膜72和材料74。这就形成了图7所示的互连70。然后在最上层互连上制作钝化层76以形成基本上完成的器件。
本发明的各个实施例包括许多好处。最大的好处之一是能够得到k值低的氧化硅基的含有机物的材料的合理的腐蚀速率。碳氟化合物和含氮的腐蚀过程的组合使得能够腐蚀氧化硅和碳氢化合物二者。来自碳氟化合物的氟还腐蚀二氧化硅，含氮的材料使得能够腐蚀k值低的介电材料中的碳氢化合物材料。一氧化碳的加入有助于对其它层特别是氮化硅的选择性。相信一氧化碳清除了等离子体中的自由氟，从而有助于选择性。更确切地说，当使用诸如八氟丁烯之类的化合物时，等离子体能够产生自由氟和碳氟聚合物二者。一氧化碳有助于清除自由氟，同时使等离子体中的氟碳聚合物成为钝化剂。
通常，在含氧化硅的材料的腐蚀过程中释放的氧有助于释放连续腐蚀含氧化硅的薄膜组分所要求的自由氟。但由于氧不以独立物质的形式被引入，故只有存在于等离子体中的氧是含氧化硅的材料组分的腐蚀过程中释放的氧。当氮化物层被腐蚀时，将不形成氧。因此，一氧化碳清除存在的自由氟，且不再存在氧来使八氟丁烯进一步分裂成过量的自由氟。
在上述说明中，已经参照具体实施例描述了本发明。但本技术领域的一般熟练人员理解，能够作出各种各样的修正和改变而不超越下列权利要求所述的本发明的范围。因此，本说明书和附图被认为是示例性的而不是限制性的，且所有这些修正被认为包括在本发明的范围内。
上面根据具体的实施例已经描述了好处、其它的优点和问题的解决方法。但此好处、优点、问题的解决方法、以及可能引起任何好处、优点、或解决方法发生或变得更明显的任何因素，都不构成任何或所有权利要求的关键的要求的或主要的特点或因素。如此处所用的那样，术语“包含”、“含有”、或它们的任何其它变种，被认为覆盖了非排他性的内含，使包含元件清单的工艺、方法、物件、或装置，不仅包括这些元件，而且可以包括没有特意列出或这些工艺、方法、物件或装置固有的其它的元件。

Claims (10)

1.一种用来腐蚀绝缘层(114、400、422、426)的工艺，其特征是：
在衬底(100)上制作绝缘层(114、400、422、426)，其中绝缘层的介电常数小于大约3.5并且包括氢；以及
用氧化物腐蚀组分、氟清除组分和有机腐蚀组分，对绝缘层(114、400、422、426)进行腐蚀。
2.权利要求1的工艺，其中的氧化物腐蚀组分包括碳和氧。
3.权利要求1的工艺，其中：
氧化物腐蚀组分是碳氟化合物材料；
氟清除组分是一氧化碳；而
有机腐蚀组分是分子态氮。
4.一种用来腐蚀绝缘层(114、400、422、426)的工艺，其特征是：
在衬底(100)上制作绝缘层(114、400、422、426)，其中的绝缘层(114、400、422、426)包括至少1原子重量百分比的选自碳和氢所构成的组中的元素；以及
对绝缘层(114、400、422、426)进行腐蚀，其中用氧化物腐蚀气体、氟清除气体和含氮的气体来执行腐蚀。
5.权利要求4的工艺，其中含氮的气体对氧化物腐蚀气体的分子比率在大约5∶1-20∶1的范围内。
6.权利要求1、2、3或4的工艺，其中绝缘层中的氢和碳的总原子百分比浓度在大约5-20％的范围内。
7.权利要求1、2、3或4的工艺，其中：
含氮层(420)位于绝缘层(422)下方；
腐蚀过程在绝缘层中确定窗口，且一直执行到氮化物层(420)被暴露。
8.权利要求7的工艺，其中：
含金属的材料(414)位于含氮层(420)下方；且
对含氮层(420)进行腐蚀，直到含金属的材料(414)被暴露，其中在此过程中，沿绝缘层(422)暴露的侧壁表面不形成明显的含金属材料(414)的部分。
9.权利要求1、2、3或4的工艺，其中绝缘层(114、400、422、426)的介电常数小于大约3.5。
10.一种用来形成半导体器件的工艺，包括：
在半导体器件衬底上制作介电常数小于大约3.5的绝缘层，其中的绝缘层包括选自氢和碳所构成的组中的元素；以及
用氧化物腐蚀气体、氟清除组分和含氮的气体对绝缘层进行腐蚀。
CNB001270001A 1999-09-13 2000-09-11 腐蚀绝缘层和制作半导体器件的工艺 Expired - Fee Related CN1163951C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39451799A 1999-09-13 1999-09-13
US09/394,517 1999-09-13

Publications (2)

Publication Number Publication Date
CN1288253A CN1288253A (zh) 2001-03-21
CN1163951C true CN1163951C (zh) 2004-08-25

Family

ID=23559292

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001270001A Expired - Fee Related CN1163951C (zh) 1999-09-13 2000-09-11 腐蚀绝缘层和制作半导体器件的工艺

Country Status (6)

Country Link
EP (1) EP1085563A3 (zh)
JP (1) JP2001110792A (zh)
KR (1) KR20010030088A (zh)
CN (1) CN1163951C (zh)
SG (1) SG93886A1 (zh)
TW (1) TW455948B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914004B2 (en) * 2001-09-28 2005-07-05 Texas Instruments Incorporated Method for via etching in organo-silica-glass
US6905968B2 (en) * 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
US7244673B2 (en) * 2003-11-12 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integration film scheme for copper / low-k interconnect
KR100792386B1 (ko) 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920848B2 (ja) * 1991-03-19 1999-07-19 東京エレクトロン株式会社 シリコン層のエッチング方法
JP3146561B2 (ja) * 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5911887A (en) * 1996-07-19 1999-06-15 Cypress Semiconductor Corporation Method of etching a bond pad
TW351837B (en) * 1997-10-29 1999-02-01 United Semiconductor Corp Method for improving etching process
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops

Also Published As

Publication number Publication date
SG93886A1 (en) 2003-01-21
CN1288253A (zh) 2001-03-21
TW455948B (en) 2001-09-21
EP1085563A2 (en) 2001-03-21
JP2001110792A (ja) 2001-04-20
KR20010030088A (ko) 2001-04-16
EP1085563A3 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US5685951A (en) Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
CN101038875A (zh) 在介电层中蚀刻开口的方法
US20030017684A1 (en) Method of producing doped polysilicon layers and polysilicon layered structures
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
EP0763850A1 (en) Etch process for forming contacts over a silicide layer
CN1272846C (zh) 在半导体装置中形成金属线的方法
CN1815711A (zh) 内连线结构及其形成方法
CN101064251A (zh) 半导体结构的形成方法及半导体结构
CN1179402C (zh) 半导体器件制作工艺
CN1205667C (zh) 一种无突出物形成的双镶嵌制程的湿式清洗方法
US5863839A (en) Silicon and polycide plasma etch appplications by use of silicon-containing compounds
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
CN1163951C (zh) 腐蚀绝缘层和制作半导体器件的工艺
CN1128466C (zh) 制备多硅化物栅极的方法
US20020123231A1 (en) Etching gas composition for silicon oxide and method of etching silicon oxide using the same
CN1243378C (zh) 金属内连线的制造方法
KR100292218B1 (ko) 반도체소자제조방법
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
CN100468633C (zh) 栅极结构的制造方法
KR100453956B1 (ko) 반도체 장치의 금속 배선 제조 방법
US6893913B2 (en) Method for forming capacitor of semiconductor device
CN1176490C (zh) 防止金属导线间短路的方法
KR100487926B1 (ko) 텅스텐 ｃｍｐ용 슬러리 및 이를 이용한 반도체 소자의텅스텐 플러그 형성방법
CN1347148A (zh) 金属导线的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040813

Address after: Texas in the United States

Patentee after: FreeScale Semiconductor

Address before: Illinois Instrunment

Patentee before: Motorola, Inc.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee