CN1347148A - 金属导线的制造方法 - Google Patents
金属导线的制造方法 Download PDFInfo
- Publication number
- CN1347148A CN1347148A CN 00130455 CN00130455A CN1347148A CN 1347148 A CN1347148 A CN 1347148A CN 00130455 CN00130455 CN 00130455 CN 00130455 A CN00130455 A CN 00130455A CN 1347148 A CN1347148 A CN 1347148A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- plain conductor
- layer
- manufacture method
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种金属导线的制造方法,先提供半导体基底,其形成有导电区域。接着,全面形成一绝缘层,以覆盖半导体基底。然后在绝缘层表面形成牺牲层。其次选择蚀刻牺牲层及绝缘层,以形成露出导电区域的镶嵌结构。之后全面形成金属层,其填入镶嵌结构。然后化学机械研磨金属层,来去除牺牲层表面的金属层,留下当作金属导线的金属结构。本发明避免在化学机械研磨过程中导致金属凹陷及绝缘层被磨掉所产生的腐蚀,并提高曝光的分辨率。
Description
本发明涉及一种超大型集成电路(integrated circuits；ICS)的制作工艺技术，特别是涉及一种金属导线(metal line)的制造方法，。
以下利用图1A～图1D所示的金属导线制作工艺剖面示意图，以说明
现有技术。
首先，请参照图1A，该图显示形成有导电区域12的半导体基底10剖面图。接着，半导体基底10表面覆盖有绝缘层14。
接着，请参照图1B，选择性蚀刻氧化绝缘层14，以形成露出上述导电区域12的镶嵌结构(damascene)16。
然后，请参照图1C，在上述镶嵌结构16的表面形成钛层(Ti)/氮化钛层(TiN)构成的薄衬垫层18，接着沉积一钨金属层20。
其次，请参照图1D，利用化学机械研磨法，去除绝缘层14上方的钨金属层20，以留下当作金属导线ML的钨金属20a以及钛层/氮化钛层18a，由于近年来半导体集成电路制造技术不断地改进，晶片所含元件数量不断地增加，以及元件尺寸也因积集度的提高而不断缩小，在积集密度愈大的情况下，当以化学机械研磨钨金属层时，CMP参数难以控制，其下方的绝缘层则容易被研磨掉，并形成如图1D所示的凹陷现象，且绝缘层被磨掉处当曝光时会造成反射，而使得分辨率变差。
本发明的目的在于提供一种金属导线的制造方法，其能够避免化学机械研磨过程中导致金属凹陷及绝缘层被磨掉所产生的腐蚀(erosion)现象，并可提高曝光的分辨率。
本发明的目的是这样实现的，即提供一种一种金属导线的制造方法，包括下列步骤：(a)提供一半导体基底，该半导体基底形成有一导电区域；(b)全面性形成一绝缘层，以覆盖上述半导体基底；(c)在上述绝缘层表面形成一牺牲层；(d)选择性蚀刻上述牺牲层以及上述绝缘层，以形成一露出上述导电区域的镶嵌结构；(e)全面性形成一金属层，该金属层填入上述镶嵌结构；以及(f)化学机械研磨上述金属层，以去除上述牺牲层表面的金属层，而留下一当作金属导线的金属结构。
本发明还提供一种一种金属导线的制造方法，包括下列步骤：(a)提供一半导体基底，该半导体基底形成有一导电区域；(b)全面性形成一氧化绝缘层，以覆盖上述半导体基底；(c)在上述氧化绝缘层表面形成一氮化硅牺牲层；(d)选择性蚀刻上述氮化硅牺牲层以及上述氧化绝缘层，以形成一露出上述导电区域的镶嵌结构；(e)在上述镶嵌结构的上表面以及侧壁形成一钛/氮化钛衬垫层；(f)全面性形成一钨金属层，该钨金属层填入上述镶嵌结构；(g)化学机械研磨上述钨金属层，以去除上述氮化硅牺牲层表面的钨金属层，而留下一当作金属导线的钨金属结构；以及(h)去除上述氮化硅牺牲层。
并且，上述金属导线的制造方法之中，上述绝缘层可以利用化学气相沉积法，并且以四乙氧基硅烷为主反应气体以形成的二氧化硅层。此时牺牲层利用化学气相沉积法所形成的氮化硅层或是氮氧硅化物。
再者，上述金属导线的制造方法之中，上述金属层可以是利用化学气相沉积法所形成的钨金属层。
再者，上述金属导线的制造方法之中，步骤(e)以前可以还包括形成一衬垫层于上述镶嵌结构的表面步骤。
并且，上述金属导线的制造方法之中，上述衬垫层是钛层或是钛层/氮化钛层。
再者，上述金属导线的制造方法之中，上述导电区域可以是金属导线。
再者，上述金属导线的制造方法之中，可以还包括在步骤(f)之后，还包括一去除牺牲层的步骤。
本发明方法的优点在于，其通过增加一牺牲层(研磨停止层)，能够在化学机械研磨过程中，避免化学机械研磨过程中导致金属凹陷及绝缘层被磨掉所产生的腐蚀现象，并避免曝光时造成反射，故而提高曝光的分辨率。
下面结合附图，详细说明本发明的实施例，其中：
图1A～图1D为现有技术金属导线的制作工艺剖面示意图；
图2A～图2E为本发明实施例的金属导线的制作工艺剖面示意图。
符号的说明
100、100～半导体基底。
12、200～导电区域。
14、140～氧化绝缘层。
150～氮化硅牺牲层。
16、160～镶嵌结构。
18、18a、180、180a～钛衬垫层。
20、20a、200、200a～钨金属层。
ML～金属导线。
D～凹陷(dishing)。
首先，请参照图2A，该图显示形成有例如下层金属导线(metalline)的导电区域120的半导体基底100剖面图，上述半导体基底100例如由单晶硅基材构成。接着，利用低压化学气相沉积法(low pressure chemical vapordeposition；LPCVD)，并且采用四乙氧基硅烷(tetra-ethyl-ortho-silicate；TEOS)为主反应气体，来形成二氧化硅(silicon oxide)材料构成的绝缘层140，然后，同样利用低压化学气相沉积法，并且采用二氯硅烷(SiH2Cl2)与氨气(NH3)为主反应气体，以形成氮化硅材料构成的牺牲层(sacrificiallayer)150。此牺牲层150必须能够当作后续化学机械研磨法(chemicalmechanical polishing；CMP)的研磨停止层(polishing stop layer)，再者，必须与下层的氧化绝缘层140具有不同的蚀刻特性。因此，亦可以利用氮氧化硅化合物(silicon oxy-nitride)材料来取代氮化硅材料。
接着，请参照图2B，利用反应性离子蚀刻法(reactive ion etching；RIE)依序而选择性地蚀刻上述氮化硅牺牲层150以及氧化绝缘层140，以形成露出上述导电区域120的镶嵌结构160。然后利用化学气相沉积法以在上述镶嵌结构160的表面形成钛层(Ti)/氮化钛层(TiN)构成的薄衬垫层180。另外，也可利用钛层取代上述钛层/氮化钛层。
然后，请参照图2C，利用化学气相沉积法，并且采用六氟化钨为主要反应气体而沉积一钨金属层200。本实施例以钨为例子，然而只要具有导电作用的金属，例如铝金属、铝铜合金、铜皆适用于本发明。
其次，请参照图2D，利用化学机械研磨法，并且采用适当的研浆、操作时间、研磨速度，以去除牺牲层150上方的钨金属层200，以留下当作金属导线ML的钨金属200a以及钛层/氮化钛层180a。
最后，请参照图2E，利用含有磷酸的缓冲溶液以去除当作研磨停止层的牺牲层150。
虽然结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，可作更动与润饰，因此本发明的保护范围应以权利要求所界定的为准。
Claims (13)
1.一种金属导线的制造方法，包括下列步骤：
(a)提供一半导体基底，该半导体基底形成有一导电区域；
(b)全面性形成一绝缘层，以覆盖上述半导体基底；
(c)在上述绝缘层表面形成一牺牲层；
(d)选择性蚀刻上述牺牲层以及上述绝缘层，以形成一露出上述导电区域的镶嵌结构；
(e)全面性形成一金属层，该金属层填入上述镶嵌结构；以及
(f)化学机械研磨上述金属层，以去除上述牺牲层表面的金属层，而留下一当作金属导线的金属结构。
2.如权利要求1所述的金属导线的制造方法，其中上述绝缘层利用化学气相沉积法，并以四乙氧基硅烷为主反应气体以形成的二氧化硅层。
3.如权利要求2所述的金属导线的制造方法，其中上述牺牲层利用化学气相沉积法所形成的氮化硅层。
4.如权利要求1所述的金属导线的制造方法，其中上述金属层利用化学气相沉积法所形成的钨金属层。
5.如权利要求4所述的金属导线的制造方法，其中步骤(e)以前还包括在上述镶嵌结构表面形成一衬垫层的步骤。
6.如权利要求1所述的金属导线的制造方法，其中上述衬垫层为钛层。
7.如权利要求1所述的金属导线的制造方法，其中上述衬垫层为钛层/氮化钛层。
8.如权利要求1所述的金属导线的制造方法，其中上述导电区域为金属导线。
9.如权利要求1所述的金属导线的制造方法，其中在步骤(f)之后，还包括一去除牺牲层的步骤。
10.如权利要求9所述的金属导线的制造方法，其中利用含有磷酸的缓冲溶液以去除牺牲层。
11.一种金属导线的制造方法，包括下列步骤：
(a)提供一半导体基底，该半导体基底形成有一导电区域；
(b)全面性形成一氧化绝缘层，以覆盖上述半导体基底；
(c)在上述氧化绝缘层表面形成一氮化硅牺牲层；
(d)选择性蚀刻上述氮化硅牺牲层以及上述氧化绝缘层，以形成一露出上述导电区域的镶嵌结构；
(e)在上述镶嵌结构的上表面以及侧壁形成一钛/氮化钛衬垫层；
(f)全面性形成一钨金属层，该钨金属层填入上述镶嵌结构；
(g)化学机械研磨上述钨金属层，以去除上述氮化硅牺牲层表面的钨金属层，而留下一当作金属导线的钨金属结构；以及
(h)去除上述氮化硅牺牲层。
12.如权利要求11所述的金属导线的制造方法，其中上述导电区域是金属导线。
13.如权利要求11所述的金属导线的制造方法，其中利用含有磷酸的缓冲溶液来去除牺牲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 00130455 CN1347148A (zh) | 2000-10-11 | 2000-10-11 | 金属导线的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 00130455 CN1347148A (zh) | 2000-10-11 | 2000-10-11 | 金属导线的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1347148A true CN1347148A (zh) | 2002-05-01 |
Family
ID=4594193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 00130455 Pending CN1347148A (zh) | 2000-10-11 | 2000-10-11 | 金属导线的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1347148A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101162368B (zh) * | 2006-10-10 | 2011-06-01 | Asml荷兰有限公司 | 方法、对齐标记和硬掩模材料的使用 |
| CN102157356A (zh) * | 2011-03-15 | 2011-08-17 | 上海宏力半导体制造有限公司 | 金属-绝缘体-金属半导体器件的下电极的制备方法 |
-
2000
- 2000-10-11 CN CN 00130455 patent/CN1347148A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101162368B (zh) * | 2006-10-10 | 2011-06-01 | Asml荷兰有限公司 | 方法、对齐标记和硬掩模材料的使用 |
| CN102157356A (zh) * | 2011-03-15 | 2011-08-17 | 上海宏力半导体制造有限公司 | 金属-绝缘体-金属半导体器件的下电极的制备方法 |
| CN102157356B (zh) * | 2011-03-15 | 2015-10-07 | 上海华虹宏力半导体制造有限公司 | 金属-绝缘体-金属半导体器件的下电极的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1815711A (zh) | 内连线结构及其形成方法 | |
| US6255226B1 (en) | Optimized metal etch process to enable the use of aluminum plugs | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| US6083850A (en) | HSQ dielectric interlayer | |
| WO2013040751A1 (en) | Method for forming air gap interconnect structure | |
| KR20170073627A (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
| US5990558A (en) | Reduced cracking in gap filling dielectrics | |
| CN109844972B (zh) | 形成用于沉积磁隧道结的极平滑底电极表面的方法 | |
| CN100562984C (zh) | 半导体装置、镶嵌结构及互连线结构的形成方法 | |
| CN1347148A (zh) | 金属导线的制造方法 | |
| US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
| US5973387A (en) | Tapered isolated metal profile to reduce dielectric layer cracking | |
| WO1998031048A1 (en) | Semiconductor manufacturing without undercutting conductive lines | |
| CN1055788C (zh) | 在半导体器件内制作内连线的方法 | |
| CN1208819C (zh) | 双重金属镶嵌结构的制造方法 | |
| CN1207771C (zh) | 使用氧化线层作为介电阻挡层的双镶嵌制程 | |
| US6713379B1 (en) | Method for forming a damascene structure | |
| US6399284B1 (en) | Sub-lithographic contacts and vias through pattern, CVD and etch back processing | |
| CN1115724C (zh) | 插塞的制造方法 | |
| US11665916B2 (en) | Memory devices and methods for forming the same | |
| CN1205665C (zh) | 镶嵌结构的制造方法 | |
| CN1229268A (zh) | 金属层间介电层及其制造方法 | |
| JP2002134505A (ja) | 金属配線の製造方法 | |
| US7901976B1 (en) | Method of forming borderless contacts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |