CN100468633C - 栅极结构的制造方法 - Google Patents
栅极结构的制造方法 Download PDFInfo
- Publication number
- CN100468633C CN100468633C CNB2006100299220A CN200610029922A CN100468633C CN 100468633 C CN100468633 C CN 100468633C CN B2006100299220 A CNB2006100299220 A CN B2006100299220A CN 200610029922 A CN200610029922 A CN 200610029922A CN 100468633 C CN100468633 C CN 100468633C
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- reaction zone
- semiconductor substrate
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种栅极结构的制造方法，包括：在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；刻蚀阻挡层；移除图案化的光致抗蚀剂层；将上述步骤与后续刻蚀步骤间的时间间隔控制在4小时以内；刻蚀导电层及介质层。通过缩短移除图案化的抗蚀剂层与后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅极结构的制造方法。
背景技术
半导体器件通过在栅极上施加电压，而改变介质层中的电场强度，进而控制衬底表面电场，最终改变导电沟道的导电能力。可见，栅极性能好坏对半导体器件性能的影响至关重要，而栅极性能的好坏又主要决定于栅极结构。
图1A～1D为说明现有技术中栅极结构的制造方法各步骤的器件剖面示意图，如图所示，申请号为“CN97111174.X”的中国专利申请中提供的一种栅极结构的制造方法为:
首先，如图1A所示，在半导体衬底10上顺次沉积介质层20、导电层30、阻挡层40及图案化的光致抗蚀剂层50。其中，导电层包括顺次沉积的多晶硅层31及金属层32。
然后，如图1B所示，以图案化的光致抗蚀剂层50为掩膜，刻蚀阻挡层40，获得带有开口区的阻挡层，阻挡层开口区域露出金属层32。
再后，如图1C所示，移除图案化的光致抗蚀剂层，以得到光洁的阻挡层40及金属层32上表面。
最后，如图1D所示，以带有开口区的阻挡层40为掩膜，刻蚀导电层30及介质层20，获得栅极结构。
但是，实际生产发现，当移除图案化的光致抗蚀剂层步骤与后续刻蚀步骤的时间间隔过长时，易在阻挡层根部形成缺陷。图2为栅极根部缺陷结构示意图，如图2所示，所述缺陷是由刻蚀阻挡层后暴露出的金属层材料被氧化而形成，即所述缺陷的成分为金属氧化物。由于为刻蚀导电层及介质层而选择的刻蚀气体只设定了对导电层及介质层材料的刻蚀速率，而并未设定刻蚀气体对金属氧化物的刻蚀速率，使得通过所述刻蚀气体难以移除位于阻挡层根部的金属氧化物。继而，此阻挡层根部缺陷将同时作为刻蚀导电层及介质层的硬掩膜，使得刻蚀气体无法刻蚀位于阻挡层根部缺陷下方的导电层及介质层，形成栅极根部缺陷。此栅极根部缺陷的存在相当于增加了栅极的长度，栅长的增加易引起器件性能的降低，如漏极饱和电流减小、阈值电压减小、结间电容增大等，严重时甚至会引发器件失效。由此，如何抑制或消除栅极制造过程中形成的根部缺陷成为本领域技术人员面临的重要问题，即急需一种不产生根部缺陷的栅极结构的制造方法。
发明内容
本发明提供了一种栅极结构的制造方法，可在栅极制造过程中不产生根部缺陷。
本发明提供的一种栅极结构的制造方法，将半导体衬底置于第一反应区，并在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；然后将所述半导体衬底移动至第二反应区，以所述光致抗蚀剂层作为掩膜刻蚀所述阻挡层；随后将所述半导体衬底移动至第三反应区，移除所述光致抗蚀剂层；最后将所述半导体衬底移动至第四反应区，刻蚀所述导电层及介质层，其中，所述半导体衬底从第二反应区移动至第四反应区所需时间小于4小时。
所述第一反应区为化学气相淀积设备；所述第二反应区为等离子刻蚀设备；所述第三反应区为等离子刻蚀设备或湿法刻蚀设备；所述第四反应区为等离子刻蚀设备；在刻蚀所述阻挡层后的4小时之内所述第四反应室处于空闲状态；所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
本发明提供的一种栅极结构的制造方法，包括:
在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层；
移除所述光致抗蚀剂层；
刻蚀导电层及介质层；
其中，所述刻蚀导电层及介质层步骤在移除所述光致抗蚀剂层之后的4小时以内进行。
所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体；所述刻蚀为至少一次的等离子刻蚀。
与现有技术相比，本发明具有以下优点:通过缩短移除图案化的抗蚀剂层与后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
附图说明
图1A～1D为说明现有技术中栅极结构的制造方法各步骤的器件剖面示意图；
图2为栅极根部缺陷结构示意图；
图3A～3D为说明本发明方法实施例的栅极结构的制造方法各步骤的器件剖面示意图；
图4为栅极根部缺陷废品率与刻蚀前间隔时间关系曲线；
其中:相同的结构用同一标号说明；
10:衬底； 20:介质层；
30:导电层； 31:多晶硅层；
32:金属层； 40:阻挡层；
50:光致抗蚀剂层； 60:栅极根部缺陷。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。为避免引起不必要的难于理解，本文的实施例说明中省略了公知的工艺操作描述。
本发明方法的实施步骤为:首先，在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层，所述导电层包含多晶硅层和金属层；然后，刻蚀阻挡层；随后，移除图案化的光致抗蚀剂层；再后，控制移除图案化的光致抗蚀剂层与后续刻蚀步骤的间隔时间，抑制金属层上表面氧化物的产生；最后，刻蚀导电层及介质层。
图3A～3D为说明本发明方法实施例的栅极结构的制造方法各步骤的器件剖面示意图，如图所示，说明本发明方法实施例的具体步骤为:
首先，如图3A所示，将半导体衬底10置于第一反应区，并在半导体衬底10上顺次沉积介质层20、导电层30、阻挡层40及图案化的光致抗蚀剂层50；其中，导电层包括顺次沉积的多晶硅层31及金属层32。
所述第一反应区为化学气相淀积设备；所述介质层材料可选用二氧化硅(SiO2)、磷硅玻璃(phosphosilicate glass，PSG)、硼硅玻璃(borosilicate，BSG)以及硼磷硅玻璃(borophosphosilicate，BPSG)等常用层间介质材料；所述金属层材料可选用硅化钨(WSi)、硅化钛(TiSi2)等常用栅极金属层硅化物；所述阻挡层材料可选用氮化硅(Si3N4)、氮氧化硅(SiON)等常用绝缘材料。所述各层材料的厚度根据产品要求及工艺条件确定。
然后，如图3B所示，将所述半导体衬底移动至第二反应区，以所述光致抗蚀剂层50作为掩膜刻蚀所述阻挡层40，获得带有开口区的阻挡层；阻挡层开口区域露出金属层32上表面。
所述第二反应区为等离子刻蚀设备；所述刻蚀方法选用等离子体刻蚀法。
再后，如图3C所示，将所述半导体衬底移动至第三反应区，移除所述光致抗蚀剂层，得到光洁的阻挡层40及金属层32上表面。
实际生产过程中，将所述半导体衬底从第二反应区移动至第四反应区所需时间根据进度安排及生产情况决定，并未加以严格控制。
实践发现，时间间隔过长，易在阻挡层根部形成缺陷。所述缺陷是由刻蚀阻挡层后暴露出的金属层材料被氧化而形成，即所述缺陷的成分为金属氧化物。由于为刻蚀导电层及介质层而选择的刻蚀气体只设定了对导电层及介质层材料的刻蚀速率，而并未设定刻蚀气体对金属层材料的氧化物的刻蚀速率，使得通过所述刻蚀气体难以移除位于阻挡层根部的金属氧化物。继而，此阻挡层根部缺陷将同时作为刻蚀导电层及介质层的硬掩膜，使得刻蚀气体无法刻蚀位于阻挡层根部缺陷下方的导电层及介质层，即刻蚀导电层及介质层后得到的栅极间距缩短，形成栅极根部缺陷。
由此，可通过严格控制所述半导体衬底从第二反应区移动至第四反应区所需时间可抑制阻挡层根部缺陷的产生。
图4为栅极根部缺陷废品率与刻蚀前间隔时间关系曲线，如图4所示，栅极根部缺陷废品率随刻蚀前间隔时间的增加而线性增大。由此，通过控制制程中产品刻蚀前的间隔时间，可控制栅极根部缺陷废品率满足生产要求。
作为本发明方法的实施方式，所述半导体衬底从第二反应区移动至第四反应区所需时间控制在4小时以内。
最后，如图3D所示，将所述半导体衬底移动至第四反应区，刻蚀所述导电层30及介质层20。
所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体；所述混合包括上述刻蚀气体的任意混合及其与缓冲气体的混合，所述缓冲气体包括氩气(Ar)、氦气(He)等。
所述第三反应区为等离子刻蚀设备或湿法刻蚀设备；所述第四反应区为等离子刻蚀设备；在刻蚀所述阻挡层后的4小时之内所述第四反应室处于空闲状态。
同理，利用下述方式，仍可作为本发明方法的实施例:
首先，在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层。其中，导电层包括顺次沉积的多晶硅层及金属层。
所述介质层材料可选用二氧化硅(SiO2)、磷硅玻璃(phosphosilicateglass，PSG)、硼硅玻璃(borosilicate，BSG)以及硼磷硅玻璃(borophosphosilicate，BPSG)等常用层间介质材料；所述金属层材料可选用硅化钨(WSi)、硅化钛(TiSi2)等常用栅极金属层硅化物；所述阻挡层材料可选用氮化硅(Si3N4)、氮氧化硅(SiON)等常用绝缘材料。所述各层材料的厚度根据产品要求及工艺条件确定。
然后，以图案化的光致抗蚀剂层为掩膜，刻蚀阻挡层，获得带有开口区的阻挡层；阻挡层开口区域露出金属层上表面。所述刻蚀方法选用等离子体刻蚀法。
再后，控制移除图案化的光致抗蚀剂层与后续刻蚀步骤的间隔时间小于4小时，抑制金属层上表面氧化物的产生。
随后，移除图案化的光致抗蚀剂层，得到光洁的阻挡层及金属层上表面。
最后，刻蚀导电层及介质层。
所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体；所述混合包括上述刻蚀气体的任意混合及其与缓冲气体的混合，所述缓冲气体包括氩气(Ar)、氦气(He)等。
采用本发明方法，通过缩短清洗步骤和后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种栅极结构的制造方法，将半导体衬底置于第一反应区，并在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；然后将所述半导体衬底移动至第二反应区，以所述光致抗蚀剂层作为掩膜刻蚀所述阻挡层；随后将所述半导体衬底移动至第三反应区，移除所述光致抗蚀剂层；最后将所述半导体衬底移动至第四反应区，刻蚀所述导电层及介质层，其特征在于:将所述半导体衬底从第二反应区移动至第四反应区所需时间小于4小时。
2、根据权利要求1所述的方法，其特征在于:所述第一反应区为化学气相淀积设备。
3、根据权利要求1所述的方法，其特征在于:所述第二反应区为等离子刻蚀设备。
4、根据权利要求1所述的方法，其特征在于:所述第三反应区为等离子刻蚀设备或湿法刻蚀设备。
5、根据权利要求1所述的方法，其特征在于:所述第四反应区为等离子刻蚀设备。
6、根据权利要求5所述的方法，其特征在于:在刻蚀所述阻挡层后的4小时之内所述第四反应室处于空闲状态。
7.根据权利要求1所述的方法，其特征在于:执行所述刻蚀操作的刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
8.一种栅极结构的制造方法，包括:
在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层；
移除所述光致抗蚀剂层；
刻蚀导电层及介质层；
其特征在于:
所述刻蚀导电层及介质层步骤在移除所述光致抗蚀剂层之后的4小时以内进行。
9.根据权利要求8所述的方法，其特征在于:执行所述刻蚀操作的刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
10、根据权利要求8所述的方法，其特征在于:所述刻蚀操作为至少一次的等离子刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100299220A CN100468633C (zh) | 2006-08-10 | 2006-08-10 | 栅极结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100299220A CN100468633C (zh) | 2006-08-10 | 2006-08-10 | 栅极结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101123185A CN101123185A (zh) | 2008-02-13 |
| CN100468633C true CN100468633C (zh) | 2009-03-11 |
Family
ID=39085447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100299220A Active CN100468633C (zh) | 2006-08-10 | 2006-08-10 | 栅极结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468633C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740370B (zh) * | 2008-11-26 | 2012-03-07 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅栅极的刻蚀方法及提高硅栅极线宽腔室匹配的方法 |
-
2006
- 2006-08-10 CN CNB2006100299220A patent/CN100468633C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101123185A (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6010829A (en) | Polysilicon linewidth reduction using a BARC-poly etch process | |
| JP2005217420A (ja) | 低い有効誘電率を有する半導体デバイス及びその製造方法 | |
| KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
| CN101459125A (zh) | 连接孔的形成方法 | |
| US7709369B2 (en) | Method for forming a roughened contact in a semiconductor device | |
| TW200522203A (en) | Method for fabricating semiconductor device | |
| CN100449731C (zh) | 双镶嵌结构的形成方法 | |
| CN101764081B (zh) | 连接孔的制造方法 | |
| US6653228B2 (en) | Method for preparing semiconductor including formation of contact hole using difluoromethane gas | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| CN100468633C (zh) | 栅极结构的制造方法 | |
| CN100539030C (zh) | 栅极结构的制造方法 | |
| CN104733373A (zh) | 一种半导体器件的制造方法 | |
| KR100695431B1 (ko) | 반도체 소자의 컨택홀 형성방법 | |
| US7582560B2 (en) | Method for fabricating semiconductor device | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| KR20010059540A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100326260B1 (ko) | 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법 | |
| US7901976B1 (en) | Method of forming borderless contacts | |
| KR20070096600A (ko) | 반도체 소자의 제조방법 | |
| KR100455366B1 (ko) | 반도체소자 제조 시 잔류물 제거방법 | |
| KR100321697B1 (ko) | 반도체장치제조방법 | |
| KR100596900B1 (ko) | 반도체소자의 비아콘택 형성방법 | |
| KR100451669B1 (ko) | 반도체 플래시 메모리 셀 제조 방법 | |
| KR100886641B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111117 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |