CN100539030C - 栅极结构的制造方法 - Google Patents

栅极结构的制造方法 Download PDF

Info

Publication number
CN100539030C
CN100539030C CNB2006100299269A CN200610029926A CN100539030C CN 100539030 C CN100539030 C CN 100539030C CN B2006100299269 A CNB2006100299269 A CN B2006100299269A CN 200610029926 A CN200610029926 A CN 200610029926A CN 100539030 C CN100539030 C CN 100539030C
Authority
CN
China
Prior art keywords
layer
etching
etching gas
barrier layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100299269A
Other languages
English (en)
Other versions
CN101123186A (zh
Inventor
罗飞
吴金刚
高大为
高关且
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100299269A priority Critical patent/CN100539030C/zh
Publication of CN101123186A publication Critical patent/CN101123186A/zh
Application granted granted Critical
Publication of CN100539030C publication Critical patent/CN100539030C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种栅极结构的制造方法，包括：在衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；刻蚀阻挡层；移除图案化的光致抗蚀剂层；利用第一刻蚀气体，刻蚀导电层上表面；利用第二刻蚀气体，刻蚀导电层及介质层。通过分别设置刻蚀气体对导电层材料及导电层上层金属层材料氧化物的刻蚀速率，获得刻蚀气体对导电层材料及金属层材料氧化物的一定的刻蚀选择比，可最终获得无根部缺陷的栅极结构。

Description

栅极结构的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅极结构的制造方法。
背景技术
半导体器件通过在栅极上施加电压，而改变介质层中的电场强度，进而控制衬底表面电场，最终改变导电沟道的导电能力。可见，栅极性能好坏对半导体器件性能的影响至关重要，而栅极性能的好坏又主要决定于栅极结构。
图1A～1D为说明现有技术中栅极结构的制造方法各步骤的器件剖面示意图，如图所示，申请号为“CN97111174.X”的中国专利申请中提供的一种栅极结构的制造方法为：
首先，如图1A所示，在衬底10上顺次沉积介质层20、导电层30、阻挡层40及图案化的光致抗蚀剂层50。其中，导电层包括顺次沉积的多晶硅层31及金属层32。
然后，如图1B所示，以图案化的光致抗蚀剂层50为掩膜，刻蚀阻挡层40，获得带有开口区的阻挡层，阻挡层开口区域露出金属层32。
再后，如图1C所示，移除图案化的光致抗蚀剂层，以得到光洁的阻挡层40及金属层32上表面。
最后，如图1D所示，以带有开口区的阻挡层40为掩膜，刻蚀导电层30及介质层20，获得栅极结构。
但是，实际生产发现，当移除图案化的光致抗蚀剂层步骤与后续刻蚀步骤的时间间隔过长时，易在阻挡层根部形成缺陷。图2为栅极根部缺陷结构示意图，如图2所示，所述缺陷是由刻蚀阻挡层后暴露出的金属层材料被氧化而形成，即所述缺陷的成分为金属氧化物。由于为刻蚀导电层及介质层而选择的刻蚀气体只设定了对导电层及介质层材料的刻蚀速率，而并未设定刻蚀气体对金属氧化物的刻蚀速率，使得通过所述刻蚀气体难以移除位于阻挡层根部的金属氧化物。继而，此阻挡层根部缺陷将同时作为刻蚀导电层及介质层的硬掩膜，使得刻蚀气体无法刻蚀位于阻挡层根部缺陷下方的导电层及介质层，形成栅极根部缺陷。此栅极根部缺陷的存在相当于增加了栅极的长度，栅长的增加易引起器件性能的降低，如漏极饱和电流减小、阈值电压减小、结间电容增大等，严重时甚至会引发器件失效。由此，如何抑制或消除栅极制造过程中形成的根部缺陷成为本领域技术人员面临的重要问题，即急需一种不产生根部缺陷的栅极结构的制造方法。
发明内容
本发明提供了一种栅极结构的制造方法，可在栅极制造过程中不产生根部缺陷；本发明提供了一种栅极根部缺陷的移除方法，可用以移除在栅极制造过程中产生的根部缺陷。
本发明提供的一种栅极结构的制造方法，包括：
在衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层；
移除图案化的光致抗蚀剂层；
利用第一刻蚀气体，刻蚀导电层上表面；
利用第二刻蚀气体，刻蚀导电层及介质层。
所述移除光致抗蚀剂层与后续刻蚀步骤间的时间间隔控制在4小时以内；所述第一刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3或SiF4中的一种或其混合气体；所述第二刻蚀气体包括Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
本发明提供的一种栅极结构的制造方法，包括：
在衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层；
移除图案化的光致抗蚀剂层；
确定刻蚀气体；
利用所述刻蚀气体，刻蚀导电层上表面；
利用所述刻蚀气体，刻蚀导电层及介质层。
所述移除光致抗蚀剂层与后续刻蚀步骤间的时间间隔控制在4小时以内；所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
本发明提供的一种移除栅极根部缺陷的方法，包括：
在衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层；
移除图案化的光致抗蚀剂层；
刻蚀导电层上表面。
所述移除光致抗蚀剂层与后续刻蚀步骤间的时间间隔控制在4小时以内；所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
与现有技术相比，本发明具有以下优点：
1.通过分析栅极根部缺陷的形成原因，进而分别设置刻蚀气体对导电层材料及金属层材料氧化物的刻蚀速率，获得刻蚀气体对导电层材料及金属层材料氧化物的一定的刻蚀选择比，可保证金属层材料氧化物被完全移除且对导电层材料几乎无影响，进而在刻蚀导电层时，可使得导电层各处刻蚀速率一致，最终获得无根部缺陷的栅极结构；
2.通过缩短移除图案化的抗蚀剂层与后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
附图说明
图1A～1D为说明现有技术中栅极结构的制造方法各步骤的器件剖面示意图；
图2为栅极根部缺陷结构示意图；
图3A～3D为说明本发明方法实施例的栅极结构的制造方法各步骤的器件剖面示意图；
其中：相同的结构用同一标号说明；
10：衬底；                      20：介质层；
30：导电层；                    31：多晶硅层；
32：金属层；                    40：阻挡层；
41：金属氧化物；                50：光致抗蚀剂层；
60：栅极根部缺陷。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明方法的实施步骤为：首先，在衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层，所述导电层包含多晶硅层和金属层；然后，刻蚀阻挡层；随后，移除图案化的光致抗蚀剂层；再后，抑制金属层上表面氧化物的产生或移除已产生的金属层上表面氧化物；最后，刻蚀导电层及介质层。
图3A～3D为说明本发明方法实施例的栅极结构的制造方法各步骤的器件剖面示意图，如图所示，说明本发明方法第一实施例的具体步骤为：
首先，如图3A所示，在衬底10上顺次沉积介质层20、导电层30、阻挡层40及图案化的光致抗蚀剂层50。其中，导电层包括顺次沉积的多晶硅层31及金属层32。
所述介质层材料可选用二氧化硅(SiO2)、磷硅玻璃(phosphosilicateglass，PSG)、硼硅玻璃(borosilicate，BSG)以及硼磷硅玻璃(borophosphosilicate，BPSG)等常用层间介质材料；所述金属层材料可选用硅化钨(WSi)、硅化钛(TiSi2)等常用栅极金属层硅化物；所述阻挡层材料可选用氮化硅(Si3N4)、氮氧化硅(SiON)等常用绝缘材料。所述各层材料的厚度根据产品要求及工艺条件确定。
然后，如图3B所示，以图案化的光致抗蚀剂层50为掩膜，刻蚀阻挡层40，获得带有开口区的阻挡层；阻挡层开口区域露出金属层32上表面。
所述刻蚀方法选用等离子体刻蚀法。
再后，如图3C所示，移除图案化的光致抗蚀剂层，以得到光洁的阻挡层40及金属层32上表面。
实际生产过程中，移除图案化的光致抗蚀剂层步骤与后续刻蚀步骤的间隔时间根据进度安排及生产情况决定，并未加以严格控制。
实践发现，如图3D所示，时间间隔过长，易在阻挡层根部形成缺陷。所述缺陷是由刻蚀阻挡层后暴露出的金属层材料被氧化而形成，即所述缺陷的成分为金属氧化物41。由于为刻蚀导电层及介质层而选择的刻蚀气体只设定了对导电层及介质层材料的刻蚀速率，而并未设定刻蚀气体对金属层材料的氧化物的刻蚀速率，使得通过所述刻蚀气体难以移除位于阻挡层根部的金属氧化物。继而，此阻挡层根部缺陷将同时作为刻蚀导电层及介质层的硬掩膜，使得刻蚀气体无法刻蚀位于阻挡层根部缺陷下方的导电层及介质层，即刻蚀导电层及介质层后得到的栅极间距缩短，形成栅极根部缺陷。
由此，为最终获得无根部缺陷的栅极结构，在刻蚀导电层及介质层之前需移除所述阻挡层根部缺陷；在本实施例中通过增加一移除氧化物的步骤可移除所述阻挡层根部缺陷。
即，如图3E所示，移除图案化的光致抗蚀剂层后，以图案化的阻挡层40为掩膜，刻蚀所述金属氧化物41。
所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4中的一种或其混合气体，所述混合包括上述刻蚀气体的任意混合及其与缓冲气体的混合，所述缓冲气体包括氩气(Ar)、氦气(He)等。
进行所述刻蚀步骤时，需预先设定刻蚀气体对氧化物和金属层材料的刻蚀选择比；所述刻蚀选择比的选择需使得刻蚀气体在氧化物刻蚀完成后，金属层材料所受的影响可以被忽略。
最后，如图3F所示，刻蚀导电层30及介质层20。
所述刻蚀气体包括Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3、SiCl4中的一种或其混合气体，所述混合包括上述刻蚀气体的任意混合及其与缓冲气体的混合，所述缓冲气体包括氩气(Ar)、氦气(He)等。
诚然，采用本发明第一实施例所述方法，并严格控制移除图案化的光致抗蚀剂层与后续刻蚀步骤的间隔时间，仍可最终获得无根部缺陷的栅极结构，将所述第一实施例中提供的实施方式与时间控制相结合，可作为本发明方法的第二实施例。
作为说明本发明方法的实施方式，所述移除图案化的光致抗蚀剂层与后续刻蚀步骤间的时间间隔控制在4小时以内。
作为本发明方法的第三实施例，其具体实施步骤包括：
首先，在衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层。其中，导电层包括顺次沉积的多晶硅层及金属层。
然后，以图案化的光致抗蚀剂层为掩膜，刻蚀阻挡层，获得带有开口区的阻挡层；阻挡层开口区域露出金属层上表面。
再后，移除图案化的光致抗蚀剂层，以得到光洁的阻挡层及金属层上表面。
随后，以上述带有开口区的阻挡层为掩膜，刻蚀所述金属氧化物。
作为本发明方法的实施方式，所述移除图案化的光致抗蚀剂层与后续刻蚀步骤间的时间间隔控制在4小时以内。
所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3、SiCl4中的一种或其混合气体，所述混合包括上述刻蚀气体的任意混合及其与缓冲气体的混合，所述缓冲气体包括氩气(Ar)、氦气(He)等。
进行所述刻蚀步骤时，需预先设定刻蚀气体对金属氧化物和金属层材料的刻蚀选择比；所述刻蚀选择比的选择需使得刻蚀气体在氧化物刻蚀完成后，金属层材料所受的影响可以被忽略。
最后，刻蚀导电层及介质层。
进行所述刻蚀步骤时，重新设定刻蚀气体对金属层材料的刻蚀速率，同时，设定刻蚀气体对多晶硅及介质层材料的刻蚀速率。
诚然，作为说明本发明方法的实施方式，采用本发明第三实施例所述方法，同时将所述移除图案化的光致抗蚀剂层与后续刻蚀步骤间的时间间隔控制在4小时以内，即将本发明第三实施例与时间控制相结合，可作为本发明方法的第四实施例。
采用本发明方法，通过分析栅极根部缺陷的形成原因，进而分别设置刻蚀气体对导电层材料及金属层材料氧化物的刻蚀速率，获得刻蚀气体对导电层材料及金属层材料氧化物的一定的刻蚀选择比，可保证金属层材料氧化物被完全移除且对导电层材料几乎无影响，进而在刻蚀导电层时，可使得导电层各处刻蚀速率一致，最终获得无根部缺陷的栅极结构；通过缩短清洗步骤和后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (6)

1.一种栅极结构的制造方法，其特征在于，包括：
在衬底上顺次沉积介质层、多晶硅层、金属层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层，获得带有开口区的所述阻挡层，所述开口区暴露所述金属层；
移除图案化的光致抗蚀剂层；
利用第一刻蚀气体，刻蚀在暴露的所述金属层上形成的金属氧化物；所述第一刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3或SiF4中的一种或其混合气体；
利用第二刻蚀气体，刻蚀所述金属层、多晶硅层及介质层；所述第二刻蚀气体包括Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
2.根据权利要求1所述的方法，其特征在于：将移除光致抗蚀剂层与利用第一刻蚀气体的刻蚀步骤间的时间间隔控制在4小时以内。
3.一种栅极结构的制造方法，其特征在于，包括：
在衬底上顺次沉积介质层、多晶硅层、金属层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层，获得带有开口区的所述阻挡层，所述开口区暴露所述金属层；
移除图案化的光致抗蚀剂层；
确定刻蚀气体；
利用所述刻蚀气体，刻蚀在暴露的所述金属层上形成的金属氧化物；
利用所述刻蚀气体，刻蚀所述金属层、多晶硅层及介质层；
其中所述刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
4.根据权利要求3所述的方法，其特征在于：将移除光致抗蚀剂层与刻蚀所述金属氧化物的步骤间的时间间隔控制在4小时以内。
5.一种移除栅极根部缺陷的方法，其特征在于，包括：
在衬底上顺次沉积介质层、多晶硅层、金属层、阻挡层及图案化的光致抗蚀剂层；
刻蚀阻挡层，获得带有开口区的所述阻挡层，所述开口区暴露所述金属层；
移除图案化的光致抗蚀剂层；
刻蚀在暴露的所述金属层上形成的金属氧化物，所述刻蚀采用的刻蚀气体包括CF4、CHF3、CH2F2、C3F8、C4F8、NF3、SiF4、Cl2、BCl3、CCl4、CHCl3、CH2Cl2、C3Cl8、C4Cl8、NCl3或SiCl4中的一种或其混合气体。
6.根据权利要求5所述的方法，其特征在于：将移除光致抗蚀剂层与刻蚀所述金属氧化物的步骤间的时间间隔控制在4小时以内。
CNB2006100299269A 2006-08-10 2006-08-10 栅极结构的制造方法 Active CN100539030C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100299269A CN100539030C (zh) 2006-08-10 2006-08-10 栅极结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100299269A CN100539030C (zh) 2006-08-10 2006-08-10 栅极结构的制造方法

Publications (2)

Publication Number Publication Date
CN101123186A CN101123186A (zh) 2008-02-13
CN100539030C true CN100539030C (zh) 2009-09-09

Family

ID=39085448

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100299269A Active CN100539030C (zh) 2006-08-10 2006-08-10 栅极结构的制造方法

Country Status (1)

Country Link
CN (1) CN100539030C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064815B2 (en) * 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films

Also Published As

Publication number Publication date
CN101123186A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
US6010829A (en) Polysilicon linewidth reduction using a BARC-poly etch process
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
KR100954107B1 (ko) 반도체 소자의 제조방법
JP3953726B2 (ja) 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法
KR100323622B1 (ko) 반도체장치및그제조방법
CN100539030C (zh) 栅极结构的制造方法
US6653228B2 (en) Method for preparing semiconductor including formation of contact hole using difluoromethane gas
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
TWI578440B (zh) 導體插塞及其製造方法
CN102543843A (zh) 互连结构的制造方法
CN100468633C (zh) 栅极结构的制造方法
US20070045227A1 (en) Method of stripping photoresist
CN104733373A (zh) 一种半导体器件的制造方法
CN104241114A (zh) 一种半导体器件的制造方法
JP2000294545A (ja) 半導体装置及びその製造方法
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100326260B1 (ko) 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법
KR20020002961A (ko) 반도체 소자의 제조 방법
KR20050001104A (ko) 반도체소자 제조 방법
KR100223772B1 (ko) 반도체장치의 콘택홀 형성방법
KR100326262B1 (ko) 반도체장치제조방법
KR100364810B1 (ko) 반도체소자의 제조방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100265828B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111109

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation