KR100583105B1 - 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 - Google Patents
반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 Download PDFInfo
- Publication number
- KR100583105B1 KR100583105B1 KR1020030096266A KR20030096266A KR100583105B1 KR 100583105 B1 KR100583105 B1 KR 100583105B1 KR 1020030096266 A KR1020030096266 A KR 1020030096266A KR 20030096266 A KR20030096266 A KR 20030096266A KR 100583105 B1 KR100583105 B1 KR 100583105B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- cmp process
- layer
- semiconductor device
- hard mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000005498 polishing Methods 0.000 title claims abstract description 22
- 239000000126 substance Substances 0.000 title claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 57
- 239000002002 slurry Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000005360 phosphosilicate glass Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 2
- 229940104869 fluorosilicate Drugs 0.000 claims description 2
- 229910021485 fumed silica Inorganic materials 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229910052684 Cerium Inorganic materials 0.000 claims 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 abstract description 30
- 238000007517 polishing process Methods 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002255 enzymatic effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 소자의 화학적 기계적 연마(CMP) 공정의 종말점(end-point) 검출 방법에 관한 것으로써, 구체적으로는 질화막을 연마 정지막으로 하는 모든 연마 공정을 수행할 때, 질화막 상부에 질소 성분을 포함하는 완충막을 형성한 다음, 연마 공정을 수행함으로써, 상기 완충막에서 발생된 암모니아 가스로부터 일산화질소(NO)의 농도를 검출하여 질화막을 손실 없이 원하는 타겟(target) 까지 연마되도록 종말점 시간을 설정할 수 있는 반도체 소자의 CMP 공정의 종말점 검출 방법에 관한 것이다.
Description
도 1a 내지 도 1d는 종래 종말점 검출 방법에 따른 CMP 공정 단면도,
도 1e는 종래 방법의 연마 시간에 따른 종말점 측정 그래프.
도 2a 내지 도 2d는 본 발명의 종말점 검출 방법에 따른 CMP 공정 단면도.
도 2e는 본 발명의 종말점 검출 방법의 연마 시간에 따른 종말점 측정 그래프.
< 도면의 주요 부분에 대한 간단한 설명 >
1, 21 : 기판 3, 23 : 다결정 실리콘층
3-1, 23-1 : 다결정 실리콘 패턴 5, 25 : 도전체층
5-1, 25-1 : 도전체 패턴 7, 27 : 하드마스크 질화막
7-1, 27-1 : 하드마스크 질화막 패턴
8, 28 : 게이트 라인 10, 30 : 스페이서
13, 33 : 절연막 29 : 완충막
29-1 : 완충막 패턴
본 발명은 반도체 소자의 화학적 기계적 연마(CMP) 공정의 종말점(end-point) 검출 방법에 관한 것으로써, 구체적으로는 질화막을 연마 정지막으로 하는 모든 연마 공정을 수행할 때, 질화막 상부에 질소 성분을 포함하는 완충막을 형성한 다음, 연마 공정을 수행함으로써, 상기 완충막에서 발생된 암모니아 가스로부터 일산화질소(NO)의 농도를 검출하여 질화막을 손실 없이 원하는 타겟(target) 까지 연마되도록 종말점 시간을 설정할 수 있는 반도체 소자의 CMP 공정의 종말점 검출 방법에 관한 것이다.
일반적으로 반도체 소자를 제조하는 공정에서 미세화, 대용량화 및 고집적화를 위해서 반도체 소자의 트랜지스터, 비트라인(bit-line) 및 캐패시터(capacitor) 등을 형성한 다음, 각각의 소자를 전기적으로 연결하는 다층 배선을 형성하기 위하여 랜딩 플러그 콘택(landing plug contact; 이하"LPC"라 칭함)형성 공정과 같은 후속 공정을 수행해야 한다.
즉, 상기 비트라인이나 캐패시터를 형성하기 위하여 게이트를 패터닝하고, 전면에 절연막을 형성한 다음, 연마 공정으로 절연막을 평탄화 시키고, 후속 공정으로 LPC 마스크(M/K) 및 식각(etch) 공정을 수행해야 한다.
이때, 상기 연마 공정에서 절연막의 일부를 남겨두면서 평탄화 시킬 경우 셀(cell)과 페리(peri) 영역에 단차가 발생되므로, 이를 방지하기 위하여, 게이트 전극의 하드마스크 질화막이 노출될 때까지 절연막을 전부 연마하여 제거하고, 다시 절연막을 증착한 다음, 후속 공정을 진행한다.
이러한 방법은 일정한 시간 연마 한 다음, 원하는 타겟까지 연마되었는지 두께를 측정하고, 게이트 전극의 하드마스크 질화막이 노출되었는지 CD SEM으로 관찰하는 등의 복잡한 공정 단계를 거쳐야 할뿐만 아니라, 상기 연마 공정에서 게이트 하드마스크의 선폭(critical dimension; 이하"CD"라 칭함)이 원하는 만큼 확보되지 못했을 경우, 연마 공정을 다시 수행하거나, 런(run)을 폐기(scrap)해야 하므로 공정 시간이 지연되고 수율이 낮아지는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여 현재 광학적 방법 또는 모터 전류 방법 등을 이용하여 연마 공정 시에 실시간으로 층간절연막의 종말점을 검출하는 방법이 개발되었다. 상기 방법 중에 빠르고 정확하다는 이유로 가장 많이 사용되는 방법이 질화막을 연마할 때 발생되는 암모니아 기체를 측정하여 종말점을 설정하는 방법이다.
상기 방법은 실리콘 질화막(SiN)이나 티타늄 나이트라이드(TiN)등 질소를 포함한 막을 연마할 때 슬러리 내에서 발생되는 암모니아(NH3) 가스를 검출기(EPD; End Point detector)에서 기체 상태로 채집하여 측정한다. 그 원리는 열작용과 효소 작용으로 상기 암모니아 가스가 NO 가스로 변화되어 하기 반응식 1과 같이 오존(O3)과 결합하여 이산화질소(NO2)와 여기된 NO2*로 된 다음, 다시 광화학 반응에 의해 빛을 내면서 NO2로 변할 때, 생성되는 빛을 검출함으로써 NO의 양을 측정할 수 있는 것이다.
[반응식 1]
NO + O
3~
----->~NO
2
* + O
2
NO
2
*~----->~NO
2
+ hv
도 1a 내지 도 1d는 종래 종말점 검출 방법에 따른 CMP 방법을 도시한 공정도이다.
도 1a를 참조하면, 소자분리막(미도시)이 구비된 반도체 기판(1) 상부에 다결정 실리콘층(3), 게이트 전극용 도전체층(5) 및 하드마스크 질화막(7)을 순차적으로 형성한다.
상기 도 1a에서 형성된 하드마스크 질화막(7), 게이트 전극용 도전체층(5) 및 다결정 실리콘층(3)에 대한 선택적 식각 공정을 수행하여, 도 1b에 도시한 바와 같이 다결정 실리콘 패턴(3-1), 게이트 전극용 도전체 패턴(5-1) 및 하드마스크 질화막 패턴(7-1)이 순차적으로 형성되어 있는 게이트 라인(8)을 형성한다.
그 다음, 게이트 라인(8)을 포함하는 결과물 전면에 산화막(미도시)을 형성하고, 식각하여 산화막 스페이서(10)를 형성한다.
도 1b에서 형성된 게이트 라인(8) 및 질화막 스페이서(10)를 포함하는 결과물의 전면에 도 1c와 같이 층간절연막(13)을 형성한다.
도 1c와 같이 형성된 층간절연막(13)을 도 1d와 같이 하드마스크 질화막 패턴(7-1)이 노출될 때까지 연마한다.
그러나, 종래 방법에서 상기 도 1d의 연마 공정을 수행할 때 연마 정지막인 하드마스크 질화막이 노출되기 시작하면서 NH3 가스의 양의 증가로 NO 농도가 도 1e에 도시한 바와 같이 급격히 증가하기 때문에, NO의 농도를 검출하여 종말점을 설정하기 위한 시간이 부족하다, 그 결과, 하드마스크 질화막이 어느 정도 연마된 후에야 종말점을 설정할 수 있으므로, 하드마스크 질화막이 손실되어 안정한 후속 공정을 수행할 수 없다.
본 발명은 질화막을 연마 정지막으로 하는 모든 연마 공정을 수행할 때, 질화막의 손실 없이 원하는 타겟까지 종말점 시간을 설정하여, 반도체 소자의 신뢰도를 높일 수 있는 반도체 소자의 CMP 공정의 종말점 검출 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는 게이트 라인 상부에 질소가 포함된 완충막을 형성하고, CMP 공정을 수행하여 게이트 하드마스크 절연막의 손실을 방지할 수 있는 반도체 소자의 CMP 공정의 종말점 검출 방법을 제공한다.
이하 본 발명을 상세히 설명한다.
반도체 기판 상부에 다결정 실리콘층, 도전체층, 하드마스크 질화막을 순차적으로 형성하는 단계;
상기 하드마스크 질화막 상부에 질소를 포함하는 완충막을 형성하는 단계;
상기 결과물에 대한 선택적 식각 공정을 수행하여, 폴리 실리콘 패턴, 도전체 패턴, 하드마스크 질화막 패턴 및 완충막 패턴이 순차적으로 형성되어 있는 게이트 라인을 형성하는 단계;
상기 게이트 라인의 측벽면에 스페이서를 형성하는 단계;
상기 게이트 라인 및 스페이서를 포함하는 결과물 전면에 층간절연막을 형성하는 단계; 및
상기 하드마스크 질화막 패턴을 식각 정지막으로 상기 절연막 및 완충막에 대한 CMP 공정을 수행하되, 상기 CMP 공정 시에 슬러리 내의 암모니아 가스를 검출기로 검출하여 NO의 농도가 검출되기 시작하다가 NO의 농도가 급격하게 증가하기 시작하는 지점을 종말점으로 설정하는 단계를 포함하는 반도체 소자의 CMP 공정의 종말점 검출 방법을 제공한다.
상기 완충막은 실리콘 산화질화막(SiON) 또는 과실리콘 산화질화막(Si-rich SiON)을 이용하여 형성하는 것이 바람직하며, 하드마스크 질화막 상부로부터 200∼1000Å, 바람직하게는 300∼700Å두께로 형성한다.
상기와 같이 기존의 하드마스크 질화막 상부에 질소를 포함한 완충막을 형성한 후, 절연막에 대한 연마 공정을 수행하면 SiON 막으로부터 NO의 농도가 완만하게 증가되어 종말점을 쉽게 설정할 수 있으므로, 종말점 측정이 빠르고 정확해 하드마스크 질화막의 손실을 방지할 수 있고, 안정한 후속 공정을 수행하여 반도체 소자의 신뢰도를 높여 생산성을 향상시킬 수 있다.
이하 본 발명을 도면을 들어 상세히 설명한다.
도 2a를 참조하면, 소자분리막(미도시)이 구비된 반도체 기판(21) 상부에 다결정 실리콘층(23), 게이트 전극용 도전체층(25) 및 하드마스크 질화막(27)을 순차적으로 형성한다.
그리고, 상기 하드마스크 질화막(27) 상부에 질소가 포함된 완충막(29)을 형성한다.
이때, 상기 게이트 전극용 도전체층은 도핑 실리콘, 폴리 실리콘, 텅스텐(W), 텅스텐 나이트라이드(WN), 텅스텐 실리사이드(WSiX), 또는 티타늄 실리사이드(TiSiX) 등을 이용하여 형성할 수 있다.
상기 완충막은 질소를 포함한 막으로, 바람직하게는 실리콘 질화막(SiON)으로 하드마스크 질화막 상부로부터 200∼1000Å두께로 형성한다.
상기 도 2a에서 형성된 하드마스크 질화막(27), 게이트 전극용 도전체층(25) 및 다결정 실리콘층(23)에 대한 선택적 식각 공정을 수행하여, 도 2b와 같이 다결정 실리콘 패턴(23-1), 도전체 패턴(25-1), 하드마스크 질화막 패턴(27-1) 및 완충막 패턴(29-1)이 순차적으로 형성되어 있는 게이트 라인(28)을 형성한다.
상기 식각 공정은 게이트 산화막에 대해 고선택비를 갖도록 사염화 탄소(CCl4)나 염소(Cl2)등과 같은 염소(chlorine) 가스를 소스로 사용하는 플라즈마 식각 공정으로 수행한다.
그 다음, 결과물 전면에 TEOS(Tetraethoxysilicate glass) 또는 실란계열 산화막(silane (SiH4)-base oxide)을 LP 화학 기상 증착법 (Low-Pressure CVD)으로 형 성한 후, 전면 식각하여 산화막 스페이서(30)를 형성한다.
도 2b에 의해 형성된 게이트 라인(28) 및 산화막 스페이서(30)를 포함하는 결과물의 전면에 도 2c에서 도시한 바와 같이 층간절연막(33)을 형성한다.
상기 층간절연막은 매립 특성이 우수한 BPSG(boron phosphosilicate glass), PSG (phosphosilicate glass), FSG (fluorosilicate glass), PE-TEOS (plasma enhanced tetraethoxysilicate glass) 또는 PE-SiH4 (plasma enhanced-silane)등과 같은 도프(doped) 산화막이나, 과산화수소와 사일렌 반응 소스를 이용하여 LP-CVD 방법으로 유동성을 가지도록 형성되는 APL(advanced planarization layer) 산화막 또는 ALD(atomic layer deposition) 산화막이나, 고밀도 플라즈마 산화막인 HDP USG (high density plasma undoped silicate glass)또는 HDP PSG (high density plasma phosphosilicate glass) 및 이들을 혼합하여 형성하는 것이 바람직하다.
이때, 상기 고밀도 플라즈마 산화막은 TEOS를 소스로 이용하여 형성하는 것이 바람직하다.
만약, 상기 고밀도 플라즈마 산화막을 이용하여 층간절연막을 형성하는 경우, 막 형성 후에 H2, O2, N2, O3, N2O 또는 H2
+O2의 혼합 가스 분위기 하에서 500∼1200℃에서 5분 이상 후속 열처리 공정을 실시하거나, 600℃ 이상, 바람직하게는 600∼1500℃에서 5초 이상 고속 열처리(rapid thermal processing; RTP) 공정을 수행하여 층간절연막을 밀착시켜 밀도를 높이는 것이 바람직하다.
상기 도 2c와 같이 형성된 층간절연막(33)에 대하여 도 2d와 같이 하드마스크 질화막 패턴(27-1)이 노출될 때까지 CMP 공정을 수행한다.
이때, 상기 CMP 공정은 연마 중인 슬러리 내에서 암모니아 가스를 검출기로 검출하여 NO의 농도가 검출되기 시작하다가 NO의 농도가 급격하게 증가하기 시작하는 지점을 종말점으로 설정한 CMP 공정을 수행하는 것이 바람직하다.
상기 CMP 공정은 50nm∼500nm 크기의 콜로이달(colloidal) 또는 퓸드(fumed) 형태의 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2) 또는 지르코니아(ZrO2) 등의 연마제를 0.5∼15wt%, 바람직하게 1∼10wt%로 포함하는 pH 2∼12의 일반적인 산화막용 제 1 슬러리를 사용하는 것이 바람직하다.
상기 산화막용 제 1 슬러리의 산화막 : 질화막의 연마 선택비는 1∼10 : 1인 것이 바람직하다.
또한, 상기 CMP 공정은
상기 제 1 슬러리를 이용하여 층간절연막이 완충막 상부에 1000Å이하, 바람직하게는 300∼800Å두께로 남을 때까지 연마하는 단계; 및
상기 하드마스크 질화막 패턴이 노출될 때까지 제 2 슬러리를 이용하여 상기 완충막 상부에 잔류하는 층간절연막과 완충막을 연마하는 단계로 수행될 수도 있다.
이때, 상기 제 2 슬러리는 고선택성 슬러리로 상기 언급한 제 1 슬러리의 연마제와 동일한 것을 사용할 수 있으나, 바람직하게는 CeO2를 연마제로 사용하는 pH 는 3∼8, 바람직하게는 pH 5∼7의 슬러리이다. 또한, 상기 제 2 슬러리의 산화막 : 질화막의 연마선택비는 10∼150 : 1, 바람직하게는 15∼100 : 1인 산화막용 고선택비 슬러리이다.
상기 모든 CMP 공정 조건은 1psi∼10psi의 연마 압력에서 10rpm∼100rpm의 연마 테이블 속도로 수행되는 것이 바람직하다.
이때, 상기 CMP 공정에서 상기 완충막인 SiON 막으로부터 도 2e의 도면과 같이 완만하게 증가되는 NH3 가스를 검출기로 검출할 때, NO의 농도가 검출되기 시작하다가 NO의 농도가 급격하게 증가하기 시작하는 지점을 종말점으로 설정함으로써, 게이트 하드마스크 절연막의 손실을 방지할 수 있고, CMP 공정 전후의 막의 두께를 측정하거나 선폭(critical dimension)을 확인하는 단계를 생략(skip)할 수 있어 연마 시간 선정 오류에 의한 공정 지연을 사전에 방지할 수 있으므로, 총 공정 시간을 단축시켜 반도체 소자의 오류(fail) 감소 및 수율 증가를 가져올 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 이와 같이 하드마스크 질화막 상부에 질소를 포함하는 완충막을 형성한 다음, CMP 공정을 진행하기 때문에 정확한 종말점을 검출할 수 있으므로, 층간절연막을 연마하는 동안 하드마스크 절연막의 손실을 방지할 수 있어 안정한 후속 공정을 수행할 수 있고, CMP 공정 전후의 막의 두께를 측정하거나 선폭을 확인하는 단계를 생략할 수 있어 공정 지연에 의한 소자의 오류를 감소시키고 수율 증가시킬 수 있다.
Claims (15)
- 반도체 기판 상부에 다결정 실리콘층, 도전체층, 하드마스크 질화막을 순차적으로 형성하는 단계;상기 하드마스크 질화막 상부에 질소를 포함하는 완충막을 형성하는 단계;상기 결과물에 대한 선택적 식각 공정을 수행하여, 폴리 실리콘 패턴, 도전체 패턴, 하드마스크 질화막 패턴 및 완충막 패턴이 순차적으로 형성되어 있는 게이트 라인을 형성하는 단계;상기 게이트 라인의 측벽면에 스페이서를 형성하는 단계;상기 게이트 라인 및 스페이서를 포함하는 결과물 전면에 층간절연막을 형성하는 단계; 및상기 하드마스크 질화막 패턴을 식각 정지막으로 상기 절연막 및 완충막에 대한 CMP 공정을 수행하되,상기 CMP 공정 시에 슬러리 내의 암모니아 가스를 검출기로 검출하여 NO의 농도가 검출되기 시작하다가 NO의 농도가 급격하게 증가하기 시작하는 지점을 종말점으로 설정하는 단계를 포함하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 완충막은 실리콘 산화질화막(SiON) 또는 과실리콘 산화질화막(Si-rich SiON)으로 형성되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방 법.
- 제 1 항에 있어서,상기 완충막은 하드마스크 질화막 상부로부터 200∼1000Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 게이트 전극용 도전체층은 도핑 실리콘, 폴리 실리콘, 텅스텐(W), 텅스텐 나이트라이드(WN), 텅스텐 실리사이드(WSiX) 및 티타늄 실리사이드(TiSiX)로 이루어진 군으로부터 선택된 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 식각 공정은 염소(chlorine) 가스를 소스로 사용하는 플라즈마 식각 공정으로 수행되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 스페이서는 TEOS(Tetraethoxysilicate glass) 또는 실란계열 산화막(silane (SiH4)-base oxide)을 이용한 LP 화학 기상 증착법(Low-Pressure CVD)으로 형성되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 층간절연막은 BPSG(boron phosphosilicate glass), PSG(phosphosilicate glass), FSG(fluorosilicate glass), PE-TEOS(plasma enhanced tetraethoxysilicate glass), PE-SiH4(plasma enhanced-silane), APL(advanced planarization layer), ALD(atomic layer deposition) 및 HDP(high density plasma) 산화막으로 이루어진 군으로부터 선택된 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 7 항에 있어서,상기 HDP 산화막은 TEOS로 형성되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 7 항에 있어서,상기 HDP 산화막 형성 후, H2, O2, N2, O3, N2O 및 H2+O2로 이루어진 군으로부터 선택된 가스 분위기 하에서 후속 열처리 공정을 수행하는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 7 항에 있어서,상기 HDP 산화막 형성 후, 600∼1500℃에서 고속 열처리(rapid thermal processing; RTP) 공정을 수행하는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 CMP 공정은 50nm∼500nm 크기의 콜로이달(colloidal) 또는 퓸드(fumed) 형태의 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO2) 및 지르코니아(ZrO 2)로 이루어진 군으로부터 선택된 연마제를 0.5∼10wt%로 포함하는 제 1 슬러리를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 CMP 공정은 제 1 슬러리를 이용하여 층간절연막이 완충막 상부에 300∼800Å두께로 남을 때까지 연마하는 단계; 및상기 하드마스크 질화막 패턴이 노출될 때까지 제 2 슬러리를 이용하여 상기 완충막 상부에 잔류하는 층간절연막과 완충막을 연마하는 단계로 수행되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 12 항에 있어서,상기 제 2 슬러리는 산화막 : 질화막의 연마선택비가 10∼150 : 1인 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 13 항에 있어서,상기 제 2 슬러리는 세륨(CeO2) 연마제를 사용하는 pH 3∼8의 산화막용 슬러리인 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
- 제 1 항에 있어서,상기 CMP 공정 조건은 1psi∼10psi의 연마 압력에서 10rpm∼100rpm의 연마 테이블 속도로 수행되는 것을 특징으로 하는 반도체 소자의 CMP 공정의 종말점 검출 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096266A KR100583105B1 (ko) | 2003-12-24 | 2003-12-24 | 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 |
| US10/876,686 US7199053B2 (en) | 2003-12-24 | 2004-06-28 | Method for detecting end-point of chemical mechanical polishing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096266A KR100583105B1 (ko) | 2003-12-24 | 2003-12-24 | 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050064689A KR20050064689A (ko) | 2005-06-29 |
| KR100583105B1 true KR100583105B1 (ko) | 2006-05-23 |
Family
ID=34698445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030096266A KR100583105B1 (ko) | 2003-12-24 | 2003-12-24 | 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7199053B2 (ko) |
| KR (1) | KR100583105B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060148259A1 (en) * | 2004-11-15 | 2006-07-06 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
| US8003470B2 (en) | 2005-09-13 | 2011-08-23 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| JP2007287939A (ja) * | 2006-04-17 | 2007-11-01 | Ebara Corp | 研磨方法、及び研磨装置 |
| JP2012151366A (ja) * | 2011-01-20 | 2012-08-09 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US10832908B2 (en) * | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| WO2019169335A1 (en) | 2018-03-02 | 2019-09-06 | Lam Research Corporation | Selective deposition using hydrolysis |
| US10643846B2 (en) | 2018-06-28 | 2020-05-05 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
| CN114649424B (zh) * | 2022-03-28 | 2024-02-13 | 常州时创能源股份有限公司 | 晶硅太阳能电池的电极结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321570A (ja) * | 1997-05-15 | 1998-12-04 | Tokuyama Corp | 半導体ウェーハポリッシング用研磨剤及びその製造方法、ポリッシング方法 |
| US6126848A (en) * | 1998-05-06 | 2000-10-03 | International Business Machines Corporation | Indirect endpoint detection by chemical reaction and chemiluminescence |
| KR100372894B1 (ko) * | 2000-07-28 | 2003-02-19 | 삼성전자주식회사 | 반도체 장치의 콘택홀 형성 방법 |
-
2003
- 2003-12-24 KR KR1020030096266A patent/KR100583105B1/ko not_active IP Right Cessation
-
2004
- 2004-06-28 US US10/876,686 patent/US7199053B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7199053B2 (en) | 2007-04-03 |
| US20050142878A1 (en) | 2005-06-30 |
| KR20050064689A (ko) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6881664B2 (en) | Process for planarizing upper surface of damascene wiring structure for integrated circuit structures | |
| JP4669679B2 (ja) | 窒化珪素膜の製造方法及び半導体装置の製造方法 | |
| TWI685895B (zh) | 半導體裝置及其製造方法 | |
| EP1445797A2 (en) | Chemical treatment of low-K dielectric films | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US7018924B2 (en) | CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same | |
| JP4987796B2 (ja) | 半導体装置の製造方法 | |
| KR100583105B1 (ko) | 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법 | |
| US7569481B2 (en) | Method for forming via-hole in semiconductor device | |
| US7026246B2 (en) | Method of cleaning semiconductor substrates after forming tungsten patterns | |
| JPH09116009A (ja) | 接続孔の形成方法 | |
| TW473829B (en) | An improved method of depositing a conformal h-rich Si3N4 layer onto a patterned structure | |
| US7253094B1 (en) | Methods for cleaning contact openings to reduce contact resistance | |
| US6436829B1 (en) | Two phase chemical/mechanical polishing process for tungsten layers | |
| JP4672697B2 (ja) | 半導体装置の製造方法 | |
| JP4724146B2 (ja) | 半導体装置 | |
| US20060160301A1 (en) | Method for fabricating a metal-insulator-metal capacitor | |
| US6559030B1 (en) | Method of forming a recessed polysilicon filled trench | |
| KR100648247B1 (ko) | 캐패시터의 금속 하부전극 형성 방법 및 이를 위한선택적인 금속막 식각 방법 | |
| US20030003712A1 (en) | Methods for fabricating a semiconductor device | |
| KR100583118B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100240927B1 (ko) | 반도체 기판의 평탄화 방법 | |
| US6780771B1 (en) | Forming a substantially planar upper surface at the outer edge of a semiconductor topography | |
| US20020119618A1 (en) | Method for forming contacts of memory devices using an etch stop layer | |
| KR100533982B1 (ko) | 반도체 메모리장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |