KR101069438B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR101069438B1
KR101069438B1 KR1020090086647A KR20090086647A KR101069438B1 KR 101069438 B1 KR101069438 B1 KR 101069438B1 KR 1020090086647 A KR1020090086647 A KR 1020090086647A KR 20090086647 A KR20090086647 A KR 20090086647A KR 101069438 B1 KR101069438 B1 KR 101069438B1
Authority
KR
South Korea
Prior art keywords
film
hdp
trench
forming
gas
Prior art date
Application number
KR1020090086647A
Other languages
English (en)
Other versions
KR20110028984A (ko
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090086647A priority Critical patent/KR101069438B1/ko
Publication of KR20110028984A publication Critical patent/KR20110028984A/ko
Application granted granted Critical
Publication of KR101069438B1 publication Critical patent/KR101069438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 반도체 소자의 소자분리막 형성방법은, 반도체기판에 소자분리용 트렌치를 형성하는 단계와, 트렌치의 노출된 표면에 라이너막을 형성하는 단계와, 트렌치를 유동성 절연막으로 매립하는 단계와, 유동성 절연막을 리세스(recess)시키는 단계와, 리세스에 의해 노출된 트렌치 측벽의 라이너막 상에 버퍼막을 형성하는 단계, 및 아르곤(Ar)을 포함하는 소스 가스를 사용하여 고밀도 플라즈마(HDP) 산화막을 증착하여 트렌치를 매립하는 단계를 포함하
STI, 고밀도 플라즈마(HDP), 유동성 절연막, 리세스

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer in semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 소자분리막 형성방법에 관한 것이다.
디램(DRAM)과 같은 반도체 메모리소자의 제조에 있어서 소자분리공정은 소자를 개발하는 과정에서 가장 기본적인 공정과 동시에 소자의 제조 수율을 향상시키기 위한 첫 번째 과정이라할 수 있다. 최근 이러한 소자분리공정을 개발하는데 있어서 소자가 미세화됨에 따라 기존의 고밀도 플라즈마(HDP) 산화막 증착 공정을 단순하게 적용하지 않고 SOD(Spin On Dielectric)과 같은 코팅 물질을 이용하여 트렌치를 어느 정도 매립한 다음에 단단한 막질의 고밀도 플라즈마(HDP) 산화막을 이용하여 트렌치의 나머지 부분을 갭-필(gap fill)하는 멀티 스택(multi-stack) 방법이 제시되고 있다. 또는, 상부에 증착하는 HDP막을 NF3 가스를 이용하는 증착하는 방법이 사용되고 있다.
그러나, 이 방법도 현재 44nm급 디램(DRAM)의 경우 어느 정도 코팅 및 큐어 링(curing)하여 트렌치를 채운 다음 다시 습식식각으로 SOD막을 리세스하고 HDP막으로 트렌치를 매립하는 과정에서 트렌치가 충분히 갭-필되지 못하기 때문에, 이에 대한 대안으로 오존(O3)과 TEOS를 열분해하여 높은 스텝 커버리지를 갖는 HARP(High Aspect Ratio Process)라는 공정이 이용되고 있다. 그런데, HARP의 경우 SOD막에 대한 큐어링을 상온에서 진행하기 때문에 공정상 많은 문제점을 안고 있다. 즉, HDP를 베이스로 하는 경우 HDP막의 단단한 막질로 인해 350℃에서 습식 어닐링 공정만 거쳐도 하부의 SOD막 내에 포함되어 있는 아민기가 외부로 확산되지 못하기 때문에 결함원으로 작용하지 않는다. 그러나, HARP의 경우 상대적으로 성근 막질로 인해 후속 열공정을 거치면서 많은 SOD막의 아민기가 확산되면서 결함원으로 작용할 위험이 있다. 이러한 문제로 인해 850℃ 정도의 습식 분위기에서 스텝 큐어링(step curing)이 이루어져야 하는데, 이 과정에서 많은 SOD 큐어링 시간이 요구되며 많은 장비 투자가 이루어져야 한다. 또한, 고온 큐어링 공정을 진행하는 경우 실리콘기판으로 확산된 아민기는 후속 단계에서 건식 산화를 진행하는 경우 심한 디스컬러(discolor) 형태의 결함으로 나타나고 있는 실정이다. 또한, HARP의 성근 막질도 공정상 많은 문제를 야기하고 있는데 그 대표적인 것이 컨택 불량, 즉 SAC 불량 문제이다.
도 1은 HARP의 빠른 습식 식각 속도로 인해 발생한 SAC 브리지를 나타내보인 SEM 사진이다.
이러한 SAC 브리지는 HARP의 빠른 습식 식각률로 인한 것으로, 이 문제를 해 결하기 위해서는 게이트 모듈 아래의 대부분의 세정 문제를 모두 건식 공정으로 바꾸어주어야 하는데 이 역시 많은 장비 투자로 이어져야 하는 문제가 있다. 또한, ISO 모듈의 모우트(moat) 및 유효소자분리높이(EFH)의 조절도 HARP의 빠른 습식 식각률로 인해 모두 건식 공정으로 진행해야 하는 문제가 있다. 따라서, 효과적인 해결 방법은 기존의 HDP 공정으로 진행하는 것인데, 여기에는 갭 필 마진이 문제가 되고 있다. HDP 증착 공정에서 갭 필 마진을 증가시키는 방법으로는 로우 실란(SiH4) 모드를 사용할 수 있다.
그러나, 로우 실란(SiH4) 공정을 사용할 경우 HDP 증착시 챔버의 상부에서 인가하는 탑 파워(top power), 챔버의 측면에서 인가하는 사이드 파워(side power), 그리고 챔버의 하부에서 인가하는 바텀 파워(bottom power)를 인가할 때 심한 반사 파워(reflective power)가 발생하여 실제적으로 공정에 적용하기 불가능하다. 또한, 좁은 트렌치에서는 기존의 증착-식각-증착 단계의 식각 단계에서 직진성이 많은 이온 베이스의 식각 공정을 진행하는 경우 트렌치가 매우 좁기 때문에 HDP의 오버행(over hang)을 제거하지 못하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 유동성 절연막과 고밀도 플라즈마(HDP) 산화막을 이용하여 갭 필 마진을 가지면서 트렌치를 용이하게 매립할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 반도체기판에 소자분리용 트렌치를 형성하는 단계와, 트렌치의 노출된 표면에 라이너막을 형성하는 단계와, 트렌치를 유동성 절연막으로 매립하는 단계와, 유동성 절연막을 리세스(recess)시키는 단계와, 리세스에 의해 노출된 트렌치 측벽의 라이너막 상에 산화막으로 형성된 버퍼막을 형성하는 단계, 및 아르곤(Ar)을 포함하는 소스 가스를 사용하여 고밀도 플라즈마(HDP) 산화막을 증착하여 트렌치를 매립하는 단계를 포함하며 상기 아르곤(Ar)은 전체 증착 가스의 4 내지 6%의 비율로 혼합한다.
상기 유동성 절연막을 리세스시키는 단계에서, 불산(HF)을 포함하는 습식식각 용액을 이용하여 상기 유동성 절연막을 리세스시킬 수 있다.
상기 유동성 절연막을 리세스시키는 단계에서, 상기 유동성 절연막을 350 ∼ 600Å의 깊이만큼 리세스시킬 수 있다.
상기 유동성 절연막을 리세스시킨 후 산화막으로 형성된 버퍼막을 형성하는 단계 전에, 상기 라이너막의 스트레스를 완화시키기 위하여 상기 반도체기판에 대해 프리히팅을 수행하는 단계를 더 포함할 수 있다.
상기 반도체기판에 대해 프리히팅을 수행하는 단계는, 아르곤(Ar) 및 헬륨(He) 가스가 혼합된 가스 플라즈마를 이용하여 제1 프리히팅을 수행하는 단계, 및 상기 가스 플라즈마에 산소(O2) 가스를 추가하여 제2 프리히팅을 수행하는 단계를 포함할 수 있다.
상기 고밀도 플라즈마(HDP) 산화막으로 상기 트렌치를 매립하는 단계는, 아르곤(Ar)을 포함하는 증착 가스를 사용하여 고밀도 플라즈마(HDP) 산화막을 증착하는 단계와, 식각 가스를 공급하여 상기 트렌치의 입구에 형성된 고밀도 플라즈마(HDP) 산화막의 오버행을 식각하는 단계, 및 오버행이 제거된 상기 트렌치를 고밀도 플라즈마(HDP) 산화막으로 매립하는 단계를 포함할 수 있다.
삭제
상기 고밀도 플라즈마(HDP) 산화막을 증착하는 단계는, 산소(O2), 실란(SiH4), 헬륨(He) 및 아르곤(Ar)의 혼합 가스를 증착가스로 사용할 수 있다.
상기 고밀도 플라즈마(HDP) 산화막의 오버행을 식각하는 단계에서, 삼불화질소(NF3)와 헬륨(He)를 사용하여 식각할 수 있다.
상기 고밀도 플라즈마(HDP) 산화막의 오버행을 식각하는 단계에서, 챔버의 상부에서 인가하는 탑 파워를 500W, 챔버의 측면에서 인가하는 사이드 파워를 2,500W, 챔버의 하부에서 인가하는 바텀 파워를 1,300W로 하여 수행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하 기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
도 2 내지 도 8은 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 2를 참조하면, 반도체기판(100) 상에 패드산화막(102)과 패드질화막(104)을 차례로 형성한다. 패드질화막(104)은 트렌치 형성을 위한 식각 단계에서 반도체기판을 보호하는 마스크로 사용하기 위한 것이며, 패드산화막(102)은 반도체기판(100)과 패드질화막(104) 사이의 스트레스를 완화시키는 완충막 역할을 한다.
패드질화막(104) 위에 소자분리영역을 한정하는 포토레지스트 패턴(도시되지 않음)을 형성한 다음, 포토레지스트 패턴을 마스크로 패드질화막(104) 및 패드산화막(102)을 차례로 식각하여 소자분리영역의 반도체기판(100)이 노출되도록 한다. 포토레지스트 패턴을 제거한 다음, 패터닝된 패드질화막을 마스크로 하여 노출된 영역의 반도체기판(100)을 일정 깊이 식각하여 소자분리용 트렌치를 형성한다.
다음, 소정의 열산화 공정을 실시하여 트렌치의 내벽에 내벽 산화막(106)을 형성한다. 내벽 산화막(106)은 트렌치 형성을 위한 식각과정에서 트렌치 내벽에 발생된 손상을 치유하는 역할을 한다. 다음에, 내벽 산화막(106) 위에 라이너 질화막(108)을 형성한다. 라이너 질화막(108)은 이후 반도체 소자 제조공정, 예를 들면 게이트 산화 및 열 공정을 진행하는 과정에서 산화 소스가 반도체기판 내로 침투하여 유발되는 누설전류를 방지하는 역할을 한다. 또한, 채널을 형성하기 위해 불순 물을 주입하는 과정에서 불순물이 소자분리막 내에 침투하여 셀 문턱전압이 감소하는 현상을 방지한다. 그리고, 라이너 질화막(108) 위에 라이너 산화막(110)을 형성한다.
도 3을 참조하면, 라이너 산화막(110)이 형성된 반도체기판 상에 유동성 절연막, 예를 들면 리플로우(reflow) 특성이 우수한 SOD막을 일정 두께 코팅하여 트렌치를 매립한다. 다음에, 유동성 절연막(112)에 큐어링(curing) 공정을 실시하여 유동성 절연막을 경화시킨 다음, 유동성 절연막에 대해 평탄화 공정을 진행한다. 평탄화 공정은 화학기계적연마(CMP) 방법을 이용하여 패드질화막(104)의 표면이 노출될 때까지 실시한다. 이러한 평탄화 공정은 후속 유동성 절연막(112)을 리세스시키는 과정에서 유동성 절연막을 균일하게 리세스시키기 위하여 실시한다.
도 4를 참조하면, 표면이 평탄화된 상기 유동성 절연막을 불산(HF)과 같은 케미컬을 사용하여 350 ∼ 600Å 정도 리세스시켜 트렌치 바닥으로부터 일정 높이까지만 유동성 절연막(112a)이 채워지도록 한다. 이와 같이 유동성 절연막(112a)을 이용하여 트렌치의 일부를 매립하는 것은 HDP 산화막을 이용하여 트렌치를 한 번에 매립하기에는 마진이 부족하기 때문에, SOD막과 같은 유동성 절연막을 이용하여 트렌치를 일정 두께 매립함으로써 이후 HDP 산화막을 이용한 트렌치 매립이 용이하도록 하기 위한 것이다.
트렌치의 일부가 유동성 절연막(112a)으로 매립된 상태에서, 반도체기판에 대해 제1 및 제2 프리히팅(preheating)을 수행하여 내벽 산화막(106) 및 라이너 질화막(108)의 스트레스를 완회시킨다. 구체적으로, 반도체기판을 고밀도 플라즈 마(HDP) 공정을 위한 챔버로 로딩한 다음에, 아르곤(Ar) 및 헬륨(He) 가스를 공급하는데, 챔버의 상부에서도 헬륨(He) 가스를 공급하여 45초 정도 제1 프리히팅을 실시한다. 이때, 플라즈마를 발생시키기 위해 HDP 챔버의 상부에서 인가하는 탑 파워(top power)는 5,000W로 인가하고, HDP 챔버의 측면에서 인가하는 사이드 파워(side power)는 4,000W로 인가한다. HDP 챔버의 하부에서 인가하는 바텀 파워(bottom power)는 인가하지 않는다.
제1 프리히팅이 완료되면, 산소(O2) 가스가 추가된 프리히팅 가스를 공급하여 산화에 의한 라이너 질화막의 손상을 방지하는 제2 프리히팅을 수행한다. 제2 프리히팅은 제1 프리히팅이 진행된 챔버 내에 산소(O2), 아르곤(Ar) 및 헬륨(He) 가스를 공급하면서 챔버 상부로부터 헬륨(He) 가스를 공급한다. 그리고 HDP 챔버의 상부에서 인가하는 탑 파워 및 HDP 챔버의 측면에서 인가하는 사이드 파워를 5,000W 및 4,000W로 인가하고 바텀 파워는 인가하지 않는다. 제2 프리히팅은 15초 동안 실시한다. 이러한 제1 및 제2 프리히팅은 라이너 질화막(108)의 스트레스를 이완시켜 라이너 질화막이 트렌치로부터 리프팅되는 현상을 방지하는 역할을 한다.
도 5를 참조하면, 프리히팅 과정을 수행한 다음에는, HDP 챔버 내부로 산소(O2), 실란(SiH4), 및 헬륨(He) 가스를 공급한다. 이때 챔버의 상부에서 인가하는 탑 파워, 측면에서 인가하는 사이드 파워 및 하부에서 인가하는 바텀 파워를 8,000W, 5,000W 및 500W로 하여 HDP 산화막을 200Å 정도 증착하여 라이너 질화막의 손상을 방지하기 위한 버퍼막(114)을 형성한다. 이때, 챔버의 상부로부터 실 란(SiH4) 및 헬륨(He) 가스를 함께 공급한다.
도 6을 참조하면, HDP 챔버 내부로 산소(O2), 실란(SiH4), 헬륨(He) 및 아르곤(Ar)을 공급하고 HDP 챔버의 탑 파워, 사이드 파워 및 바텀 파워를 각각 7,000W, 7,000W 및 1,000W로 인가하여 1차로 HDP 산화(116)을 170 ∼ 200Å의 두께로 증착한다. 이때, 챔버의 상부로부터 실란(SiH4)을 공급하면서 챔버의 상부 및 측면으로부터 헬륨(He) 가스를 함께 공급한다. 특히, 종래 HDP 산화막을 증착하던 헬륨과 수소(H2) 베이스의 가스에 아르곤(Ar)을 추가하는데, 추가하는 아르곤(Ar)의 비율은 전체 가스의 4 ∼ 6％ 정도가 바람직하다. 아르곤(Ar)의 경우 가스 중에서 플라즈마 활성도가 가장 높은 특성을 가지고 있다. 따라서, 아르곤(Ar)을 추가하는 경우, 종래에 로우(low) 실란(SiH4) 공정의 플라즈마 안정성이 떨어져서 발생하는 반사 파워(reflective power)의 급격한 증가를 방지할 수 있다. 그러나, 스퍼터링 속도가 빨라 너무 많은 양을 쓰는 경우 재증착이 심하게 발생하여 오버행(overhang)이 심하게 발생하기 때문에 플라즈마 안정성을 위해서 극소량만을 혼합가스로 이용하는 것이 바람직하다.
한편, 상기 HDP 산화막(116)을 증착하는 과정에서 폭이 좁은 트렌치 특성에 의해 트렌치 내부보다 트렌치 입구에 HDP 산화막이 돌출되는 오버행(overhang, A)이 나타날 수 있다.
도 7을 참조하면, HDP 챔버 내부에 식각 가스를 공급하여 HDP 산화막(116)을 형성하는 과정에서 트렌치의 상부 입구에 형성된 오버행을 식각한다.
구체적으로, 삼불화질소(NF3)를 HDP 챔버 내에 공급하면서, 챔버의 측면으로부터 헬륨(He) 가스를 공급한다. 그리고, 탑 파워, 사이드 파워 및 바텀 파워를 각각 500W, 2,500W 및 1,300W로 하여, HDP 산화막(116)을 80 ∼ 90Å 정도 식각한다. 종래에는 탑 파워, 사이드 파워 및 바텀 파워를 2,000W 이상, 5,500W 이상 및 1,300W 이상으로 하여 HDP 챔버의 돔(dome)에 높은 파워를 인가하였다. 이 경우 챔버 내의 이온의 농도가 높아져서 결국 직진성이 높은 이온으로 오버행을 제거하게 된다. 그러나 본 발명처럼 낮은 돔 파워를 적용하는 경우 챔버 내의 이온 농도가 낮아져 대부분 방향성이 없는 라디칼이 발생하여 등방성 식각 모드로 바뀌게 된다. 이 경우 좁은 트렌치 내부에 발생한 오버행을 등방성 식각 공정을 통해 트렌치 내부의 오버행된 HDP 산화막의 측면을 식각하여 효율적으로 제거할 수 있다. 이와 같이 1차 HDP 산화막(116)을 증착하고 오버행을 식각하는 과정을 2번 정도 반복한다.
도 8을 참조하면, 넓은 주변회로 영역의 손상을 방지하기 위하여 HDP 챔버 내부로 산소(O2), 실란(SiH4), 헬륨(He)을 공급하고, 상부, 측면 및 하부 파워를 각각 8,000W, 5,000W, 500W로 하여 2차 버퍼막(도시되지 않음)을 200Å의 두께로 형성한다. 이때, 챔버의 상부로부터 실란(SiH4)과 헬륨(He)을 함께 공급한다.
다음에, 산소(O2), 실란(SiH4), 수소(H2), 헬륨(He) 및 아르곤(Ar)을 챔버 내부로 공급하면서 상부, 측면 및 하부 파워를 7,000W, 7,000W 및 1,000W로 공급하여 HDP 산화막을 170 ∼ 200Å의 두께로 증착한다. 다음에, NF3를 120sccm의 유량으로, 챔버 측면으로부터 헬륨(He) 가스를 210sccm의 유량으로 공급하고, 상부, 측면 및 하부 파워를 500W, 2,500W 및 1,300W로 하여 HDP막을 75 ∼ 85Å 정도 식각하여 오버행(overhang)을 제거한다. 다음에 HDP막을 형성함으로써 소자분리막(120)을 완성한다. 이상의 공정들은 HDP 챔버 내에서 이루어진다.
도 9a 및 도 9b는 전자빔 측정장비를 이용하여 종래의 방법과 본 발명의 방법에 의한 소자분리막 형성공정의 결함을 측정한 결과를 나타낸 도면들이다.
종래의 방법으로 소자분리막 형성공정을 진행한 결과의 웨이퍼(도 9a)에 비해 본 발명의 방법으로 소자분리막 형성공정을 진행한 결과의 웨이퍼(도 9b)의 경우 결함의 수가 훨씬 줄어든 것을 알 수 있다.
이상 본 발명에 따르면, 새로운 가스의 조합과 파워의 조합을 통하여 극히 낮은 로우 실란(SiH4)의 반사 파워를 완전히 제거하여 효과적인 로우 실란(SiH4) 공정을 구현할 수 있다. 따라서, 향후 반도체 소자의 HDP 소자분리 공정의 수명연장을 통하여 장비 투자의 절감 및 소자의 신뢰성을 향상시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 HARP의 빠른 습식 식각 속도로 인해 발생한 SAC 브리지를 나타내보인 SEM 사진이다.
도 2 내지 도 8은 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위하여 도시한 단면도들이다.
도 9a 및 도 9b는 전자빔 측정장비를 이용하여 종래의 방법과 본 발명의 방법에 의한 소자분리막 형성공정의 결함을 측정한 결과를 나타낸 도면들이다.

Claims (10)

  1. 반도체기판에 소자분리용 트렌치를 형성하는 단계;
    상기 트렌치의 노출된 표면에 라이너막을 형성하는 단계;
    상기 트렌치를 유동성 절연막으로 매립하는 단계;
    상기 유동성 절연막을 리세스(recess)시키는 단계;
    상기 리세스에 의해 노출된 트렌치 측벽의 라이너막 상에 산화막으로 형성된 버퍼막을 형성하는 단계; 및
    아르곤(Ar)을 포함하는 소스 가스를 사용하여 고밀도 플라즈마(HDP) 산화막을 증착하여 상기 트렌치를 매립하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법으로,
    상기 아르곤(Ar)은 전체 증착 가스의 4 내지 6%의 비율로 혼합하는 반도체 소자의 소자 분리막 형성 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 유동성 절연막을 리세스시키는 단계에서,
    불산(HF)을 포함하는 습식식각 용액을 이용하여 상기 유동성 절연막을 리세스시키는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 유동성 절연막을 리세스시키는 단계에서,
    상기 유동성 절연막을 350 ∼ 600Å의 깊이만큼 리세스시키는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 유동성 절연막을 리세스시킨 후 산화막으로 형성된 버퍼막을 형성하는 단계 전에,
    상기 라이너막의 스트레스를 완화시키기 위하여 상기 반도체기판에 대해 프리히팅을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 반도체기판에 대해 프리히팅을 수행하는 단계는,
    아르곤(Ar) 및 헬륨(He) 가스가 혼합된 가스 플라즈마를 이용하여 제1 프리히팅을 수행하는 단계, 및
    상기 가스 플라즈마에 산소(O2) 가스를 추가하여 제2 프리히팅을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 고밀도 플라즈마(HDP) 산화막으로 상기 트렌치를 매립하는 단계는,
    아르곤(Ar)을 포함하는 증착 가스를 사용하여 고밀도 플라즈마(HDP) 산화막을 증착하는 단계와,
    식각 가스를 공급하여 상기 트렌치의 입구에 형성된 고밀도 플라즈마(HDP) 산화막의 오버행을 식각하는 단계, 및
    오버행이 제거된 상기 트렌치를 고밀도 플라즈마(HDP) 산화막으로 매립하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  7. 삭제
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 고밀도 플라즈마(HDP) 산화막을 증착하는 단계는,
    산소(O2), 실란(SiH4), 헬륨(He) 및 아르곤(Ar)의 혼합 가스를 증착가스로 사용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 고밀도 플라즈마(HDP) 산화막의 오버행을 식각하는 단계에서,
    삼불화질소(NF3)와 헬륨(He)를 사용하여 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    상기 고밀도 플라즈마(HDP) 산화막의 오버행을 식각하는 단계에서,
    챔버의 상부에서 인가하는 탑 파워를 500W, 챔버의 측면에서 인가하는 사이드 파워를 2,500W, 챔버의 하부에서 인가하는 바텀 파워를 1,300W로 하여 수행하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
KR1020090086647A 2009-09-14 2009-09-14 반도체 소자의 소자분리막 형성방법 KR101069438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090086647A KR101069438B1 (ko) 2009-09-14 2009-09-14 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090086647A KR101069438B1 (ko) 2009-09-14 2009-09-14 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20110028984A KR20110028984A (ko) 2011-03-22
KR101069438B1 true KR101069438B1 (ko) 2011-09-30

Family

ID=43935013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090086647A KR101069438B1 (ko) 2009-09-14 2009-09-14 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR101069438B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059928A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자 제조시의 갭 매립방법
KR20090025961A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059928A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자 제조시의 갭 매립방법
KR20090025961A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20110028984A (ko) 2011-03-22

Similar Documents

Publication Publication Date Title
US7271463B2 (en) Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US8211779B2 (en) Method for forming isolation layer in semiconductor device
US8003489B2 (en) Method for forming isolation layer in semiconductor device
US7902037B2 (en) Isolation structure in memory device and method for fabricating the same
KR20030004930A (ko) 반도체 장치의 제조방법 및 그에 사용되는 고밀도플라즈마를 이용한 층간 절연막의 형성방법
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
KR100831681B1 (ko) 반도체 소자의 소자분리막 형성방법
US7183173B2 (en) Method for forming isolation film in semiconductor device
KR101069438B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100914293B1 (ko) 반도체소자의 트렌치 소자분리막 형성방법
US7205242B2 (en) Method for forming isolation layer in semiconductor device
US20050112841A1 (en) Method for isolating semiconductor devices
KR101037690B1 (ko) 반도체소자의 제조방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100972861B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100645460B1 (ko) 반도체 소자의 제조 방법
KR20120042045A (ko) 반도체 소자의 제조 방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR100681212B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100621755B1 (ko) 단차높이를 균일하게 유지하는 소자분리 구조의 제조 방법
KR100419753B1 (ko) 반도체소자의 소자분리막 형성방법
KR20090122680A (ko) 반도체 소자의 제조 방법
TW201330106A (zh) 半導體製程
KR20090000884A (ko) 반도체소자의 트렌치 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee