KR20090000884A - 반도체소자의 트렌치 소자분리막 형성방법 - Google Patents

반도체소자의 트렌치 소자분리막 형성방법 Download PDF

Info

Publication number
KR20090000884A
KR20090000884A KR1020070064764A KR20070064764A KR20090000884A KR 20090000884 A KR20090000884 A KR 20090000884A KR 1020070064764 A KR1020070064764 A KR 1020070064764A KR 20070064764 A KR20070064764 A KR 20070064764A KR 20090000884 A KR20090000884 A KR 20090000884A
Authority
KR
South Korea
Prior art keywords
film
trench
forming
liner
density plasma
Prior art date
Application number
KR1020070064764A
Other languages
English (en)
Inventor
이정숙
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070064764A priority Critical patent/KR20090000884A/ko
Publication of KR20090000884A publication Critical patent/KR20090000884A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/0229—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating liquid atomic layer deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체기판 내에 트렌치를 형성하고, 트렌치의 내벽에 라이너질화막을 형성한다. 라이너질화막 상에 상기 트렌치 상부 모서리 부분에 오버행이 유발되게 라이너산화막을 형성한 후, 라이너산화막 상에 제1 절연막을 형성한다. 제1 절연막이 상기 트렌치 내부에 잔류되게 제1 절연막을 식각한 후, 제1 절연막 상에 제2 절연막을 형성하여 상기 트렌치를 매립하는 반도체소자의 트렌치 소자분리막 형성방법을 제시한다.
소자분리막, 트렌치, 라이너산화막, 오버행, 라이너질화막

Description

반도체소자의 트렌치 소자분리막 형성방법{Method for fabricating trench isolation in semicondutor device}
도 1 내지 도 7은 본 발명에 따른 반도체소자의 트렌치 소자분리막을 설명하기 위해 나타내 보인 단면도들이다.
본 발명은 반도체소자의 형성방법에 관한 것으로, 보다 상세하게는 반도체소자의 트렌치 소자분리막 형성방법에 관한 것이다.
반도체소자가 고집적화됨에 따라, 우수한 소자분리 특성을 가지는 트렌치 소자분리막(STI;Shallow Trench Isolation)이 도입되고 있다. 소자분리막은 디램(DRAM:Dynamic Random Access Memory)과 같은 메모리 소자의 특성 예컨대, 데이터 보유시간(retention time)에 영향을 미치는 것으로 알려져 있어, 소자분리막 공정의 중요성은 더욱 부각되고 있다. 특히, 디램소자의 리프래시(refrash)특성을 향상시키기 위해 소자분리막 형성 이전에 라이너질화막을 적용하고 있다.
한편, 반도체 소자가 미세화되고 트렌치 선폭이 더욱 좁아짐에 따라, 트렌치의 종회비(aspect ritio)가 커져 트렌치 내부를 채우기 위한 공정 마진(gap fill margin)은 더욱 더 감소되고 있다. 이에 따라, 트렌치 내부에 유동성이 좋은 SOD(Spin On Dielectric)막으로 트렌치 바닥면을 채운 후, 고밀도 플라즈마(HDP;High Density Dielectric) 산화막을 증착하여 소자분리막을 형성하는 공정이 시도되고 있다. 이때, SOD막을 일정 두께 제거하기 위한 식각공정이 수반되는데, 이러한 식각공정에서 트렌치 내벽에 형성된 라이너산화막이 함께 제거되면서, 라이너질화막이 노출될 수 있다. 노출된 라이너질화막은 식각공정 또는 후속 고밀도 플라즈마 형성과정에서 국부적으로 손실(loss)되어, 소자의 GOI(Gate Oxide Intenity) 특성을 열화 시킨다. 예컨대, 후속 열공정에서 활성영역 내의 불순물이 소자분리막 내로 확산되어 셀 문턱전압이 변화되거나, 누설전류가 발생되어 소자의 리프래시 및 전기적 특성이 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 라이너질화막의 손실을 방지할 수 있는 반도체소자의 트렌치 소자분리막 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 트렌치 소자분리막 형성방법은, 반도체기판 내에 트렌치를 형성하는 단계; 상기 트렌치의 내벽에 라이너질화막을 형성하는 단계; 상기 라이너질화막 상에 상기 트렌치 상부 모서리 부분에 오버행이 유발되게 라이너산화막을 형성하는 단계; 상기 라이너산화막 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막이 상기 트렌치 내부에 잔류되게 제1 절연막을 식각하는 단계; 및 상기 제1 절연막 상에 제2 절연막을 형성하 여 상기 트렌치를 매립하는 단계를 포함한다.
상기 라이너질화막을 형성하는 단계 이전에, 상기 트렌치 내벽을 산화시키는 단계를 더 포함한다.
상기 라이너산화막은 PETEOS막으로 형성하는 것이 바람직하다.
상기 PETEOS막은 PECVD 방법으로 형성하는 것이 바람직하다.
상기 PETEOS막은 TEOS 가스 및 산소가스를 이용하여 형성하는 것이 바람직하다.
상기 TEOS 가스는 2500 내지 3500 mgm 정도 공급하고, 산소가스는 20000 내지 30000 sccm 정도 공급하는 것이 바람직하다.
상기 TEOS 가스와 산소가스의 공급 비율은 1:8 정도의 비율 정도로 공급하는 것이 바람직하다.
상기 제1 절연막은 SOD(Spin On Dielectric)막으로 형성하고, 상기 제2 절연막은 고밀도플라즈마 산화막으로 형성하는 것이 바람직하다.
상기 고밀도플라즈마 산화막을 형성하는 단계는, 상기 고밀도플라즈마 챔버 내부로 증착소스를 공급하여 제1 고밀도플라즈마 산화막을 형성하는 단계; 상기 고밀도플라즈마 산화막 챔버 내부로 식각소스를 공급하여 제1 고밀도플라즈마 산화막 형성과정에서 유발된 오버행을 제거하는 단계; 및 상기 고밀도플라즈마 챔버 내부로 증착소스를 공급하여 제2 고밀도플라즈마 산화막을 형성하는 단계로 이루어지는 것이 바람직하다.
도 1 내지 도 7은 본 발명에 따른 반도체소자의 트렌치 소자분리막을 설명하 기 위해 나타내 보인 단면도들이다.
도 1을 참조하면, 반도체기판(100) 상에 패드산화막 패턴(110), 및 패드질화막 패턴(111)으로 이루어지는 마스크 패턴을 형성한다.
구체적으로, 반도체기판(100) 상에 패드산화막, 패드질화막 및 레지스트막을 형성한 후, 포토리소그라피(photolithography) 공정을 수행하여 반도체기판(100)의 소정영역을 노출시키는 레지스트막 패턴(120)을 형성한다. 여기서, 패드산화막은 패드질화막의 인력에 의해 반도체기판이 받는 스트레스(stress)를 완화시켜 주는 역할을 한다. 레지스트막 패턴(120)은 소자분리막이 형성될 영역이 노출되게 배치될 수 있다.
다음에, 레지스트막 패턴(120)을 식각마스크로 사용한 식각공정을 수행하여 패드질화막 패턴(111), 및 패드산화막 패턴(110)을 형성한다. 이때, 패드질화막 패턴(111)은 후속 트렌치를 형성하기 위한 식각 공정 시 하드마스크(hard mask)로 이용될 수 있다.
계속해서, 패드질화막 패턴(111) 및 패드산화막 패턴(110)에 의해 노출된 반도체 기판(100) 부분을 선택적으로 식각하여 반도체기판(100) 내에 소정 깊이를 갖는 트렌치(trench)(130)를 형성한다. 트렌치(130)를 형성하기 위한 식각공정은 플라즈마 식각 또는 건식식각공정에 의해 형성될 수 있다.
도 2를 참조하면, 레지스트막 패턴(도 1의 120)을 제거한 후, 트렌치(130) 측벽에 산화공정을 수행하여 측벽산화막(140)을 형성한다. 측벽산화막(140)은 예컨대, 습식산화 또는 건식산화공정을 수행하여 형성할 수 있다. 측벽산화막(140)은 후속 라이너질화막이 반도체기판(100) 위에 바로 증착되어 발생하는 스트레스(stress)를 방지하고, 트렌치(130) 식각 시 반도체기판(100)이 받는 격자 손상(damage)을 회복할 수 있다. 또한, 측벽산화막(140)을 형성함에 따라, 완만한 굴곡의 가진 트렌치(130)가 형성될 수 있다.
다음에, 측벽산화막(140)이 형성된 반도체 기판(100) 전면에 라이너질화막(150)을 형성한다. 라이너질화막(150)은 후속 열공정 시 불순물이 소자분리막 내부로 유입하는 것을 차단하여 누설전류가 발생하는 것을 방지하는 역할을 한다.
도 3을 참조하면, 라이너질화막(150) 상에 트렌치(130) 상부 모서리 부분에 오버행이 유발되게 라이너산화막(160)을 형성한다. 라이너산화막(160)은 바람직하게, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법을 이용한 PETEOS(Plasma Enhanced Tetra-Ethyl-Ortho Silicate)막으로 형성할 수 있다. 이때, 라이너산화막(160)은 후속 습식식각 과정에서 식각률(etch rate)을 낮추기 위해, 다음 표 1과 같은 레시피(recipe)를 이용하여 형성할 수 있다.
Name RF Power (W) Heater Space Heater Temp(℃) Press( Toss ) TEOS( mgm / cmd ) O 2 ( sccm / cmd ) He( sccm / cmd )
Deposition 1600 250 400 7.0 3000 25000 8000
구체적으로, 라이너질화막(150)이 형성된 반도체기판(100)을 PECVD 챔버 내부로 로딩(loading)한 후, 챔버 내부로 TEOS 가스 및 산소(O2)가스를 공급한 후, 고주파(Radio Frequency) 전력을 대략 1600W 정도로 인가하여 플라즈마를 발생시켜 라이너질화막(150) 상에 라이너산화막(160)을 형성한다. 이때, PETEOS막은 낮은 스텝커버리지(step coverage) 특성으로 인해 트렌치(130) 상부 모서리 부분에서 오버행(overhang)(161)이 유발된다. 여기서, TEOS 가스는 3000 mgm/cmd 정도 공급하고, 산소가스는 25000 sccm 정도 공급할 수 있다. 이때, 헬륨가스가 8000 sccm 정도 함께 공급할 수도 있다. 라이너산화막(160)은 바람직하게, 400℃ 증착 온도 및 7 토르의 증착 압력에서 형성할 수 있다. 이때, 챔버 내부에 공급되는 TEOS 가스와 산소가스는 대략 1: 8 정도의 비율로 공급할 수 있다.
한편, 트렌치 종횡비가 증가함에 따라, 트렌치 내부에 컨포멀(conformal)하게 증착되는 LPTEOS(Low Pressure TEOS)막으로 라이너산화막을 형성하는 방법이 시도되고 있다. 그런데, LPTEOS막의 경우, 후속 습식식각 시 식각률 감소를 위해 필수적으로 열처리 공정을 수행하여야 하며, 열처리 공정을 수행하더라도 후속 과정에서 트렌치 상부 모서리 부분의 LPTEOS막 손실(loss)이 심하여 소자의 GOI특성을 더욱 더 저하시키고 있다. 이에 반해, 본 발명의 실시예에서는 스텝 커버리지 특성이 낮은 PETEOS막으로 라이너산화막을 형성하여 트렌치 상부 모서리 부분에서 오버행을 유발시킬 수 있다. 또한, PETEOS막 형성 시 산소의 유입량을 TEOS 가스의 유입량보다 상대적으로 증가시켜 습식식각에 대한 식각속도를 LPTEOS막보다 낮출 수 있다.
이에 따라, 후속 SOD막이 일정 두께 식각되는 동안 라이너산화막(160)이 식각되는 속도를 LPTOEOS막 보다 늦출 수 있다. 또한, 라이너산화막(160)을 형성한 이후에, 필수적으로 수행하는 열처리 공정을 생략할 수 있다.
도 4를 참조하면, 라이너산화막(160) 상에 트렌치(130) 내부를 채우기 위한 SOD(Spin on Dielectric)막(170)을 형성한다. SOD막(170)은 silicate, siloxane, methyl silsequioxane(MSQ), hydrogen silsequioxane(HSQ), MQS + HSQ, perhydropolysilazane((SiH2NH)n), polysilazane 등의 케미컬(chemical)이 용매로 용해되어 유동성을 갖는 절연물질을 스핀 코팅(spin coating) 방식으로 형성할 수 있다.
SOD막(170)을 형성한 이후에, SOD막(170)을 경화시키기 위한 열처리(annealing)공정을 수행할 수 있다. SOD막(170)은 박막 조직이 성글고 유동성이 좋아 종회비가 높은 트렌치(130) 내부를 보이드와 같은 매립 불량 없이 채울 수 있다.
그런데, SOD막(170)의 경우, 밀도가 매우 낮아 후속 식각 공정 및 세정 과정에서 SOD막(170)이 손실되거나, 후속 이온주입 과정에서 소자분리막 내부로 이온이 침투하여 소자특성이 저하될 수 있다. 이에 따라, SOD막(170)을 일정 두께 정도 제거하여 트렌치(130) 바닥면에 잔류시킨 후, 치밀한 절연막 예컨대, HDP 산화막을 증착하여 소자분리막 내부로 불순물이 유입되는 것을 방지할 수 있다.
도 5를 참조하면, 트렌치(130) 바닥면에 SOD막(170)이 일정 두께 잔류되게 SOD막(170)을 습식식각한다. 습식식각 시, 트렌치(130) 내부에 SOD막(170)이 일정 두께 잔류되게 식각프로파일을 설정할 수 있다.
이때, SOD막(170)이 식각되면서 트렌치(130) 측벽에 형성된 라이너산화막(160)이 노출되어, 함께 식각될 수 있다. 이때, 라이너산화막(160)은 트렌치 상부 모서리 부분에서 발생된 오버행(161) 및 식각률 감소에 의해 라이너산화막(160)이 제거되더라도 라이너산화막(160)의 두께를 확보할 수 있다.
이에 따라, SOD막(170)이 제거되는 동안 라이너질화막(160)이 손실되는 것을 방지할 수 있다. SOD막(170)이 트렌치(130) 바닥면에 일정 두께 잔류됨에 따라, 후속 HDP 산화막이 트렌치(130) 내부로 유입하는 것이 유리하도록 트렌치(130) 바닥면을 높이를 증가(bottom up)시킬 수 있다.
도 6을 참조하면, 트렌치(130) 바닥면에 채워진 SOD막(170) 상에 HDP 산화막(180)을 형성한다. 구체적으로, 도면에는 상세하게 나타나지 않았지만, HDP 챔버 내부로 증착소스를 공급하여 제1 HDP 산화막을 증착한 후, 식각소스를 공급하여 트렌치 상부 모서리 부분에서 유발된 오버행을 제거한다, 이어서, 챔버 내부로 증착소스를 공급하여 제1 HDP 산화막 상에 제2 HDP 산화막을 형성한다.
이처럼, 증착-식각-증착(DED:Deposition-Etch-Deposition)을 반복적으로 수행하여 트렌치 내부를 채움 불량 없이 HDP 산화막(180)을 형성할 수 있다.
도 7을 참조하면, HDP 산화막(180)을 분리시키는 평탄화공정을 수행하여 반도체기판(100)의 활성영역을 설정하는 소자분리막을 형성한다. 평탄화공정은 예컨대, 화학기계연마(CMP;Chemical Mechanical Polishing)공정을 이용할 수 있다. 이때, 패드질화막 패턴(도 1의 111)을 화학기계연마 공정의 종료층(stop layer)으로 이용할 수 있다.
이상 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 트렌치 소자분리막 형성방법에 따르면, 라이너 산화막으로 PECVD 방법을 이용한 PETEOS막으로 형성함으로써, 트렌치 상부 모서리 부분에서 오버행을 유발시키면서, 후속 습식 식각 시 라이너산화막이 식각률을 감소시킬 수 있다. 이에 따라, 후속 SOD막을 일정 두께 제거하기 위한 식각공정 및 HDP 형성과정에서 손실될 수 있는 라이너질화막을 안정적으로 보호하여 소자의 전기적 특성 예컨대, 리프래시 및 전하보유 시간을 증가시킬 있다.

Claims (9)

  1. 반도체기판 내에 트렌치를 형성하는 단계;
    상기 트렌치의 내벽에 라이너질화막을 형성하는 단계;
    상기 라이너질화막 상에 상기 트렌치 상부 모서리 부분에 오버행이 유발되게 라이너산화막을 형성하는 단계;
    상기 라이너산화막 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막이 상기 트렌치 내부에 잔류되게 제1 절연막을 식각하는 단계; 및
    상기 제1 절연막 상에 제2 절연막을 형성하여 상기 트렌치를 매립하는 단계를 포함하는 반도체소자의 트렌치 소자분리막 형성방법.
  2. 제1항에 있어서,
    상기 라이너질화막을 형성하는 단계 이전에,
    상기 트렌치 내벽을 산화시키는 단계를 더 포함하는 반도체소자의 트렌치 소자분리막 형성방법.
  3. 제1항에 있어서,
    상기 라이너산화막은 PETEOS막으로 형성하는 반도체소자의 트렌치 소자분리막 형성방법.
  4. 제3항에 있어서,
    상기 PETEOS막은 PECVD 방법으로 형성하는 반도체소자의 트렌치 소자분리막 형성방법.
  5. 제3항에 있어서,
    상기 PETEOS막은 TEOS 가스 및 산소가스를 이용하여 형성하는 반도체소자의 트렌치 소자분리막 형성방법.
  6. 제5항에 있어서,
    상기 TEOS 가스는 2500 내지 3500 mgm 정도 공급하고, 산소가스는 20000 내지 30000 sccm 정도 공급하는 반도체소자의 트렌치 소자분리막 형성방법.
  7. 제5항에 있어서,
    상기 TEOS 가스와 산소가스의 공급 비율은 1:8 정도의 비율 정도로 공급하는 반도체소자의 트렌치 소자분리막 형성방법.
  8. 제1항에 있어서,
    상기 제1 절연막은 SOD(Spin On Dielectric)막으로 형성하고, 상기 제2 절연막은 고밀도플라즈마 산화막으로 형성하는 반도체소자의 트렌치 소자분리막 형성방 법.
  9. 제8항에 있어서,
    상기 고밀도플라즈마 산화막을 형성하는 단계는,
    상기 고밀도플라즈마 챔버 내부로 증착소스를 공급하여 제1 고밀도플라즈마 산화막을 형성하는 단계;
    상기 고밀도플라즈마 산화막 챔버 내부로 식각소스를 공급하여 제1 고밀도플라즈마 산화막 형성과정에서 유발된 오버행을 제거하는 단계; 및
    상기 고밀도플라즈마 챔버 내부로 증착소스를 공급하여 제2 고밀도플라즈마 산화막을 형성하는 단계로 이루어지는 반도체소자의 트렌치 소자분리막 형성방법.
KR1020070064764A 2007-06-28 2007-06-28 반도체소자의 트렌치 소자분리막 형성방법 KR20090000884A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070064764A KR20090000884A (ko) 2007-06-28 2007-06-28 반도체소자의 트렌치 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064764A KR20090000884A (ko) 2007-06-28 2007-06-28 반도체소자의 트렌치 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20090000884A true KR20090000884A (ko) 2009-01-08

Family

ID=40484014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064764A KR20090000884A (ko) 2007-06-28 2007-06-28 반도체소자의 트렌치 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20090000884A (ko)

Similar Documents

Publication Publication Date Title
JP4174302B2 (ja) フラッシュメモリセルの製造方法
KR101003494B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
KR100980058B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
JP2008177277A (ja) フラッシュメモリ及びフラッシュメモリの製造方法
KR100914293B1 (ko) 반도체소자의 트렌치 소자분리막 형성방법
US20090181516A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
KR20090000884A (ko) 반도체소자의 트렌치 소자분리막 형성방법
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
US20080242047A1 (en) Method of forming isolation structure of semiconductor memory device
US20020197821A1 (en) Method of forming shallow trench isolation
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR20080002613A (ko) 반도체 소자의 소자분리 형성방법
KR101168637B1 (ko) 반도체 소자의 절연막 형성방법
KR100519648B1 (ko) 반도체 소자의 제조 방법
KR101069438B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20090122680A (ko) 반도체 소자의 제조 방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030043499A (ko) 플래쉬 메모리 셀의 제조방법
KR20130039067A (ko) 메모리 소자의 소자분리 형성 방법
KR100567756B1 (ko) 반도체 소자 제조방법
KR20080088984A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080086222A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR20080000869A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination