CN101015064A - 用于图像传感器的氘化结构及其形成方法 - Google Patents

用于图像传感器的氘化结构及其形成方法 Download PDF

Info

Publication number
CN101015064A
CN101015064A CNA2005800301065A CN200580030106A CN101015064A CN 101015064 A CN101015064 A CN 101015064A CN A2005800301065 A CNA2005800301065 A CN A2005800301065A CN 200580030106 A CN200580030106 A CN 200580030106A CN 101015064 A CN101015064 A CN 101015064A
Authority
CN
China
Prior art keywords
deuterated
groove
liner
pixel cell
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800301065A
Other languages
English (en)
Inventor
C·穆利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101015064A publication Critical patent/CN101015064A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

具有光电转换装置以及至少一个结构的一种像素单元包括毗邻所述光电转换装置的氘化材料。

Description

用于图像传感器的氘化结构及其形成方法
技术领域
本发明一般而言涉及半导体装置领域，更具体而言涉及用于包括CMOS图像传感器的半导体装置的沟槽隔离技术。
背景技术
作为低成本成像装置，CMOS图像传感器应用越来越广泛。CMOS图像传感器电路包括像素单元的焦平面阵列，所述单元的各个单元包括光栅(photogate)、光电导体或者光电二极管，其在衬底内具有相关的电荷累积区域用于累积光生电荷。各个像素单元可包括：用于将电荷从电荷累积区域传输到检测节点的晶体管，以及用于在电荷传输之前将该检测节点复位到预定电荷水平的晶体管。该像素单元还可包括：用于接收和放大来自检测节点的电荷的源极跟随器晶体管(sourcefollower transistor)，以及用于控制从该源极跟随器晶体管读取单元内容的访问晶体管。
在CMOS图像传感器中，像素单元的有源元件执行如下必要功能：(1)光子到电荷的转换；(2)图像电荷的累积；(3)将电荷传输到检测节点并伴随电荷放大；(4)在电荷传输到检测节点之前将该检测节点复位到已知状态；(5)选择用于读取的像素；以及(6)输出和放大代表来自该检测节点的像素电荷的信号。
上述类型的CMOS图像传感器通常已知，如在例如Nixon et al.，“256×256 CMOS Active Pixel Sensor Camera-on-a-Chip，”IEEEJournal of Solid-State Circuits，Vol.31(12)，pp.2046-2050(1996)以及Mendis et al.，“CMOS Active Pixel Image Sensors，”IEEE Transactions on Electron Devices，Vol.41(3)，pp.452-453(1994)中所述。还可参见美国专利No.6,177,333和6,204,524，所述专利描述了传统CMOS图像传感器的工作并转让给Micron Technology，Inc.，其全部内容于此引入作为参考。
在图1中示出了传统CMOS像素单元10的示意性图示。所示的CMOS像素单元10为四晶体管(4T)单元。CMOS像素单元10通常包括：光电转换装置23，用于产生和收集由入射于像素单元10上的光产生的电荷；以及传输晶体管17，用于将来自该光电转换装置23的光电电荷传输到检测节点，通常为浮置扩散区域5。浮置扩散区域5电学连接到输出源极跟随器晶体管19的栅极。像素单元10还包括：复位晶体管18，用于将浮置扩散区域5复位到预定电压；以及行选择晶体管16，用于响应于地址信号将来自源极跟随器晶体管19的信号输出到输出端子。
图2为图1的像素单元10的剖面视图，描述了光电转换装置23。该示例CMOS像素单元10具有光电转换装置23，其可以形成为钉扎光电二极管(pinned photodiode)。光电二极管23具有p-n-p构造，包括p型有源层11内的n型光电二极管区域21和p型表面层22。光电二极管23与传输晶体管17毗邻并部分位于传输晶体管17下方。复位晶体管18位于与光电二极管23相对的传输晶体管17侧。如图2所示，复位晶体管18包括源极/漏极区域2。浮置扩散区域5位于传输晶体管和复位晶体管17、18之间。
在图1和2所示的CMOS像素单元10内，由入射于光电转换装置23上的光产生电子，且所述电子存储于n型光电二极管区域21内。当传输晶体管17激活时，这些电荷被传输晶体管17传输到浮置扩散区域5。源极跟随器晶体管19根据所述传输的电荷而产生输出信号。最大输出信号正比于从n型光电二极管区域21提取的电子的数目。
传统上，毗邻电荷收集区域21的浅沟槽隔离(STI)区域3用于将像素单元10与图像传感器的装置和其他像素单元相隔离。通常使用传统STI工艺形成STI区域3。STI区域3通常衬垫了氧化物衬里(liner)38并填充了电介质材料37。STI区域3还可包括介于氧化物衬里38和电介质材料37之间的氮化物衬里39。
氮化物衬里39具有诸多优点，包括改善了STI区域3角落附近的倒角(corner)。氮化物衬里39通常具有张应力。由于电介质材料37通常引入压应力，因此氮化物衬里39的存在导致应力水平总体下降。减小的应力水平提供了该光电转换装置23内减小的漏电流。具体而言，减小了陷阱辅助隧穿和陷阱到陷阱的隧穿机制引起的泄漏。
与上述STI区域3相关联的共同问题为沿着沟槽底部8和侧壁9在衬底11表面的悬挂键(例如悬挂的Si-键)。该悬挂键形成沿沟槽底部8和侧壁9的高密度的陷阱位置。这些陷阱位置一般不带电，但是当电子和空穴俘获于该位置内时变为带电。由于沿STI区域3的底部8和侧壁9形成的这些陷阱位置，邻近以及沿着沟槽底部8和侧壁9的电流产生非常显著。光电二极管2 3内部或附近的陷阱位置产生的电流导致不期望的暗电流以及固定图形噪声的增大。
传统上，使用氢钝化减少悬挂键。然而，氮化物衬里39在钝化期间充当氢气(H2)的扩散势垒，并降低了悬挂键的钝化。因此，当使用氮化物衬里39时，暗电流可能增大。
期望形成具有氮化物衬里以及减少的悬挂键的隔离区域。
发明内容
本发明的示范性实施例提供了一种像素单元，包括光电转换装置，以及包括毗邻该光电转换装置的氘化材料的至少一个结构。
附图说明
通过参照附图对本发明的下述详细描述，可以更好地理解本发明的前述和其他方面，附图中：
图1为传统像素单元的示意图；
图2为传统像素单元的剖面侧视图；
图3为根据本发明示范性实施例的像素单元的剖面侧视图；
图4A描述了在工艺初始阶段的图3的像素单元；
图4B至4K描述了在工艺中间阶段的图3的像素单元；
图5为根据本发明示范性实施例的CMOS图像传感器的方框图；以及
图6为结合了图5的CMOS图像传感器的计算机处理器系统的示意图。
具体实施方式
在下述详细描述中，参照了附图，所述附图形成了本发明的一部分并说明了本发明可以实践的具体实施例。在图示中，在所有若干视图中类似附图标记描述基本上相似的元件。充分详细地描述了这些实施例，使得本领域技术人员可以实践本发明，且应该理解，可以利用其他实施例，而且在并未背离本发明的精神和范围的情况下可以进行结构、逻辑和电学改变。
术语“晶片”和“衬底”理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)以及SON(silicon-on-nothing)技术、掺杂和未掺杂半导体、由基底半导体底座支撑的硅外延层以及其他半导体结构。此外，当在下述描述中提到“晶片”或“衬底”时，可能已经采用先前的工艺步骤在基底半导体结构或者底座内形成区域或者结。此外，该半导体无需为硅基，可以是基于锗上硅、锗或者砷化锗。
术语“像素”或“像素单元”是指包含将电磁辐射转换成电信号的晶体管以及光电转换装置的图像元件单元。出于说明的目的，在这里的图示和描述中说明了代表性的像素单元，图像传感器内所有像素单元的制造通常同时且按照相似的方式进行。
图3为根据本发明一个示范性实施例的像素单元300的剖面视图。像素单元300与图1和2所描述的像素单元10相似，不同之处为像素单元300结构中的一个或多个包括含氘的材料，而不是含氢的传统结构。具体而言，像素单元300包括：改善的隔离区域333，所述隔离区具有氘化的氮化物衬里339和氘化的氧化物衬里338，以及改善的传输晶体管317栅极叠层347，所述传输晶体管栅极叠层具有氘化的栅极氧化物层341a。像素单元300还包含位于传输栅极叠层347、光电二极管23、浮置扩散区域5上以及复位栅极叠层348一部分上的氘化氧化物层307。
此外，像素单元300可包括：第一导电类型的掺杂阱，例如围绕隔离区域333的p型阱334以及位于浮置扩散区域5、复位晶体管318、以及传输晶体管317的一部分下方的p型阱335。尽管未在图3示出，像素单元300还分别包括源极跟随器和行选择晶体管19、16(如图1所示)。
近来，氘已经显示出是一种比氢强30倍的优良的钝化物质。例如，参阅Cheng et al.，Improved Hot-Carrier Reliability of SOITransistors by Deuterium Passivation of Defects atOxide/Silicon Interfaces，IEEE Transactions on ElectronDevices，Vol.49.，No.3，March2002，pgs.529-531。还可参阅Tseng et al.，ALD HfO2 Heavy Water (D2O)for improved MOSFETStability，Electron Devices Meeting，2003.IEDM′03 TechnicalDigest，IEEE International，Dec.2003，pp.4.1.1-4.1.4，其于此引入作为参考。氘实质上是氢的一种同位素，具有更大的分子大小，且与氢相比更不容易被热载流子取代。氘化结构338、339、341a、307起到固态氘源的作用，这改善了悬挂键的钝化。具体而言，氘化衬里338、339改善了沿隔离区域侧壁9和底部8的悬挂键的钝化，由此减小了暗电流。
使用氢(H)钝化硅悬挂键需要1.51eV的激活能量(Si-+H2＝Si-H+H)。使用氘(D)钝化硅悬挂键需要1.51eV的相近的激活能量(Si-+D2＝Si-D+D)。然而使用氘取代氢钝化键(Si-H+D2＝Si-D+HD)需要1.84eV的激活能量。结果为，衬底11/氧化物衬里338界面处的氘结合受到了氘取代预先存在的氢的严重限制。
图4A至4K描述了根据本发明示范性实施例的像素单元300的形成。除了逻辑上需要先前动作的结果的那些动作之外，这里所描述的所有动作没有确定顺序。因此，尽管将下述动作描述为按一般顺序执行，但是该顺序仅仅是示范性的并可以根据需要而改变。
如图4A所示，焊盘氧化物层441形成于衬底11上。优选地，焊盘氧化物层441形成为氘化焊盘氧化物层。该氘化焊盘氧化物层441可以通过例如存在重水(D2O)时的热氧化而形成。如果需要，焊盘氧化物层441可以改为形成为传统(未氘化)焊盘氧化物层441。
牺牲层442形成于氘化焊盘氧化物层441上。在所示实施例中，牺牲层442为氘化氮化硅层。本领域中已知，可以使用含氘的化合物(例如氨气ND3)和硅烷(SiD4)替代含氢的化合物(例如氨气(NH3))和硅烷(SiH4)来形成含氘的氮化物材料。按照该方式，可以形成氘化氮化物层442。如果需要，牺牲层442可以改为是由已知方法形成的传统氮化物层或者电介质抗反射涂敷(DARC)层。
图4B描述了在衬底11内并穿过衬底11上的层441、442形成沟槽430。可以由任何已知技术形成沟槽430。例如，将本领域中已知的正或负抗蚀剂(优选地为正抗蚀剂)的光敏抗蚀剂掩模(未示出)涂敷到牺牲层442上，并通过标准光刻构图技术进行构图。通过干法刻蚀工艺刻蚀牺牲层442和焊盘氧化物层441。允许该刻蚀工艺继续进行到衬底11内以形成沟槽430。在一个实施中，沟槽430延伸到衬底11内到约1000至约8000的深度。该干法刻蚀可以使用例如等离子体或者反应离子刻蚀(RIE)的各向异性刻蚀。使用标准光敏抗蚀剂剥离技术，优选通过等离子体刻蚀，除去该光敏抗蚀剂掩模(未示出)。
如图4C所示，在沟槽430侧壁9和底部8上形成厚度为约50至约150的氧化物薄层338。优选地，氧化物层338为氘化氧化物层。与氘化焊盘氧化物层441相似地形成氘化氧化物层338，如上面参照图4A所描述。备选地，可以使用传统氧化物层来衬垫沟槽430。
可选地，在形成氧化物层338之前或者之后，可以将氘注入氧化物层338以及沟槽430侧壁9和底部8。氘注入增大了在氧化物338/衬底11界面处的氘浓度。可以使用本领域中已知的方法执行氘注入。例如，可以在衬底11上形成掩模(例如光敏抗蚀剂)(未示出)并构图该掩模以提供至沟槽430的开口。根据本发明的实施例，注入剂量的范围为约1×1013原子/cm2至约1×1015原子/cm2，使用的能量范围为约10keV至约100keV。优选地，注入剂量约为2×1014原子/cm2，使用约为40keV的能量。在该注入步骤之后，在范围为约800摄氏度(℃)至约1000℃范围的温度执行惰性退火步骤约10分钟至约30分钟。优选地，在约为850℃的温度执行该惰性退火步骤约20分钟。
备选地，可以改为在形成氮化物衬里339之后执行氘注入和惰性退火步骤，如下文参照图4D所描述。
如图4D所述，沟槽430衬垫了氮化物衬里339。优选地，该氮化物衬底339为氘化氮化物衬里，例如氘化氮化硅。使用任何合适的技术将氘化氮化物衬里339形成至范围为约50至约150的厚度。例如，可以使用含氘的化合物(例如氨气(ND3)和硅烷(SiD4))沉积氘化氮化物衬里339。备选地，沟槽430可以衬垫传统氮化物衬里，或者可以没有氮化物衬里。
可选地，一旦形成氮化物衬里339，即可执行高压氘退火，该退火用于提高氧化物338/衬底11界面处的氘的结合。在约1个大气压(atm)至约5atm的压力范围和约300℃至约500℃的温度范围下执行该高压退火。退火时间范围为约30分钟至约120分钟。优选地，在约5atm的压力和约400℃的温度下在执行该高压退火约30分钟。
如图4E所示，随后使用电介质材料337填充沟槽430。电介质材料337可以是氧化物材料，例如，诸如SiO或SiO2的氧化硅；氮氧化物；诸如氮化硅的氮化物材料；碳化硅；高温聚合物；或者其他合适的电介质材料。在所示实施例中，电介质材料337为高密度等离子体(HDP)氧化物。
执行化学机械抛光(CMP)步骤，从而除去沟槽430外部的衬底11表面上的氮化物层442，如图4F所示。此外，例如使用场湿法缓冲层氧化物刻蚀步骤和清洗步骤除去焊盘氧化物层441。
图4G描述了传输晶体管317(图3)栅极叠层347和复位晶体管318(图3)栅极叠层348的形成。第一绝缘层341a形成于衬底11上。优选地，第一绝缘层为氘化氧化物层，例如氘化氧化硅。氘化氧化物层341a用作接着形成的晶体管栅极341b的栅极氧化物层341a。备选地，可以在没有氘的情况下形成一个或多个栅极叠层347、348内的栅极氧化物层341a。
接着，在氘化氧化物层341a上沉积导电材料层341b。导电层341b用做晶体管317、318(图3)的栅电极。导电层341b可以是多晶硅层，其可以掺杂至第二导电类型，例如n型。第二绝缘层341c沉积在导电层341b上。绝缘层341c可以由例如氧化物(SiO2)、氮化物(氮化硅)、氮氧化物(氮氧化硅)、ON(氧化物-氮化物)、NO(氮化物-氧化物)或者ONO(氧化物-氮化物-氧化物)形成。
可以由传统沉积方法，例如尤其是化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)，形成导电层341b和第二绝缘层341c。层341a、341b、341c随后被构图和刻蚀，从而形成图4G所示的多层栅极叠层347、348。
本发明不限于上述栅极叠层347、348的结构。可以添加附加的层，或者可以根据需要以及本技术领域已知地改变栅极叠层347、348。例如，硅化物层(未示出)可以形成于栅电极341b和第二绝缘层341c之间。硅化物层可包含在栅极叠层347、348中或者包括图像传感器电路的所有晶体管栅极叠层结构内，且可以是硅化钛、硅化钨、硅化钴、硅化钼或者硅化钽。该附加导电层还可以是阻挡层/难熔金属，例如氮化钛/钨(TiN/W)或者氮化钨/钨(WNx/W)，或者可以全部由氮化钨(WNx)形成。
尽管未示出，可以以与传输和复位晶体管317、318相同的方式同时分别形成源极跟随器和行选择晶体管19、16(图1)，如下面所述。因此，源极跟随器和行选择晶体管19、16可以具有或者不具有氘化栅极氧化物层341a。
掺杂p型阱334、335注入到衬底11内，如图4H所示。第一p阱334形成于衬底11内，围绕隔离区域333并延伸到隔离区域333下。第二p阱335形成于衬底11内，从传输栅极叠层347下的点沿着远离将形成光电二极管23(图3)的位置的方向延伸。由已知方法形成p阱334、335。例如，可以在衬底11上构图光敏抗蚀剂层(未示出)，使得在将形成p阱334、335的区域上具有开口。诸如硼的p型掺杂剂可以通过光敏抗蚀剂的开口注入到衬底11内。p阱334、335形成为具有高于衬底11的相邻部分的p型掺杂剂浓度。备选地，可以在形成沟槽430之前形成p阱334、335。
如图4I所示，在衬底11内注入形成掺杂的n型区域21(用于图3的光电二极管23)。例如，可以在衬底11上构图光敏抗蚀剂层(未示出)，使得在将形成光电二极管23(图3)的衬底11表面上具有开口。例如磷、砷或锑的n型掺杂剂可以通过该开口注入到衬底11内。可以采用多次注入以调整区域21的剖面。如果需要，可以执行倾斜注入以形成掺杂区域21，使得以表面相对于衬底11成除90度之外的角度进行注入。
如图4I所示，n型区域21形成为从毗邻传输栅极叠层347的点并在衬底11内在栅极叠层347和隔离区域333之间延伸。区域21形成用于收集光生电荷的光敏电荷累积区域。
使用已知方法注入形成浮置扩散区域5和源极/漏极区域2，以得到图4I所示结构。浮置扩散区域5和源极/漏极区域2形成为n型区域。可以使用任何合适的n型掺杂剂，诸如磷、砷或锑。浮置扩散区域5形成在与n型光电二极管区域21相对的传输栅极叠层347的一侧上。源极/漏极区域2形成在与浮置扩散区域5相对的复位栅极叠层348的一侧上。
图4J描述了电介质层307的形成。说明性地，层307为氘化氧化物层，但是层307可以是通过本领域已知的方法形成的任何恰当的氘化电介质材料，诸如尤其是氘化氮化物等。备选地，电介质层307可以在没有氘的情况下形成。
注入形成用于光电二极管23的掺杂表面层22，如图4K所示。掺杂表面层22形成为重掺杂p型表面层，且形成至约0.1μm的深度。可以使用p型掺杂剂形成p型表面层22，例如使用硼、铟或者任何其他合适的p型掺杂剂。
可以使用已知技术形成p型表面层22。例如，可以通过光敏抗蚀剂层的开口注入p型离子而形成层22。备选地，可以通过气体源等离子体掺杂工艺，或者通过从沉积于将形成层22的区域上的原位掺杂层或者掺杂氧化物层将p型掺杂剂扩散到衬底11内，由此形成层22。
刻蚀氘化氧化物层307，使得剩余部分形成复位栅极叠层348的侧壁上的侧壁垫片(spacer)。层307保留在传输栅极叠层347、光电二极管23、浮置扩散区域5以及部分复位栅极叠层348上，从而得到图3所示的结构。备选地，可以进行干法刻蚀步骤以刻蚀部分氘化氧化物层307，使得仅侧壁垫片(未示出)保留在传输栅极叠层347和复位栅极叠层348上。
可以使用传统工艺方法形成像素300的其他结构。例如，可以形成绝缘、屏蔽和金属化以连接栅极线，以及与像素300的其他连接。此外，整个表面可以覆盖例如二氧化硅、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)或者硼磷硅酸盐玻璃(BPSG)的钝化层(未示出)，该钝化层被CMP平整化并刻蚀以提供接触孔，该接触孔随后被金属化以提供接触。传统的导体层和绝缘体层也可以用于互连该结构以及将像素300连接到外围电路。
尽管像素单元300被描述为包括多个氘化结构，本发明的实施例包括仅具有一个该氘化结构的像素单元以及氘化结构少于参照图3的上述实施例的像素单元。
尽管上述实施例参照p-n-p型光电二极管的形成进行描述，但是本发明不限于这些实施例。本发明还可以应用于其他类型的光电转换装置，例如由衬底内的n-p或者n-p-n区域形成的光电二极管、光栅或者光电导体。如果形成n-p-n光电二极管，则所有结构的掺杂剂和导电类型将相应地改变。
尽管上述实施例参照4T像素单元300进行描述，但是像素单元300的该配置仅仅是示范性的，本发明还可以结合到具有不同数目晶体管的其他像素电路中。并非限制性地，这种电路可包括三晶体管(3T)像素单元、五晶体管(5T)像素单元、六晶体管(6T)像素单元以及七晶体管(7T)像素单元。3T单元省略了传输晶体管，但是可具有毗邻该光电二极管的复位晶体管。5T、6T和7T像素单元与4T像素单元不同之处为，分别添加了一个、两个或者三个晶体管，诸如快门晶体管(shutter transistor)、CMOS光栅晶体管和抗溢出(anti-b1ooming)晶体管。
典型的单芯片CMOS图像传感器500如图5的方框图所示。图像传感器500包括具有一个或多个上述像素单元300(图3)的像素单元阵列580。阵列580的像素单元300排列成预定数目的列和行。
参照图3和5，工作中，阵列580内的像素单元300的行被逐一读取。因此，阵列580的一行内的像素单元300被行选择线同时选定用于读取，且选定行内的各个像素单元300将代表所接收到光的信号提供给其列的读取线。在阵列580内，各个列也具有选择线，且各个列的像素单元300响应于该列选择线而被选择性读取。
响应于行地址解码器581由行驱动器582选择性地激活阵列580内的行线。响应于列地址解码器585由列驱动器584而选择性地激活列选择线。由定时和控制电路583操纵阵列580，该电路控制地址解码器581、585，以选择用于像素信号读取的恰当的行和列。
列读取线上的信号通常包括用于各个像素单元的像素复位信号(Vrst)和像素图像信号(Vphoto)。两个信号都响应于列驱动器584被读取到采样和保持电路(S/H)586。由差分放大器(AMP)587产生用于各个像素单元的差分信号(Vrst-Vphoto)，且各个像素单元的差分信号通过模数转换器(ADC)588进行数字化。模数转换器588将数字化的像素信号供给到图像处理器589，该图像处理器在提供定义图像输出的数字信号之前执行恰当的图像处理。
图6示出了包括图5的图像传感器的基于处理器的系统600。基于处理器的系统600为具有可包含图像传感器装置的数字电路的系统的示例。并非限制性地，这种系统可包括计算机系统、照相机系统、扫描器、机器视觉、车辆导航、视频电话、监视系统、自动聚焦系统、星象跟踪系统、运动检测系统、图像稳定系统、以及数据压缩系统。
例如照相机系统的基于处理器的系统600通常包括诸如微处理器的中央处理器(CPU)695，该中央处理器通过总线693与输入/输出(I/O)装置691通信。图像传感器500还通过总线693与CPU 695通信。基于处理器的系统600还包括随机访问存储器(RAM)692，并可包括例如闪存的可移动存储器694，该可移动存储器也通过总线693与CPU 695通信。图像传感器500可以与例如CPU、数字信号处理器、或者微处理器的处理器组合，在单个集成电路上或者与该处理器不同的芯片上可具有或者不具有存储器存储。
再次指出，上述描述和图示是示范性的，阐述了实现本发明的目标、特征和优点的优选实施例。本发明不限于所示实施例。落在下述权利要求的精神和范围内的本发明的任何修正应被认为是本发明的一部分。

Claims (101)

1.一种像素单元，包括：
光电转换装置；以及
包含毗邻所述光电转换装置的氘化材料的至少一个结构。
2.根据权利要求1的像素单元，其中所述结构为包括形成于衬底内的沟槽并毗邻所述光电转换装置的隔离区域，所述沟槽被部分填充了氘化材料。
3.根据权利要求2的像素单元，其中氘结合到所述沟槽内的衬底的表面。
4.根据权利要求2的像素单元，其中所述沟槽衬垫了氘化氮化物。
5.根据权利要求4的像素单元，其中所述氘化氮化物衬里的厚度范围为约50至约150。
6.根据权利要求4的像素单元，还包括介于所述氘化氮化物衬里和所述衬底之间的氧化物衬里。
7.根据权利要求6的像素单元，其中所述氧化物衬里为氘化氧化物衬里。
8.根据权利要求6的像素单元，其中所述氧化物衬里的厚度范围为约50至约150。
9.根据权利要求2的像素单元，其中所述沟槽衬垫了氘化氧化物。
10.根据权利要求9的像素单元，其中所述氘化氧化物衬里的厚度范围为约50至约150。
11.根据权利要求2的像素单元，还包括第一导电类型的掺杂阱，其中所述隔离区域被所述掺杂阱包围。
12.根据权利要求2的像素单元，其中所述沟槽还包括从高密度等离子体、氧化硅、氮氧化物、氮化物和高温聚合物组成的组中选择的电介质材料。
13.根据权利要求1的像素单元，还包括耦合到所述光电转换装置的晶体管，所述晶体管包括氘化栅极氧化物层。
14.权利要求1的像素单元，还包括位于所述光电转换装置上的氘化电介质层。
15.权利要求14的像素单元，其中所述氘化电介质层在至少一个晶体管栅极和浮置扩散区域上扩展。
16.根据权利要求1的像素单元，其中所述光电转换装置为光电二极管。
17.一种像素单元，包括：
钉扎光电二极管；以及
衬垫了氘化氮化物的浅沟槽隔离区域，所述浅沟槽隔离区域的至少一部分毗邻所述钉扎光电二极管。
18.一种像素单元，包括：
钉扎光电二极管；
衬垫了氘化氮化物的浅沟槽隔离区域，所述浅沟槽隔离区域的至少一部分毗邻所述钉扎光电二极管；
耦合到所述光电转换装置的晶体管，所述晶体管包括氘化栅极氧化物层；以及
位于所述光电转换装置上的氘化电介质层。
19.根据权利要求18的像素单元，其中所述浅沟槽隔离区域包括氘化氧化物衬里。
20.一种隔离区域，包括：
形成于衬底内的沟槽，所述沟槽被部分填充了氘化材料。
21.根据权利要求20的隔离区域，其中氘结合到所述沟槽内的衬底的表面。
22.根据权利要求20的隔离区域，其中所述沟槽衬垫了氘化氮化物。
23.根据权利要求22的隔离区域，其中所述氘化氮化物衬里的厚度范围为约50至约150。
24.根据权利要求22的隔离区域，还包括介于所述氘化氮化物衬里和所述衬底之间的氧化物衬里。
25.根据权利要求20的隔离区域，其中所述沟槽衬垫了氘化氧化物。
26.根据权利要求25的隔离区域，其中所述氘化氧化物衬里的厚度范围为约50至约150。
27.根据权利要求20的隔离区域，其中所述沟槽还包括从高密度等离子体、高密度等离子体、氧化硅、氮氧化物、氮化物和高温聚合物组成的组中选择的电介质材料。
28.一种用于成像装置的浅沟槽隔离区域，所述浅沟槽隔离区域包括：
形成于衬底内的沟槽，所述沟槽衬垫了氘化氮化物并填充了电介质材料。
29.根据权利要求28的浅沟槽隔离区域，还包括氘化氧化物衬里。
30.一种图像传感器，包括：
像素单元阵列，至少一个所述像素单元包括：
光电转换装置；以及
包含毗邻所述光电转换装置的氘化材料的至少一个结构。
31.根据权利要求30的图像传感器，其中所述结构为包括形成于衬底内的沟槽并毗邻所述光电转换装置的隔离区域，所述沟槽被部分填充了氘化材料。
32.根据权利要求31的图像传感器，其中氘结合到所述沟槽内的衬底的表面。
33.根据权利要求31的图像传感器，其中所述沟槽衬垫了氘化氮化物。
34.根据权利要求33的图像传感器，其中所述氘化氮化物衬里厚度范围为约50至约150。
35.根据权利要求33的图像传感器，还包括介于所述氘化氮化物衬里和所述衬底之间的氧化物衬里。
36.根据权利要求35的图像传感器，其中所述氧化物衬里为氘化氧化物衬里。
37.根据权利要求36的图像传感器，其中所述氧化物衬里厚度范围为约50至约150。
38.根据权利要求31的图像传感器，还包括第一导电类型的掺杂阱，其中所述隔离区域被所述掺杂阱包围。
39.根据权利要求31的图像传感器，其中所述沟槽还包括从高密度等离子体、氧化硅、氮氧化物、氮化物和高温聚合物组成的组中选择的电介质材料。
40.根据权利要求30的图像传感器，其中所述至少一个结构为耦合到所述光电转换装置的晶体管，所述晶体管包括氘化栅极氧化物层。
41.根据权利要求30的图像传感器，其中所述至少一个结构为位于所述光电转换装置上的氘化电介质层。
42.根据权利要求41的图像传感器，其中所述氘化电介质层在至少一个晶体管栅极和浮置扩散区域上扩展。
43.根据权利要求30的图像传感器，其中所述光电转换装置为光电二极管。
44.一种基于处理器的系统，包括：
(i)处理器；以及
(ii)耦合到所述处理器的图像传感器，所述图像传感器包括：
衬底；以及
像素单元阵列，至少一个所述像素单元包括光电转换装置以及包含毗邻所述光电转换装置的氘化材料的至少一个结构。
45.一种形成像素单元的方法，所述方法包括步骤：
形成光电转换装置；以及
形成包含毗邻所述光电转换装置的氘化材料的至少一个结构。
46.根据权利要求45的方法，其中形成所述至少一个结构的步骤包括通过在衬底内形成沟槽并使用氘化材料部分填充所述沟槽而形成隔离区域。
47.根据权利要求46的方法，其中至少部分填充所述沟槽的步骤包括使用氘化氮化物衬垫所述沟槽。
48.根据权利要求47的方法，其中所述氘化氮化物衬里形成为具有范围在50至约150的厚度。
49.根据权利要求47的方法，还包括在所述沟槽内形成氧化物衬里的步骤。
50.根据权利要求46的方法，其中至少部分填充所述沟槽的步骤包括使用氘化氧化物衬垫所述沟槽。
51.根据权利要求50的方法，其中所述氘化氧化物衬里形成为具有范围在约50至约150的厚度。
52.根据权利要求46的方法，还包括在围绕所述沟槽的所述衬底内形成第一导电类型的掺杂阱的步骤。
53.根据权利要求46的方法，还包括使用从高密度等离子体、高密度等离子体、氧化硅、氮氧化物、氮化物和高温聚合物组成的组中选择的电介质材料填充所述沟槽的步骤。
54.根据权利要求46的方法，还包括在所述沟槽内的衬底表面将氘注入所述衬底。
55.根据权利要求54的方法，其中在至少部分填充所述沟槽的步骤之前执行所述注入步骤。
56.根据权利要求54的方法，其中注入氘的步骤包括使用范围为约1×1013原子/cm2至约1×1015原子/cm2的注入剂量。
57.根据权利要求56的方法，其中注入氘的步骤包括使用约为2×1014原子/cm2的注入剂量。
58.根据权利要求54的方法，其中注入氘的步骤包括以范围为约10keV至约100keV的能量进行注入。
59.根据权利要求58的方法，其中注入氘的步骤包括以约为40keV的能量进行注入。
60.根据权利要求54的方法，还包括在所述注入步骤之后执行惰性退火。
61.根据权利要求60的方法，其中执行惰性退火的步骤包括在范围为约800℃至约1000℃范围的温度进行退火。
62.根据权利要求61的方法，其中执行惰性退火的步骤包括在约为850℃的温度进行退火。
63.根据权利要求60的方法，其中执行惰性退火的步骤包括进行退火约10分钟至约30分钟的时间。
64.根据权利要求63的方法，其中执行惰性退火的步骤包括进行退火约20分钟。
65.根据权利要求46的方法，还包括在范围为约1atm至约5atm的压力下的退火步骤。
66.根据权利要求65的方法，其中在所述至少部分填充沟槽的步骤后接着执行所述退火步骤。
67.根据权利要求66的方法，其中所述退火步骤包括在约5atm的压力下进行退火。
68.根据权利要求65的方法，其中所述退火步骤包括在范围为约300℃至约500℃的温度进行退火。
69.根据权利要求68的方法，其中所述退火步骤包括在约为400℃的温度进行退火。
70.根据权利要求65的方法，其中所述退火步骤包括进行退火约30分钟至约120分钟的时间。
71.根据权利要求70的方法，其中所述退火步骤包括进行退火约30分钟。
72.根据权利要求45的方法，其中形成所述至少一个结构的步骤包括通过形成包括氘化栅极氧化物层的晶体管而形成耦合到所述光电转换装置的晶体管。
73.根据权利要求45的方法，其中形成所述至少一个结构的步骤包括形成位于所述光电转换装置上的氘化电介质层。
74.根据权利要求73的方法，其中形成所述氘化电介质层的步骤包括形成在至少一个晶体管栅极和浮置扩散区域上扩展的氘化电介质层。
75.一种形成隔离区域的方法，所述方法包括：
在衬底内刻蚀形成沟槽；以及
使用氘化材料部分填充所述沟槽。
76.根据权利要求75的方法，其中部分填充所述沟槽的步骤包括使用氘化氮化物衬垫所述沟槽。
77.根据权利要求76的方法，其中所述氘化氮化物衬里形成为具有范围为在约50至约150的厚度。
78.根据权利要求76的方法，还包括在所述氘化氮化物衬里和所述衬底之间形成氧化物衬里的步骤。
79.根据权利要求75的方法，其中部分填充所述沟槽的步骤包括使用氘化氧化物衬垫所述沟槽。
80.根据权利要求79的方法，其中所述氧化物衬里形成为具有范围在约50至约150的厚度。
81.根据权利要求75的方法，还包括在刻蚀所述沟槽之前在所述衬底上形成氘化氧化物层。
82.根据权利要求81的方法，还包括在刻蚀所述沟槽之前在所述氘化氧化物层上形成氘化电介质层。
83.根据权利要求82的方法，其中形成氘化电介质层的步骤包括形成氘化氮化物层。
84.根据权利要求75的方法，还包括在所述沟槽内的衬底表面将氘注入所述衬底。
85.根据权利要求84的方法，其中在部分填充所述沟槽之前执行所述注入步骤。
86.根据权利要求84的方法，其中注入氘的步骤包括使用范围为约1×1013原子/cm2至约1×1015原子/cm2的注入剂量。
87.根据权利要求86的方法，其中注入氘的步骤包括使用约为2×1014原子/cm2的注入剂量。
88.根据权利要求84的方法，其中注入氘的步骤包括以范围为约10keV至约100keV的能量进行注入。
89.根据权利要求88的方法，其中注入氘的步骤包括以约为40keV的能量进行注入。
90.根据权利要求84的方法，还包括在所述注入步骤之后执行惰性退火。
91.根据权利要求90的方法，其中执行惰性退火的步骤包括在范围为约800℃至约1000℃的温度进行退火。
92.根据权利要求91的方法，其中执行惰性退火的步骤包括在约为850℃的温度进行退火。
93.根据权利要求90的方法，其中执行惰性退火的步骤包括进行退火约10分钟至约30分钟的时间。
94.根据权利要求93的方法，其中执行惰性退火的步骤包括进行退火约20分钟。
95.根据权利要求75的方法，还包括在范围为约1atm至约5atm的压力下的退火步骤。
96.根据权利要求95的方法，其中在所述至少部分填充沟槽的步骤后接着执行所述退火步骤。
97.根据权利要求95的方法，其中所述退火步骤包括在约5atm的压力下进行退火。
98.根据权利要求97的方法，其中所述退火步骤包括在范围为约300℃至约500℃的温度进行退火。
99.根据权利要求98的方法，其中所述退火步骤包括在约为400℃的温度进行退火。
100.根据权利要求95的方法，其中所述退火步骤包括进行退火约30分钟至约120分钟的时间。
101.根据权利要求100的方法，其中所述退火步骤包括进行退火约30分钟。
CNA2005800301065A 2004-07-08 2005-07-07 用于图像传感器的氘化结构及其形成方法 Pending CN101015064A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/885,650 US8035142B2 (en) 2004-07-08 2004-07-08 Deuterated structures for image sensors and methods for forming the same
US10/885,650 2004-07-08

Publications (1)

Publication Number Publication Date
CN101015064A true CN101015064A (zh) 2007-08-08

Family

ID=34979057

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800301065A Pending CN101015064A (zh) 2004-07-08 2005-07-07 用于图像传感器的氘化结构及其形成方法

Country Status (6)

Country Link
US (3) US8035142B2 (zh)
EP (1) EP1782476A1 (zh)
JP (1) JP2008506261A (zh)
KR (1) KR20070035066A (zh)
CN (1) CN101015064A (zh)
WO (1) WO2006014457A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203944A (zh) * 2008-10-31 2011-09-28 瓦里安半导体设备公司 在影像感应器与光电接合中改善暗电流与降低缺陷
CN102237382A (zh) * 2010-04-27 2011-11-09 台湾积体电路制造股份有限公司 有源像素单元及在基板上形成有源像素单元的方法
CN101989599B (zh) * 2009-08-03 2012-06-20 中芯国际集成电路制造(上海)有限公司 具有浅沟槽隔离结构的半导体器件及其制造工艺
CN106611765A (zh) * 2015-10-27 2017-05-03 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN112420757A (zh) * 2019-08-22 2021-02-26 豪威科技股份有限公司 具有隔离像素的像素阵列

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332737B2 (en) * 2004-06-22 2008-02-19 Micron Technology, Inc. Isolation trench geometry for image sensors
KR100571419B1 (ko) * 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
US7507595B2 (en) * 2004-12-30 2009-03-24 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
US7253020B2 (en) * 2005-01-04 2007-08-07 Omnivision Technologies, Inc Deuterium alloy process for image sensors
JP2006310625A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 半導体記憶装置
US20070018269A1 (en) * 2005-07-21 2007-01-25 Omnivision Technologies, Inc. Raised silicon photodiode
US7432148B2 (en) * 2005-08-31 2008-10-07 Micron Technology, Inc. Shallow trench isolation by atomic-level silicon reconstruction
US7588956B2 (en) * 2005-10-25 2009-09-15 Dongbu Electronics Co., Ltd. CMOS image sensor and method of manufacturing the same
KR100761829B1 (ko) * 2005-12-15 2007-09-28 삼성전자주식회사 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법
KR100731102B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조방법
US20070259500A1 (en) * 2006-05-05 2007-11-08 International Business Machines Corporation Structure Having Isolation Structure Including Deuterium Within A Substrate And Related Method
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
KR100929741B1 (ko) * 2007-11-20 2009-12-03 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR100949236B1 (ko) * 2007-12-22 2010-03-24 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR100965218B1 (ko) * 2007-12-27 2010-06-22 주식회사 동부하이텍 씨모스 이미지 센서의 제조 방법 및 씨모스 이미지 센서
KR20090071067A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR101024825B1 (ko) * 2008-06-20 2011-03-31 주식회사 동부하이텍 이미지 센서 및 이미지 센서의 제조 방법
US8889455B2 (en) 2009-12-08 2014-11-18 Zena Technologies, Inc. Manufacturing nanowire photo-detector grown on a back-side illuminated image sensor
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US8748799B2 (en) 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
US8299472B2 (en) 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8791470B2 (en) 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8507840B2 (en) 2010-12-21 2013-08-13 Zena Technologies, Inc. Vertically structured passive pixel arrays and methods for fabricating the same
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US8269985B2 (en) 2009-05-26 2012-09-18 Zena Technologies, Inc. Determination of optimal diameters for nanowires
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US7898001B2 (en) * 2008-12-03 2011-03-01 Stmicroelectronics (Research & Development) Limited Single photon detector and associated methods for making the same
US20100148230A1 (en) * 2008-12-11 2010-06-17 Stevens Eric G Trench isolation regions in image sensors
US8637916B2 (en) * 2010-04-12 2014-01-28 United Microelectronics Corp. Semiconductor device with mini SONOS cell
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
KR101997539B1 (ko) 2012-07-13 2019-07-08 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2014130922A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体装置及びその製造方法
US9209066B2 (en) 2013-03-01 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure of semiconductor device
US9006080B2 (en) 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
KR101988889B1 (ko) * 2015-03-26 2019-06-14 한국전자통신연구원 기판소자의 제조방법
JP2016219550A (ja) 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP6671864B2 (ja) 2015-05-18 2020-03-25 キヤノン株式会社 撮像装置の製造方法および撮像装置
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
FR3043250A1 (fr) 2015-10-30 2017-05-05 St Microelectronics Crolles 2 Sas Capteur d'image
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
CN105575989B (zh) * 2016-03-24 2019-03-12 上海华力微电子有限公司 阻挡cmos图像传感器hdp浅沟槽填充过程中金属污染的方法
JP2017130693A (ja) * 2017-04-13 2017-07-27 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
KR20190011977A (ko) * 2017-07-26 2019-02-08 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
WO2019176518A1 (ja) * 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
US20210111222A1 (en) * 2019-10-15 2021-04-15 Applied Materials, Inc. PROCESS TO IMPROVE INTERFACE STATE DENSITY Dit ON DEEP TRENCH ISOLATION (DTI) FOR CMOS IMAGE SENSOR
US20220059582A1 (en) * 2020-08-20 2022-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for effective impurity gettering

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
US6114734A (en) * 1997-07-28 2000-09-05 Texas Instruments Incorporated Transistor structure incorporating a solid deuterium source for gate interface passivation
US6143632A (en) * 1997-12-18 2000-11-07 Advanced Micro Devices, Inc. Deuterium doping for hot carrier reliability improvement
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
JP2000315791A (ja) * 1999-05-06 2000-11-14 Nec Corp 半導体装置およびその製造方法
US6521977B1 (en) * 2000-01-21 2003-02-18 International Business Machines Corporation Deuterium reservoirs and ingress paths
US6678301B1 (en) 2000-07-14 2004-01-13 Triquint Technology Holding Co. Apparatus and method for minimizing wavelength chirp of laser devices
KR100562667B1 (ko) * 2000-08-31 2006-03-20 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
TW483176B (en) * 2001-05-31 2002-04-11 United Microelectronics Corp Method for decreasing leakage current of photodiode
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
EP1641045A3 (en) * 2002-11-12 2006-06-07 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in CMOS image sensors
US7091536B2 (en) * 2002-11-14 2006-08-15 Micron Technology, Inc. Isolation process and structure for CMOS imagers
US7087507B2 (en) 2004-05-17 2006-08-08 Pdf Solutions, Inc. Implantation of deuterium in MOS and DRAM devices
US7285796B2 (en) * 2004-06-02 2007-10-23 Micron Technology, Inc. Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203944A (zh) * 2008-10-31 2011-09-28 瓦里安半导体设备公司 在影像感应器与光电接合中改善暗电流与降低缺陷
CN102203944B (zh) * 2008-10-31 2013-10-09 瓦里安半导体设备公司 在影像感应器与光电接合中改善暗电流与降低缺陷
US8815634B2 (en) 2008-10-31 2014-08-26 Varian Semiconductor Equipment Associates, Inc. Dark currents and reducing defects in image sensors and photovoltaic junctions
CN101989599B (zh) * 2009-08-03 2012-06-20 中芯国际集成电路制造(上海)有限公司 具有浅沟槽隔离结构的半导体器件及其制造工艺
CN102237382A (zh) * 2010-04-27 2011-11-09 台湾积体电路制造股份有限公司 有源像素单元及在基板上形成有源像素单元的方法
CN102237382B (zh) * 2010-04-27 2013-05-29 台湾积体电路制造股份有限公司 有源像素单元及在基板上形成有源像素单元的方法
US8546860B2 (en) 2010-04-27 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stress engineering to reduce dark current of CMOS image sensors
US9299734B2 (en) 2010-04-27 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of stress engineering to reduce dark current of CMOS image sensors
CN106611765A (zh) * 2015-10-27 2017-05-03 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN106611765B (zh) * 2015-10-27 2020-05-15 台湾积体电路制造股份有限公司 用于背侧深沟槽隔离的额外的掺杂区域
CN112420757A (zh) * 2019-08-22 2021-02-26 豪威科技股份有限公司 具有隔离像素的像素阵列

Also Published As

Publication number Publication date
US20060163627A1 (en) 2006-07-27
US8035142B2 (en) 2011-10-11
US8039881B2 (en) 2011-10-18
KR20070035066A (ko) 2007-03-29
WO2006014457A1 (en) 2006-02-09
JP2008506261A (ja) 2008-02-28
US20060006436A1 (en) 2006-01-12
EP1782476A1 (en) 2007-05-09
US20120009714A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
CN101015064A (zh) 用于图像传感器的氘化结构及其形成方法
US8283710B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US7736992B2 (en) Isolation trench geometry for image sensors
US7649201B2 (en) Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels
KR100846005B1 (ko) 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법
US8018015B2 (en) Buried conductor for imagers
US7122408B2 (en) Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation
US20040251481A1 (en) Isolation region implant permitting improved photodiode structure
US20070045682A1 (en) Imager with gradient doped EPI layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication