CN102203944A - 在影像感应器与光电接合中改善暗电流与降低缺陷 - Google Patents

在影像感应器与光电接合中改善暗电流与降低缺陷 Download PDF

Info

Publication number
CN102203944A
CN102203944A CN2009801425561A CN200980142556A CN102203944A CN 102203944 A CN102203944 A CN 102203944A CN 2009801425561 A CN2009801425561 A CN 2009801425561A CN 200980142556 A CN200980142556 A CN 200980142556A CN 102203944 A CN102203944 A CN 102203944A
Authority
CN
China
Prior art keywords
workpiece
species
dark current
photosensitive device
reduces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801425561A
Other languages
English (en)
Other versions
CN102203944B (zh
Inventor
迪帕克·瑞曼帕
丹尼斯·罗迪尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Semiconductor Equipment Associates Inc
Original Assignee
Varian Semiconductor Equipment Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment Associates Inc filed Critical Varian Semiconductor Equipment Associates Inc
Publication of CN102203944A publication Critical patent/CN102203944A/zh
Application granted granted Critical
Publication of CN102203944B publication Critical patent/CN102203944B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

在感光装置的制造期间，通过已改善的物种的植入来降低感光装置内的暗电流。暗电流可经由光二极管装置中的缺陷来引起，或于制造期间使用退火、植入或其他制程步骤来引起。经由非晶化光二极管范围中的工作部件，可消除大量的缺陷，从而消除此暗电流的原因。暗电流也可经由相邻STI所感应的应力来引起，其中衬与填充材料所产生的应力会加重工作部件中的缺陷。经由非晶化沟渠的侧壁与底部表面，可消除于蚀刻期间所产生的缺陷。此缺陷中的降低也可减少感光装置中的暗电流。

Description

在影像感应器与光电接合中改善暗电流与降低缺陷
技术领域
本发明涉及物种的植入，尤其涉及物种的植入到例如影像感应器或光电接合的感光装置。
背景技术
感光装置(例如影像感应器)与光电胞(PV cells)将光强度转换成电信号。影像感应器的一个范例是接触影像感应器(contact image sensor，CIS)，其将光能量转换成电压。光二极管负责这类光电转换，且这个电压后来可经由连接至影像感应器的互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)电路来转换成数位数据。
图1为示范感光装置，特别是一种影像感应器150的剖面图。感应器150设置于例如硅基板的工作部件上。光二极管区域151包括包含于少量P掺杂基极区域154内的N掺杂井153上的P掺杂区域152。在其他实施例中，区域152与154可以是N掺杂，而区域153是P掺杂。因为光二极管之间发生漏电流，为了增加在基板的表面上的光二极管的密度，则必须从彼此来隔离。一个这类隔离技术是包含在每一光二极管旁或是相邻每一光二极管的沟渠，其延伸到光二极管151的下面。在图1中，在此特定的实施例中，浅沟渠隔离(shallow trench isolation，STI)155紧邻着光二极管区域151配置。P井156围绕STI 155。光二极管区域151，或，P-N-P掺杂区域是影像感应器。在一特定的实施例中，另一P井与N井区域可相邻相对于STI 155的光二极管区域151配置。图2为示范影像感应器的另一剖面图。此图也显示用来读取光二极管所储存的电压以及用来重置前述电压的结构。
影像感应器的第二形式是背侧照明(back side illuminated，BSI)影像感应器。如同名称建议，光从背侧(而不是前侧)进入这些装置。如上所述的CIS，BSI感应器利用p-n接合来达成电荷分离。
感应器的另一形式是光耦合元件(charge-coupled device，CCD)影像感应器。当光照到影像感应器时，可保持如影像感应器中的电子电荷。当这些电荷从包含CCD影像感应器的晶片读取时，上述电荷会被转换成一电压。此电压后来可经由连接CCD影像感应器的电路而转换成数位数据。
图3为示范光电胞(PV cell)的剖面图。其他实施例或设计是可允许的，且本文所述的制程的实施例不是仅限于图3所示的PV胞120。PV胞120包括触点121与背侧触点125。在介电层122的下面是PV胞120中组成P-N接面的射极123与基极124。根据PC胞120设计，射极123与基极124可以是P型或N型。在一些例子中，这个介电层122可以是介电保护层(dielectric passivation layer)或抗反射膜(antireflectivecoating)。
当光照到PV胞时，具有足够能量(超过半导体的能隙)的光子能引起半导体材料的价带至导带内的电子。关联于这自由电子是对应于价带中的带正电荷的电洞。为了产生可驱动外部负载的光电流，这些电子-电洞(electron hole，e-h)对需要被分离。这要通过处于p-n接面的内建电场来完成。因此，在p-n接面的掺杂区域中产生的任一电子-电洞对会获得分离，如同扩散至装置的空乏区域的其他少数载子被分离。由于大多数入射光子在装置的相邻表面被吸收，射极中所产生的少数载子需要扩散穿过射极的厚度以到达掺杂区域，并获得清扫穿过到另一侧。因此，为了使射极中的大量光产生电流最大化以及可能的载子再结合最小化，较佳的是具有非常浅的射极区域123。
一些光子通过射极区域123，并进入基极124。这些光子可接着激起基极124内部的自由地移动到射极区域123中的电子，而关联的电洞会残留在基极124中。由于此p-n接面的存在而导致的电荷分离，光子所产生的额外载子(电子及电洞)可接着用来驱动外部负载以完成电路。
通过外部负载而将射极区域123经由外部连接至基极124，可能会导通电流，且因此提供电源。为了达到这个，典型地金属触点121、125配置于射极区域与基极的外表面上。由于基极不会直接接收光子，典型地它的背侧触点125会沿着全部的外表面来配置。另一方面，射极区域123的外表面接收光子，且因此不会完整地覆盖触点。
在某种程度上，由于掺杂介面中的寄生电流定义为“暗电流”，造成CMOS影像感应器与CCD影像感应器中的性能降低。由于二极管中的内在缺陷，暗电流是经由源自影像感应器中的光二极管所产生的寄生电子流。二极管中的缺陷(例如未保护硅空位、硅间隙、间隙掺杂物、金属污染物、堆迭错误与错位)作为少数载子的陷阱，并且当二极管放置于反向偏压时，这些所获得的载子会被释放。提供此反向偏压漏电流作为暗电流。因此，暗电流的电荷产生比率与影像感应器中的结晶学缺陷有关，特别是接面中以及于影像感应器的表面。这些暗电流会降低影像感应器的信噪比(signal-to-noise(S/N)ratio)，此信噪比对于影像感应器的性能来说是重要的。
在一类似的方法中，由于接面中的内在缺陷，寄生电流也是PV胞的P-N接面中的暗电流(或反向饱和电流，例如可参照在PV胞中)。这介面会降低基板中的少数载子生命周期，并导致PV胞的效率的降低。
图4A～图4D为影像感应器制造的一实施例。在图4A中，蚀刻沟渠160。在此蚀刻期间，可损坏沟渠160的角落169与壁。蚀刻将于沟渠160的侧170上产生硅空缺丛集(堆迭错误成核部位)。蚀刻也将产生具有电荷累积的不规则灰区域(irregular ashed areas)。另外，蚀刻制程会破坏位于被蚀刻表面的硅，时常产生悬空键结(dangling bonds)。在图4B中，执行氧化及/或氮化步骤来产生层161。在图4C中，高密度等离子化学气相沉积(high density plasma chemical vapor deposition，HDPCVD)步骤会以材料162来填满沟渠160。层161与材料162将施加应力，并生长沟渠160中的任一缺陷。使用化学机械研磨(chemicalmechanical polish，CMP)步骤来移除过量的材料162。图4D为已完成的影像感应器。附加P井168、P掺杂区域163、N掺杂区域164、N掺杂区域166、P井165与转移门极(transfer gate，TG)167到影像感应器。在P掺杂区域163与N掺杂区域164上，经由沟渠160来施加压缩应力(由箭头600所描述)。
增加应力，特别是在STI井中，可增加暗电流。当在STI井160中使用氧化物来填满，可产生HDP CVD的应力。在STI井160的蚀刻期间(亦即，在HDP CVD之前)，会损坏硅的壁。在随后的例如氧化物密实化(oxide densification)或化学机械研磨的制程步骤期间，缺陷将会成长并增殖。图5为说明处于STI井角落的断层(dislocation)的穿透式电子显微镜(transmission electron microscope，TEM)图像。
由于多个原因，导致暗电流可以是结晶缺陷。首先，缺陷可经由下面的掺杂、退火、蚀刻或其他积体电路制程的晶体结构中的剩余损害来产生。图11显示如图1所示的影像感应器中的暗电流的多个原因的示意图。暗电流的第一原因901是表面暗电流，其中处于表面与氧化物顶部表面的介面的不完整会产生缺陷。这些缺陷会抑制少数载子。暗电流的第二原因902是空乏暗电流，其是空乏区域中的载体的产生，且此空乏暗电流经由P掺杂区中的间隙、EOR缺陷与其他基板缺陷而产生。暗电流的第三原因903是来自掺杂区域的载子的扩散，而暗电流的第四原因904是来自基极区域的载子的扩散。暗电流的四个原因全部经由硅晶结构中的异常而造成，此异常典型地经由退火、植入、蚀刻或一些其他IC制程步骤来产生。
接着，由于从材料、结构或影像感应器布局不规则部分而感应的应力，可成长缺陷。举例来说，因为沟渠角落与侧壁是粗糙且有缺陷的，沟渠隔离特征边缘将成核缺陷。使用HDP CVD填满沟渠将于这些缺陷上施加应力，且可增殖缺陷的尺寸。图11显示相关应力的特征所产生的电流905。
影像感应器中的暗电流是接面或材料的品质的有效指示器。因此它们是直接与少数载子生命周期有关。在给定掺杂区域中的少数载子是较少的足够电荷载子，其可以是电子或电洞。载子生命周期是需要用以过量少数载子至再结合(亦即，用于电子来结合电洞或保护一缺陷)的平均时间。入射于影像感应器上的光将产生已收集与量测的载子来作为已产生电流。因为光感应载子的产生将导致背景杂讯，使在外部入射光的存在的硅中量测这些暗电流是困难的。在不具有光存在的隔离系统中来隔离硅，将导致杂讯程度降低，并因此启动暗电流的量测。经由量测漏电流而对此隔离系统中的二极管进行反向偏压，以允许硅中的任一内部缺陷的真实的特性。现存的缺陷将开始释放所获得的少数载子，而导致暗电流。少数载子的产生生命周期也与暗电流有关，其中少数载子的产生生命周期之处为电容操作于深空乏。暗电流可降低影像感应器的信噪比，且因此可降低影像感应器的良率。
以前，使用BF3的STI井的植入于大约1E15至3E15使用等离子掺杂来执行以降低暗电流。然而，这类BF3的高剂量会导致影像感应器中的寄生电流。其他高剂量植入也会对影像感应器导致损坏或缺陷。相似地，光二极管中的p与n区域内的离子的掺杂可产生导致增加暗电流的材料中的缺陷。
因此，有一个用于在影像感应器或PV胞中植入一物种的改善方法的需求，且更具体的是，用于在影像感应器或PV胞中的物种的值入来改善暗电流并降低缺陷的需求。
发明内容
于感光装置制造期间，通过已改善的物种的值入来降低感光装置内的暗电流。暗电流可经由光二极管装置中的缺陷来产生，且暗电流可于制造期间使用退火、植入或其他制程步骤来产生。经由将光二极管区域中的工作部件非晶化，可降低缺陷的数量，从而降低造成暗电流的发生原因。
暗电流也可经由相邻STI感应的应力来产生，其中衬(liner)与填满材料所产生的应力会加重工作部件中的缺陷。经由将沟渠的侧壁与底部表面非晶化，可降低于蚀刻处理期间所产生的缺陷。缺陷中的这个降低也减少感光装置中的暗电流。
附图说明
图1为示范影像感应器的剖面图。
图2为示范影像感应器的另一剖面图。
图3为一种示范PV胞的剖面图。
图4A～图4D为影像感应器制造的一实施例。
图5为说明STI井角落的断层的穿透式电子显微镜图像。
图6A～图5D为降低STI中的应力的植入的一实施例。
图7为说明经由低温度所导致的工作部件中的降低的缺陷的示意图。
图8A～图8B为降低井植入缺陷的植入的一实施例。
图9为等离子掺杂系统的方块图。
图10为束线离子布植机的方块图。
图11为描述示范影像感应器中的暗电流的原因的示意图。
图12A～图12B为显示掺杂物的植入来形成p-n接面的流程图。
具体实施方式
图6A～图6D为用来降低STI中的应力的植入的一实施例。在图6A中，蚀刻沟渠160。于此蚀刻期间，可损坏沟渠160的角落169与侧壁170。举例来说，蚀刻将在沟渠160的侧170上产生硅空缺丛集(堆迭错误成核位置)。蚀刻也将产生具有电荷累积的不规则的灰化区域。
在图6B中，执行氧化及/或氮化步骤以产生层161。此可经由炉或沉积来执行。在图6B中，物种500也可植入到沟渠160的壁与底部中。此可在层161的配置期间之前、之后或少一部分。物种500将环绕沟渠160的硅非晶化，以形成非晶化区域501。此非晶化将破坏或移除晶格的长程顺序(long-range order)。此非晶化区域501将移除图6A的沟渠160的蚀刻所产生的一些损坏、将均匀化沟渠160的壁170，以及将移除任一空缺丛集或特征成核位置。因此，于退火期间，沟渠160的壁170可于真实或适当的晶形状的背部成长。
非晶化区域501可移除应力缺陷，此应力缺陷沿着沟渠160的应力边限成核。应力缺陷是经由填满沟渠160的层161来产生。层161的高密度将于沟渠160的壁上施加应力。由于此应力，任一已呈现于沟渠160的壁上的缺陷将会成长，从而产生应力缺陷。若层161填满沟渠160，用于材料162会较少，从而增加应力。非晶化区域501可降低或限制沟渠160的壁上的层161的成长，否则会增加应力。
在图6C中，HDP CVD步骤会以材料162来填满沟渠160。此材料通常是高密度氧化物，不过也可使用一些有机介电层。使用化学机械研磨(CMP)步骤来移除过量的材料162。图6D为已完成的影像感应器。附加P井168、P掺杂区域163、N掺杂区域164、N掺杂区域165、P井166与TG 167到影像感应器。在一可供选择的实施例中，P井166及/或P井168在蚀刻沟渠160之前被掺杂。在P掺杂区域163与N掺杂区域164上，经由沟渠160来施加压缩应力(由箭头600所描述)。然而，因为非晶化区域501的存在，应力的程度相对于图4A至图4D的影像感应器来降低。植入500非晶化缺陷区域，并移除缺陷。这将沿着壁来启动缺陷自由长晶。因此，不会有分离退火的需求。在STI形成(例如p-n接面的形成)之后的制程及其关联的热处理(thermal processing)提供需要这些非晶化侧壁成长所需要的热预算(thermal budget)。此可降低暗电流。
物种500可以是非晶化物种的任一形式。尽管可使用掺杂物种，在一特定实施例中，物种500仍可使用例如氦(He)、氢(H)、氩(Ar)、氪(Kr)、氖(Ne)、氙(Xe)、硅(Si)、锗(Ge)、氧(O)或氮(N)的非掺杂物种。其他非掺杂物种也可使用。在一实施例中，可能不理想的是以掺杂物种植入沟渠160。尽管以掺杂物种植入沟渠160的壁会产生累积表面，因为在沟渠160下会形成另一二极管，也会产生IC中的寄生效应。
对照影像感应器的表面的角植入(angled implant)可改善非晶化区域501的非晶化，并允许沟渠160的壁与底部两者的非晶化。在此例中，角植入意指植入不是垂直于基板的表面或垂直于沟渠160的底部。图6B说明两个角植入，但植入步骤或特定角度的其他数量是可允许的。非晶化植入的剂量范围可大约介于1E11与1E15之间。基于沟渠160的高宽比(亦即，高度至宽度)来配置植入角度与植入能量。植入能量可大约介于0.5keV与20keV之间。其他剂量与能量是可允许的，并且本文所述的制程的实施例并不限于这些特定剂量与能量。
用于物种来将工作部件非晶化的能力是被植入物种、工作部件材料以及所采用剂量比率的功能。导致工作部件变成非晶化的被植入物种的剂量比率是是定义成非晶化临界值。举例来说，处于高剂量比率(例如1e15)，BF2将对硅进行非晶化。然而，处于低剂量比率，BF2将不会对硅进行非晶化。相似地，处于相同剂量比率(1e15)，硼(由于其较轻的质量)将不会对硅工作部件进行非晶化。事实上，硼具有约7e15的非晶化临界值。非晶化的等级会影响于工作部件中产生的损坏的数量。
为了使植入所导致的损失最小化，可修改植入的温度。对于发生于剂量比率超过非晶化临界值的植入来说，可使用冷植入来降低损坏。相似地，若剂量比率接近非晶化临界值，冷植入可以是较佳的。在一特定的实施例中，工作部件维持大约介于+30与-200℃之间，更特别的是介于0℃与-200℃之间。其他温度是可允许的，并且本文所述的制程的实施例不是仅限于大约介于+30℃与-200℃之间。低工作部件温度将降低临界值，其中物种可非晶化工作部件，且也可改善非晶化品质。因为沟渠160的晶格将对于高温度的晶格更靠近，非晶化品质于低温度被改善。低温度也可降低植入所导致的最大深度(end-of-range，EOR)缺陷。硅晶格中的EOR是敲击到刚好低于EOR的多个硅间隙。冷温度低于非晶化临界值，且将增加物种500的某些剂量所导致的非晶化。因此，更多替代的空位于晶格中被更均匀地产生直到EOR。在后来的退火期间，再结晶将于于EOR之间隙中开始，且将往高处移动，其导致应力与EOR缺陷。经由更彻底非晶化一给定区域，每一间隙被提供一较佳机会以回到其替代位置，从而降低EOR缺陷。冷植入也可降低所需的剂量来进行非晶化。图7为说明经由低温度所导致的工作部件中的降低缺陷的示意图。已增加的非晶化与已降低的缺陷可降低暗电流。
低温度或冷植入后的基底品质的改善是经由比较少数载子生命周期来显示。磷(140keV、5E13、于950℃退火)的正常植入产生200μm的少数载子扩散长度。于-60℃执行相同的植入会产生310μm的少数载子扩散长度。此会大于50％生命周期中的改善，且因此结晶品质的改善。
然而，若所要求的植入物种的剂量比率非常低于非晶化临界值，执行热植入来降低缺陷以及降低晶格的损坏。举例来说，此热植入可介于60℃与900℃之间。举例来说，背侧气体冷却/加热、预加热、耐热平台或灯可以用来将基板加热至此提升的温度。植入将从晶格来敲击Si原子。一些被敲击的Si原子可移动到晶格的间隙空间，形成替代空间。执行热植入来允许被敲击的Si原子从间隙空间移动回到晶格。此导致相对于非热植入的较低非晶化与较低空位缺陷。这意指于退火期间较低破坏将需要被修复。
热植入可用于低于非晶化临界值或非晶化程度的植入剂量。以热植入于这些特定剂量来产生较少空位。在一例子中，以相较于非热植入的热植入可改变植入剂量。
图6A至图6D为说明降低从基板(标示如图11中的(5))中的特征驱动应力所产生的暗电流的方法。在此特定的实施例中，由STI的形式产生所述应力。
图11也显示暗电流的多个其他原因，其有关于典型地经由基板的制程所产生的结晶结构的异常。图8A～图8B为用于降低井植入缺陷的植入的一实施例。在图8A中，掺杂P井166与P井168以及蚀刻沟渠160，其导致损坏沟渠160的角落与侧壁。也可执行氧化及/或氮化步骤来产生层161，且HDP CVD步骤以材料162来填满沟渠160。使用化学机械研磨(CMP)步骤来移除过量的材料162。
图8B为已完成的IC的示意图。例如附加P掺杂区域163、N掺杂区域164、N掺杂区域166与TG 167到IC。在蚀刻沟渠160之前或之后，掺杂P井166与P井168。
需要高能量植入来形成P井168或P井166。举例来说，这类高能量植入可产生P井168中的缺陷。这些缺陷导致关联于接面中的暗电流的少数载子生命周期的降低。因为缺陷具有经由少数载子所保护的未保护键结，在P井168的硅晶格的缺陷可作为如用于少数载子的“陷阱(trap)”。在一例子中，这是一个用于P型区域的电子。当光能量的某些数量经由P-N接面吸收时，会激起并形成电子-电洞对(electron-holepairs)。这些电子-电洞对开始朝向各自的导体或价带(valence band)漂移。一旦载子到达这样的带，计数载子，其决定所接收的光能量的数量与形式。在硅中的缺陷将抑制载子，以阻止载子到达带。少数载子生命周期为一载子幸存于晶格中直到被一缺陷所捕捉的时间长度的估计。高缺陷密度将降低载子生命周期。相似地，低缺陷密度将增加载子生命周期。此生命周期被估计是因为所产生载子的数量是已知的，但若这些载子不能量测，则可假设成载子被抑制。
为了使这些缺陷最小化，以及降低植入所导致的剩余损坏，可于低剂量，以及于提升的温度植入P井168或P井166。在图8A的实施例中，仅植入P井168。可使用典型地用于P井168植入的任一物种，包括B、BF3或P。用于植入的剂量可大约介于1E11与1E14之间。根据P井168的所需的深度，来配置植入角度与植入能量。举例来说，植入能量可大约介于50keV与6MeV之间。其他能量范围与剂量也是可允许的，并且本文所述的制程的实施例不限于大约介于50keV与6MeV之间或1E11与1E14之间。
在另一实施例中，相似于图6A～图6D的实施例，植入P井168，并也非晶化沟渠160的壁。
在另一实施例中，非晶化P掺杂区域163与N掺杂区域164以降低暗电流。图11所示暗电流可从空乏区域中的载子产生而发生，且暗电流经由间隙与EOR缺陷而产生。相似地，暗电流可以从掺杂接面与从基极区域的载子的扩散来产生。经由非晶化P掺杂区域163及/或N掺杂区域164，可减少这些区域中的缺陷的数量，从而导致暗电流的降低。所有掺杂植入可留下剩余的损坏。为了使此损害最小化，若使用的掺杂物质入剂量高过非晶化临界值，则执行冷植入。相反地，若掺杂物剂量低于其非晶化临界值，则使用热植入。这些修改植入的形式有助于降低整体剩余损坏后退火，且因此导致执行较佳的掺杂区域。
在又一实施例中，非晶化PV胞的区域以改善少数载子生命周期、改善暗电流或降低缺陷。这将启动PV胞中的效能的改善。具体来说，可非晶化P-N接面、射极或基极。同样地可非晶化光电胞的其他区域。这包括有选择性的射极植入、触点植入、埋入式接面植入、背表面电场植入与隔离植入。在一实施例中，可通过光罩来执行这些植入。所有掺杂植入可留下剩余的损坏。为了使这个损害最小化，若使用的掺杂物植入剂量大于非晶化临界值，则执行冷植入。相反地，若掺杂剂量低于其非晶化临界值，则使用热植入。这些被修改植入的形式有助于降低整体剩余损失后退火，且因此导致执行较佳的掺杂区域。此可被量测来作为掺杂区域的反向饱和电流或暗电流的改善。
图12A～图12B分别绘示例如用于的N型基板与P型基板的流程图，例如与太阳能电池一起使用。在图12A中，基板假设为N型。在此实施例中，首先，执行p型植入，接着执行n型植入。在形成p-n区域后，于前侧与背侧执行n++植入。应注意，每一这些制程可于最小化缺陷的温度执行。如上所述，若植入剂量大于非晶化临界值，冷植入是最佳的，而最佳的热植入则适于剂量低于非晶化临界值。图12B显示p形基板的相似制程的情节。
本文的实施例中所揭示的植入可与包括CIS、BSI影像感应器、CCS感应器与PV胞的感光装置的任一形式一起使用。在需要表面累积层来形成前表面电场(front surface fields，FSF)或被表面电场(back surfacefields，BSF)的例子中(例如是BSI影像感应器的例子)，基于剂量与物种形式，也可以冷植入/热植入来执行植入。例如是具有其他感光装置的例子，这些植入会降低缺陷，且因此降低暗电流的原因。
另外，可使用等离子掺杂系统100或束线离子植入器200来执行本文的实施例中所揭示的植入。图9为等离子掺杂系统100的方块图。图10为束线离子植入器200的方块图。本领域的技术人员应了解，等离子掺杂系统100与束线离子植入器200仅为每一不同等离子掺杂系统与束线离子植入器的多个例子其中之一。再者，本领域的技术人员应了解，例如其他等离子浸没(plasma immersion)或等离子流工具(plasma floodtool)的装置也可用来植入一物种。本文的实施例所揭示的植入也可以丛集或堆迭结构工具来执行。
请参照图9，等离子掺杂系统100包括制程腔体(process chamber)102，其定义出封闭体积103。可通过温度调节系统(未示出)冷却或加热制程腔体102或工作部件138。可将平台134放置于制程腔体102中以支撑工作部件138。也可通过温度调节系统(未示出)冷却或加热平台134。在一例子中，工作部件138可以是具有圆盘形状的半导体晶圆，在一实施例中，例如是直径300mm的硅晶圆。然而，工作部件138并不限于硅晶圆。举例来说，工作部件138也可以是平板、太阳能或高分子基板。可经由静电力或机械力将工作部件138夹紧于平台134的平面上。在一实施例中，平台134可包括具传导性的插针(未示出)，以与工件138产生连接。等离子掺杂系统100更包括配置等离子源101，以从制程腔体102内的植入气体来产生等离子140。等离子源101可以是RF等离子源，或其他本领域技术人员所已知的等离子源。平台134可施加偏压。可经由直流电(DC)或射频(RF)电源供应器来提供此偏压。等离子掺杂系统100更可包括屏蔽环(shield ring)、法拉第感应器(Faraday sensor)或其他的元件。在一些实施例中，等离子掺杂系统100为丛聚式工具(cluster tool)中的一部分，或是在单一的等离子掺杂系统100中有多个连接操作(operatively-linked)的等离子掺杂腔体。因此，许多的等离子掺杂腔体可在真空中被连接在一起。
在操作中，等离子源101被配置以在制程腔体102中产生等离子140。在一实施例中，等离子源是RF等离子源，其使在至少一RF天线中的RF电流共振来产生振荡磁场(oscillating magnetic field)。此振荡磁场使RF电流进入制程腔体102中。在制程腔体102中的RF电流激发且离子化一值入气体以产生等离子140。所施加于平台134、以及因此被施加于工作部件138的偏压将在多个周期的偏压脉冲(bias pulse)期间，使离子由等离子140朝向工作部件138加速。可选择受脉冲平台信号(pulsed platen signal)的频率与/或脉冲的工作周期，以提供所需的剂量率(dose rate)。可选择受脉冲平台信号的振幅以提供所需的能量。在所有其他参数都相同的情况下，较高的能量会造成较深的被植入深度。
请参照图10，其所示为一束线离子植入机200的方块图。再次强调，本领域的技术人员当可了解，束线离子植入机200仅为束线离子植入机的多个例子其中之一。一般来说，束线离子植入机200包括离子源280以产生离子，而这些离子可被提取以形成离子束281，举例来说，离子束281可以是带状束(ribbon beam)或点状束(spot beam)。在一例子中，离子束281可被质量分析，且可由发散的离子束转换为实质上平行于离子轨道的带状束。在一些实施例中，束线离子植入机200可还包括加速或减速单元290。
终端站(end station)211在离子束281的路径上支撑一个或多个工作部件，例如工作部件138，以使所需物种的离子被植入到工作部件138中。在一例子中，工作部件138可以是具有圆盘形状的半导体晶圆，在一实施例中，例如是直径为300mm的硅晶圆。然而，工作部件138并不限于硅晶圆。举例来说，工作部件138也可以是平板、太阳能或高分子基板。终端站211可包括平台295以支撑工作部件138。在一实施例中，终端站211也可包括扫瞄器(未示出)，以使工作部件138垂直于离子束281剖面的长度移动，因此可使离子分布在工件138的整个表面。
离子植入机200可包括本领域技术人员所已知的附加元件，例如自动化工件搬运设备(automated workpiece handling equipment)、法拉第感应器(Faraday sensors)、或是电子喷枪(electron flood gun)。本领域的技术人员可理解，在离子植入期间，离子束所穿过的整个路径为真空。在一些实施例中，束线离子植入机200可包含离子的热植入或冷植入。
本文所用的词汇(term)及措辞(expression)用以描述的词汇，并非用以限定描述的词汇。本发明涵盖与所图示及所述特征(或部分特征)有相同意义的词汇及措辞，并且应了解各种润饰是可允许的。其他润饰、改变以及替代都是可允许的。因此，前文所述仅是作为例示之用，而非用以限定本发明。

Claims (19)

1.一种于工作部件上降低感光装置中的暗电流的方法，包括：
蚀刻该工作部件中的一浅沟渠，该沟渠包括多个侧壁与一底部表面；
执行一氧化或氮化步骤来产生该沟渠的该些侧壁与该底部表面的一层；
非晶化该沟渠的该些侧壁与该底部表面；
以材料填满该沟渠；以及
相邻该沟渠形成该感光装置。
2.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中在该氧化或氮化步骤之前，执行该非晶化。
3.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中在该氧化或氮化步骤之后，执行该非晶化。
4.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中在该氧化或氮化步骤期间至少一部分，执行该非晶化。
5.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中该非晶化包括在介于0.5keV与20keV之间的植入能量，植入离子到该工作部件中。
6.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中该非晶化包括在介于1E11与1E15之间的剂量，植入离子到该工作部件中。
7.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中该非晶化包括植入一未掺杂物种的离子。
8.根据权利要求7所述的于工作部件上降低感光装置中的暗电流的方法，其中该未掺杂物种是选择来自氦、氢、氩、氪、氖、氙、硅、锗、氧与氮所组成的群组。
9.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中在温度低于+30℃下，执行该非晶化。
10.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中在温度介于60℃与900℃之间，执行该非晶化。
11.根据权利要求1所述的于工作部件上降低感光装置中的暗电流的方法，其中该形成包括植入一物种的离子来产生P型区域以及植入一第二物种的离子来产生在该P型区域下的一N型区域。
12.一种于工作部件上降低感光装置中的暗电流的方法，包括：
植入一第一物种的例子至该工作部件中以形成一第一掺杂区域，其中该第一物种的该植入于依靠该第一物种的所需剂量的温度来执行；以及
植入一第二物种的离子到该工作部件中以形成在该第一区域上的一第二掺杂区域，其中第二物种的该植入于依靠该第二物种的所需剂量的温度来执行。
13.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中该感光装置包括影像感应器。
14.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中该感光装置包括光电装置。
15.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中若该第一物种的剂量比率低于工作部件的一非晶化临界值，在介于60℃与900℃之间执行该第一物种的该植入。
16.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中若该第一物种的剂量比率大于工作部件的一非晶化临界值，在介于+30℃与-200℃之间执行该第一物种的该植入。
17.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中若该第二物种的剂量比率低于工作部件的一非晶化临界值，在介于60℃与900℃之间执行该第二物种的该植入。
18.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中若该第二物种的剂量比率大于工作部件的一非晶化临界值，在介于+30℃与-200℃之间执行该第二物种的该植入。
19.根据权利要求12所述的于工作部件上降低感光装置中的暗电流的方法，其中该第一物种的该植入的该温度是依靠大量的该第一物种，而该第二物种的该植入的该温度是依靠大量的该第二物种。
CN2009801425561A 2008-10-31 2009-10-29 在影像感应器与光电接合中改善暗电流与降低缺陷 Expired - Fee Related CN102203944B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US11001308P 2008-10-31 2008-10-31
US61/110,013 2008-10-31
US14863909P 2009-01-30 2009-01-30
US61/148,639 2009-01-30
US12/607,643 2009-10-28
US12/607,643 US8815634B2 (en) 2008-10-31 2009-10-28 Dark currents and reducing defects in image sensors and photovoltaic junctions
PCT/US2009/062545 WO2010051365A2 (en) 2008-10-31 2009-10-29 Improving dark currents and reducing defects in image sensors and photovoltaic junctions

Publications (2)

Publication Number Publication Date
CN102203944A true CN102203944A (zh) 2011-09-28
CN102203944B CN102203944B (zh) 2013-10-09

Family

ID=42129549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801425561A Expired - Fee Related CN102203944B (zh) 2008-10-31 2009-10-29 在影像感应器与光电接合中改善暗电流与降低缺陷

Country Status (7)

Country Link
US (1) US8815634B2 (zh)
EP (1) EP2342751A4 (zh)
JP (1) JP2012507871A (zh)
KR (1) KR20110094181A (zh)
CN (1) CN102203944B (zh)
TW (1) TW201030953A (zh)
WO (1) WO2010051365A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681709A (zh) * 2012-08-16 2014-03-26 全视科技有限公司 具有带负电荷浅沟槽隔离(sti)衬里的像素及其形成方法
CN105826338A (zh) * 2015-01-22 2016-08-03 瑞萨电子株式会社 制造半导体器件的方法
CN106340440A (zh) * 2015-07-08 2017-01-18 力晶科技股份有限公司 半导体元件的制造方法
CN109728010A (zh) * 2017-10-31 2019-05-07 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113764542A (zh) * 2021-08-31 2021-12-07 天津大学 一种氦离子注入提升硅基探测器红外响应的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2304803A1 (en) * 2008-06-11 2011-04-06 Solar Implant Technologies Inc. Solar cell fabrication using implantation
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
KR20120137361A (ko) * 2010-02-09 2012-12-20 인테벡, 인코포레이티드 태양 전지 제조용의 조정가능한 섀도우 마스크 어셈블리
TWI469368B (zh) * 2010-11-17 2015-01-11 Intevac Inc 在太陽能電池製造中供固態磊晶成長之直流電離子注入
JP5508356B2 (ja) 2011-07-26 2014-05-28 シャープ株式会社 固体撮像装置およびその駆動方法、固体撮像装置の製造方法、並びに電子情報機器
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
JP5856868B2 (ja) * 2012-02-17 2016-02-10 国立大学法人九州工業大学 同一基板へのｃｍｏｓ及びトレンチダイオードの作製方法
KR102025718B1 (ko) * 2012-05-15 2019-09-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
JP2014130922A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体装置及びその製造方法
JP6265709B2 (ja) 2013-11-27 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9748290B2 (en) * 2014-02-03 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor with lateral doping gradient
US9984917B2 (en) 2014-05-21 2018-05-29 Infineon Technologies Ag Semiconductor device with an interconnect and a method for manufacturing thereof
KR102252647B1 (ko) 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 및 이미지 센서
JP6491509B2 (ja) * 2015-03-25 2019-03-27 キヤノン株式会社 固体撮像装置及びその製造方法
US9847363B2 (en) * 2015-10-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a radiation sensing region and method for forming the same
CN106981495B (zh) * 2016-01-15 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
KR102394284B1 (ko) * 2017-04-10 2022-05-04 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10304886B2 (en) * 2017-09-28 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
KR20200040131A (ko) 2018-10-08 2020-04-17 삼성전자주식회사 이미지 센서 및 이의 제조 방법
EP3891248A4 (en) 2018-12-03 2022-01-19 FUJIFILM Electronic Materials U.S.A, Inc. ENGRAVING COMPOSITIONS
US11721774B2 (en) * 2020-02-27 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Full well capacity for image sensor
US20220059582A1 (en) * 2020-08-20 2022-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for effective impurity gettering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1612351A (zh) * 2003-10-06 2005-05-04 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
KR100670537B1 (ko) * 2004-12-30 2007-01-16 매그나칩 반도체 유한회사 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
US20070012968A1 (en) * 2003-09-03 2007-01-18 Shinji Yoshida Solid-state imaging device and camera
JP2007134423A (ja) * 2005-11-09 2007-05-31 Sony Corp 半導体装置および半導体装置の製造方法
CN101015064A (zh) * 2004-07-08 2007-08-08 微米技术有限公司 用于图像传感器的氘化结构及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
JPH07142754A (ja) * 1993-11-19 1995-06-02 Matsushita Electric Ind Co Ltd 多結晶シリコン素子の製造方法
US5565690A (en) * 1995-02-02 1996-10-15 Motorola, Inc. Method for doping strained heterojunction semiconductor devices and structure
US5811347A (en) 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
JPH10163129A (ja) * 1996-11-29 1998-06-19 Sony Corp 半導体装置の製造方法
US6239441B1 (en) * 1997-01-20 2001-05-29 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
US5859450A (en) 1997-09-30 1999-01-12 Intel Corporation Dark current reducing guard ring
US6455385B1 (en) * 1998-01-07 2002-09-24 Advanced Micro Devices, Inc. Semiconductor fabrication with multiple low dose implant
JP2000058635A (ja) * 1998-08-11 2000-02-25 Mitsubishi Electric Corp 素子間分離絶縁膜の形成方法及び半導体装置
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6939434B2 (en) 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US6949445B2 (en) 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP2004327493A (ja) * 2003-04-21 2004-11-18 Renesas Technology Corp 半導体装置及びその製造方法
US7102184B2 (en) 2003-06-16 2006-09-05 Micron Technology, Inc. Image device and photodiode structure
US7064406B2 (en) 2003-09-03 2006-06-20 Micron Technology, Inc. Supression of dark current in a photosensor for imaging
JP2005251947A (ja) 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法および固体撮像装置を用いたカメラ
JP2006222379A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体装置およびその製造方法
US20070257315A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Ion implantation combined with in situ or ex situ heat treatment for improved field effect transistors
JP2008066410A (ja) * 2006-09-05 2008-03-21 Sony Corp 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070012968A1 (en) * 2003-09-03 2007-01-18 Shinji Yoshida Solid-state imaging device and camera
CN1612351A (zh) * 2003-10-06 2005-05-04 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
CN101015064A (zh) * 2004-07-08 2007-08-08 微米技术有限公司 用于图像传感器的氘化结构及其形成方法
KR100670537B1 (ko) * 2004-12-30 2007-01-16 매그나칩 반도체 유한회사 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
JP2007134423A (ja) * 2005-11-09 2007-05-31 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681709A (zh) * 2012-08-16 2014-03-26 全视科技有限公司 具有带负电荷浅沟槽隔离(sti)衬里的像素及其形成方法
CN105826338A (zh) * 2015-01-22 2016-08-03 瑞萨电子株式会社 制造半导体器件的方法
CN106340440A (zh) * 2015-07-08 2017-01-18 力晶科技股份有限公司 半导体元件的制造方法
CN109728010A (zh) * 2017-10-31 2019-05-07 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN109728010B (zh) * 2017-10-31 2020-12-22 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN113764542A (zh) * 2021-08-31 2021-12-07 天津大学 一种氦离子注入提升硅基探测器红外响应的方法

Also Published As

Publication number Publication date
TW201030953A (en) 2010-08-16
EP2342751A2 (en) 2011-07-13
WO2010051365A3 (en) 2010-08-12
KR20110094181A (ko) 2011-08-22
WO2010051365A2 (en) 2010-05-06
US20100110239A1 (en) 2010-05-06
JP2012507871A (ja) 2012-03-29
US8815634B2 (en) 2014-08-26
CN102203944B (zh) 2013-10-09
EP2342751A4 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
CN102203944B (zh) 在影像感应器与光电接合中改善暗电流与降低缺陷
KR100654354B1 (ko) 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
US8946818B2 (en) Dark current reduction in back-illuminated imaging sensors
KR100632463B1 (ko) 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
US7238583B2 (en) Back-illuminated imaging device and method of fabricating same
EP2720281B1 (en) Photodiode and method for producing the same, photodiode array, spectrophotometer and solid-state imaging device
KR20080098632A (ko) 고 열 전도율을 가진 반도체 웨이퍼
US6344092B1 (en) Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device
WO2009146264A1 (en) Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer
JPWO2014033982A1 (ja) 半導体素子の製造方法
US10510830B2 (en) N-type polysilicon crystal, manufacturing method thereof, and N-type polysilicon wafer
EP1833100A2 (en) Light-detecting device and manufacturing method thereof
KR100203129B1 (ko) 소오스/드레인 접합 잔류 결함 제거방법
Zhang et al. Investigation of CMOS Image Sensor dark current reduction by optimizing Interface defect
CN115312555A (zh) 图像传感器及制作方法
Teva et al. Gathering effect on dark current for CMOS fully integrated-, PIN-photodiodes
Hockett Front side Gettering for N/N+ (5b)
JP2005311126A (ja) ｐ型シリコン単結晶ウェーハ及びその製造方法
CN106340440A (zh) 半导体元件的制造方法
JPH10144694A (ja) 半導体基板の製造方法およびこの半導体基板を用いた半導体装置
JPH05152556A (ja) 固体撮像装置の製造方法
JPH04342173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131009

Termination date: 20141029

EXPY Termination of patent right or utility model