JP2008066410A - 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ｐ型不純物領域の活性化を低温で行うことを可能にする固体撮像素子の製造方法を提供する。
【解決手段】光電変換が行われる受光センサ部が半導体基体内に形成され、この半導体基体の表面側に配線層又は電極層が形成され、半導体基体に、表面側とは反対の裏面側から光を入射させる裏面照射型構造を有する固体撮像素子を製造する際に、半導体基体の裏面側の部分をアモルファス化してアモルファス半導体層６２を形成する工程と、半導体基体の裏面側へｐ型不純物をイオン注入６３する工程とを、それぞれ行い、その後に、レーザーアニール６５によってｐ型不純物を活性化させることにより、半導体基体の裏面側にｐ型半導体領域３１を形成する。
【選択図】図６

Description

本発明は、裏面照射型の固体撮像素子及びその製造方法、並びにｐ型のＭＯＳトランジスタ（ＰＭＯＳトランジスタ）を有して成る半導体装置及びその製造方法に係わる。

従来、固体撮像素子は、基板表面上に電極や配線を形成し、その上方から光を照射させる、表面照射型構造が一般的である。

しかしながら、固体撮像素子の微細化が進むにつれて、各画素が縮小化されて、電極や配線のピッチが狭くなる。
これにより、受光センサ部のフォトダイオード上の開口率が小さくなり、斜めに入射した光の一部が電極や配線に遮られて、フォトダイオードに届かなくなってくることから、シェーディング等の悪い現象も発生してしまう。

この改善案として、電極や配線が形成された、半導体基体の表面とは反対側から光を照射する、いわゆる裏面照射型の固体撮像素子が提案されている（例えば、特許文献１参照。）。

上記特許文献１に記載された裏面照射型の固体撮像素子は、例えば、以下のようにして製造することができる。
まず、シリコン基板上に形成された多孔質シリコン層上に、シリコン層をエピタキシャル成長させてシリコンエピタキシャル層を形成する。
続いて、このシリコンエピタキシャル層に、画素構造（受光センサや転送チャネル）を作製する。
その後、シリコンエピタキシャル層上に、薄い絶縁膜を介して、多結晶シリコンから成る電荷転送電極（垂直転送電極、水平転送電極）を形成する。
さらに、電荷転送電極を覆って接着層を形成し、この接着層によって、シリコンエピタキシャル層の表面側に支持基板を接着する。
その後、多孔質シリコン層でシリコン基板を剥離し、さらに、剥離して残った多孔質シリコン層を研摩等により除去する。
次に、裏面側の電極を接続するために、シリコンエピタキシャル層の裏面側に、ｐ^＋半導体領域もしくはｎ^＋半導体領域を形成する。
その後、ｐ^＋半導体領域もしくはｎ^＋半導体領域に接続して、ＩＴＯ等の透明電極材を成膜して、裏面側の電極を形成する。

シリコンエピタキシャル層の裏面側に、ｐ^＋半導体領域もしくはｎ^＋半導体領域を形成する際には、ｐ型の不純物もしくはｎ型の不純物をイオン注入した後、注入した不純物の活性化を行う必要がある。この活性化は、接着層等に影響を与えないように、低温で行う必要があり、張り合わせ技術の内容によるが、例えば３００℃以下で行うことが求められている。

このような低温での活性化方法としては、例えば、パルスレーザーによるレーザーアニール法が考えられる。
パルスレーザーによるアニールは、照射時間がナノ秒オーダーであり、かつレーザー照射の影響が、最大で深さ１００ｎｍ程度にしか及ばないために、基板温度を室温にしていても、不純物の活性化を行うことができる。

また、上述の不純物の活性化は、ＭＯＳトランジスタを有する半導体装置を製造する際にも行われる。
ＭＯＳトランジスタを作製する際には、ゲート電極を形成した後に、半導体基体に不純物をイオン注入して、この不純物を活性化させて、ソース・ドレイン領域を形成している。
そして、不純物のチャネル領域への拡散を防ぐために、できるだけ低温、かつ少ない熱履歴（熱量）で、活性化を行うことが求められている。
低温の活性化方法としては、例えば水素注入と低温炉アニールを組み合わせたもの、もしくはレーザーアニール法が取り入れられている。
なかでもレーザーによる活性化は、ゲートの下の不純物プロファイルにほとんど影響を与えることなく活性化を行うことができるので、特に熱的に優れたプロセスである。

特開２００１−２５７３３７号公報

ところで、ｐ型不純物領域をレーザーアニール法によって活性化する場合には、ｎ型不純物領域を活性化する場合に比べて、活性化効率が悪く、シート抵抗値が大きくなるという問題点がある。シート抵抗値で比較すると、ｎ型不純物領域を活性化する場合の３倍以上になる。

ｎ型不純物の代表である、Ｐ（リン）やＡｓ（砒素）は、質量が重いために、結晶シリコン層（シリコン基板やシリコンエピタキシャル層）に注入すると、結晶シリコンのアモルファス化が起こる。
レーザー、特にエキシマレーザーは、結晶シリコンよりもアモルファスシリコンの方が、吸収効率が良くなり、活性化効率が高くなる。
また、固相成長時のように、完全に結晶が壊れた状態で熱活性化を行った場合には、下の単結晶シリコン層の情報を継承して、より良い結晶性、ひいては高い活性化効率を得ることができる。

しかしながら、ｐ型不純物の代表であるＢ（ボロン）は、質量が軽いために、イオン注入しても注入ダメージが小さく、結晶シリコンがアモルファス化することはない。
そのため、レーザー照射で活性化しようとしても、活性化効率が悪く、充分な活性化ができずに、シート抵抗値が大きくなってしまうことになる。

この問題点に対応して、レーザー照射のエネルギーを上げてレーザーアニールを行うことにより、シート抵抗値をｎ型と同程度まで下げることが可能になる。
しかし、レーザー照射のエネルギーを上げることによって、不純物が不必要に拡散してしまう上に、結晶表面もしくは結晶内部に回復困難なダメージを生じることがある。

上述した問題の解決のために、本発明においては、ｐ型不純物領域の活性化を低温で行うことを可能にする固体撮像素子の製造方法及び半導体装置の製造方法、並びにこの製造方法により得られる固体撮像素子及び半導体装置を提供するものである。

本発明の固体撮像素子は、光電変換が行われる受光センサ部が半導体基体内に形成され、この半導体基体の表面側に配線層又は電極層が形成され、半導体基体に、表面側とは反対の裏面側から光を入射させる構造を有し、半導体基体の裏面側にｐ型半導体領域が形成され、このｐ型半導体領域は、多結晶の部分と単結晶の部分とを有するものである。

本発明の固体撮像素子の製造方法は、光電変換が行われる受光センサ部が半導体基体内に形成され、この半導体基体の表面側に配線層又は電極層が形成され、半導体基体に、表面側とは反対の裏面側から光を入射させる構造を有する固体撮像素子を製造する際に、半導体基体の裏面側の部分を単結晶からアモルファス化する工程と、半導体基体の裏面側へｐ型不純物をイオン注入する工程とを、それぞれ行い、その後に、レーザーアニールによってｐ型不純物を活性化させることにより、半導体基体の裏面側にｐ型半導体領域を形成するものである。

本発明の半導体装置は、ｐ型ＭＯＳトランジスタを有して成り、このｐ型ＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型半導体領域は、多結晶の部分と単結晶の部分とを有するものである。

本発明の半導体装置の製造方法は、ｐ型ＭＯＳトランジスタを有する半導体装置を製造する際に、半導体基体の表面の部分を単結晶からアモルファス化する工程と、半導体基体の表面へｐ型不純物をイオン注入する工程とを、それぞれ行い、その後に、レーザーアニールによってｐ型不純物を活性化させることにより、ｐ型ＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型半導体領域を形成するものである。

上述の本発明の固体撮像素子によれば、光電変換が行われる受光センサ部が半導体基体内に形成され、この半導体基体の表面側に配線層又は電極層が形成され、半導体基体に、表面側とは反対の裏面側から光を入射させる構造を有するので、前述した裏面照射型構造を有している。
そして、半導体基体の裏面側にｐ型半導体領域が形成され、このｐ型半導体領域が多結晶の部分と単結晶の部分とを有するので、このｐ型半導体領域の多結晶の部分は、単結晶半導体をアモルファス化してから、アモルファス化したｐ型半導体層を再結晶化させて形成することが可能であり、アモルファス化によりレーザーエネルギーの吸収率を上げて、レーザーアニールによるｐ型不純物の活性化を効率良く行うことが可能になる。

上述の本発明の固体撮像素子の製造方法は、光電変換が行われる受光センサ部が半導体基体内に形成され、この半導体基体の表面側に配線層又は電極層が形成され、半導体基体に、表面側とは反対の裏面側から光を入射させる構造を有する固体撮像素子、即ち前述した裏面照射型構造の固体撮像素子を製造するものである。
そして、上述の本発明の固体撮像素子の製造方法によれば、半導体基体の裏面側の部分を単結晶からアモルファス化する工程と、半導体基体の裏面側へｐ型不純物をイオン注入する工程とを、それぞれ行うので、半導体基体の裏面側の部分にアモルファス半導体層が形成されると共に、このアモルファス半導体層を含む半導体基体の裏面側にｐ型不純物が注入される。アモルファス半導体層は、単結晶の半導体層よりもレーザーエネルギーの吸収率が高いので、アモルファス化によりレーザーエネルギーの吸収率を上げることができる。
さらに、その後に、レーザーアニールによってｐ型不純物を活性化させることにより、半導体基体の裏面側にｐ型半導体領域を形成するので、アモルファス化によりレーザーエネルギーの吸収率が上げられており、効率良くｐ型不純物を活性化することができる。

上述の本発明の半導体装置によれば、ｐ型ＭＯＳトランジスタを有して成り、このｐ型ＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型半導体領域は、多結晶の部分と単結晶の部分とを有するので、このｐ型半導体領域の多結晶の部分は、単結晶半導体をアモルファス化してから、アモルファス化したｐ型半導体層を再結晶化させて形成することが可能であり、アモルファス化によりレーザーエネルギーの吸収率を上げて、レーザーアニールによるｐ型不純物の活性化を効率良く行うことが可能になる。

上述の本発明の半導体装置の製造方法によれば、半導体基体の表面の部分を単結晶からアモルファス化する工程と、半導体基体の表面へｐ型不純物をイオン注入する工程とを、それぞれ行うので、半導体基体の表面の部分にアモルファス半導体層が形成されると共に、このアモルファス半導体層を含む半導体基体の表面にｐ型不純物が注入される。アモルファス半導体層は、単結晶の半導体層よりもレーザーエネルギーの吸収率が高いので、アモルファス化によりレーザーエネルギーの吸収率を上げることができる。
さらに、その後に、レーザーアニールによってｐ型不純物を活性化させることにより、ｐ型ＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型半導体領域を形成するので、アモルファス化によりレーザーエネルギーの吸収率が上げられており、効率良くｐ型不純物を活性化することができる。

上述の本発明の固体撮像素子の製造方法によれば、効率良くｐ型不純物を活性化することができるので、低温で活性化を行うことや、小さいレーザーエネルギーで活性化を行うことが可能になり、半導体基体の結晶に与える影響を抑制することができる。
また、効率良くｐ型不純物を活性化することができるので、裏面側のｐ型半導体領域のシート抵抗値を充分に低減することが可能になる。

上述の本発明の半導体装置の製造方法によれば、効率良くｐ型不純物を活性化することができるので、低温で活性化を行うことや、小さいレーザーエネルギーで活性化を行うことが可能になり、半導体基体の結晶に与える影響を抑制することができる。
また、効率良くｐ型不純物を活性化することができるので、ソース・ドレイン領域を構成するｐ型半導体領域のシート抵抗値を充分に低減することが可能になる。

本発明に係る固体撮像素子の一実施の形態を、図１及び図２に示す。
本実施の形態に係る固体撮像素子１は、フレーム転送（ＦＴ）方式の固体撮像素子に適用した場合である。
この固体撮像素子１は、図１に示すように、画素となる複数の受光センサ部が二次元的に配列されて成る撮像領域２と、撮像領域２の信号電荷を一旦蓄積する蓄積領域３と、蓄積領域３に接続された水平転送レジスタ４と、水平転送レジスタ４の終端に接続された出力回路５とを有して成る。

撮像領域２では、受光センサを兼ねる転送チャネルとなる半導体領域６が、チャネルストップ領域７によって水平方向Ｈにおいて画素数に応じて複数に分割されている。そして、この半導体領域６上に、図示しない絶縁膜を介して水平方向Ｈに延びる帯状の垂直転送電極８が、垂直方向Ｖに複数配列されている。９は、受光センサを兼ねる各垂直転送レジスタを示す。

蓄積領域３では、撮像領域２と同様に、転送チャネルとなる半導体領域６が、チャネルストップ領域７によって水平方向Ｈにおいて画素数に応じて複数に分割されており、半導体領域６上に絶縁膜を介して水平方向Ｈに延びる帯状の垂直転送電極１０が垂直方向Ｖに複数配列されている。１１は、各垂直転送レジスタを示す。

水平転送レジスタ４は、転送チャネルとなる半導体領域上に絶縁膜を介して水平転送電極（図示せず）が複数配列されて構成される。
蓄積領域３及び水平転送レジスタ４は、図示しない遮光材によって、遮光されている。

垂直転送電極８には、例えば４相駆動の転送クロックパルスφＶ_１〜φＶ_４が印加される。転送クロックパルスφＶ_１〜φＶ_４が印加される領域のうち、電極２枚分又は４枚分でかつチャネルストップ領域７で区画された領域、本実施の形態では電極４枚分の領域が、１画素（いわゆる受光センサ部）１２となる。
即ち、フィールド読み出しのときは、垂直転送電極８の２枚分で１画素に相当し、この場合、垂直方向Ｖに隣り合う２画素の信号電荷を加算する。全画素読み出しのときは、垂直転送電極８の４枚分で１画素に相当する。
蓄積領域３の垂直転送電極１０には、例えば４相駆動の転送クロックパルスφＭ_１〜φＭ_４が印加される。
水平転送レジスタ４には、例えば２相駆動の転送クロックパルスφＨ_１及びφＨ_２が印加される。

図２は、図１のＡ−Ａ線上の固体撮像素子１の断面構造を示している。
本実施の形態の固体撮像素子１は、シリコンエピタキシャル層から成るｐ⁻半導体層２１の一方の面、即ち表面に、ｎ型半導体領域（光電変換が行われる受光センサ部を兼ねる埋め込み転送チャネル領域）６が形成され、このｎ型半導体領域６上に絶縁膜２２を介して、例えば多結晶シリコンよりなる２層膜構造の垂直転送電極８が形成されている。
また、ｐ⁻半導体層（ｐ型不純物の濃度が低いｐ型半導体層）２１の他の面、即ち裏面に、ｐ^＋半導体領域（ｐ型不純物の濃度が高いｐ型半導体領域）３１が形成され、さらに、その上に例えばＩＴＯ（インジウム錫酸化物）、ＺｎＯ等からなる透明電極２５が形成されて成る。

ｐ⁻半導体層２１は、比抵抗が１００Ωｃｍ以上、例えば５００Ωｃｍ程度とすることができる。

本実施の形態の固体撮像素子１は、半導体基体（チャネル領域のｎ型半導体領域６が形成されたｐ⁻半導体層２１からｐ^＋半導体領域３１まで）２６の表面側に、垂直転送電極８や水平転送電極等の電極層が形成され、この電極層が形成された表面側とは反対の裏面側から光を入射させる構造、即ち裏面照射型構造となっている。

半導体基体２６は、裏面からの入射光が受光センサ部となるｎ型半導体領域６に入射されるように、薄膜に形成される。例えば、半導体基体２６の厚さｔは、２０μｍ以下に設定することができる。そして、撮像素子側に薄膜の半導体基体２６を支持するための支持基板２７が接着剤２８を介して接着されている。

なお、図示しないが、さらに、裏面の透明電極２５に対向するように、メカニカルシャッタを配置してもよい。
このように、裏面照射型の固体撮像素子１の入射光側の裏面に対向してメカニカルシャッタを配置することにより、スミアの問題を発生しないようにして、高感度で多画素の静止画カメラを実現することができる。

本実施の形態の固体撮像素子１では、特に、裏面側のｐ^＋半導体領域３１が、下層のエピタキシャル層（単結晶）の部分２３と、上層の多結晶の部分２４とから構成されている。
ｐ^＋半導体領域３１のエピタキシャル層の部分２３は、シリコンにｐ型不純物が注入されている。
一方、ｐ^＋半導体領域３１の多結晶の部分２４は、シリコンにｐ型不純物元素だけでなく、さらに他の不純物元素を含有している。

上述の他の不純物元素は、Ｇｅ（ゲルマニウム），Ｓｎ（スズ）から選ばれるＩＶ族元素、又はＮｅ（ネオン），Ａｒ（アルゴン），Ｋｒ（クリプトン），Ｘｅ（キセノン）から選ばれる不活性元素である。
これらの不純物元素は、シリコンに元素のイオンをイオン注入することによって、含有させることが可能である。

なお、これらの不純物元素を注入する代わりに、シリコンをイオン注入することも可能であり、その場合は、ｐ^＋半導体領域３１の多結晶の部分２４が、ｐ型不純物元素を有する多結晶シリコンとなる。

次に、本実施の形態の裏面照射型固体撮像素子１の動作を説明する。
画像光は、透明電極２５が形成された裏面側から入射する。
受光時には、透明電極２５に所定の電圧、例えば５Ｖが印加されて、ｎ型半導体領域６及び高抵抗のｐ⁻半導体層２１は完全空乏化され、光電変換により各画素に一方の電荷（電子）が信号電荷として蓄積される。
強い画像光を受光したとき、余剰の電荷（電子）は、オーバーフローバリア層となるｐ^＋半導体領域３１を通して、透明電極２５へ掃き捨てられる。

所定の受光期間の後、撮像領域２の垂直転送電極８に印加される４相の転送クロックパルスφＶ_１〜φＶ_４（例えば、０Ｖと−９Ｖのクロックパルス）と、蓄積領域３の垂直転送電極１０に印加される４相の転送クロックパルスφＭ_１〜φＭ_４（例えば、０Ｖと−９Ｖのクロックパルス）とによって、各画素の信号電荷は、撮像領域２から蓄積領域３へ高速転送（いわゆるフレームシフト）されて一旦蓄積される。
その後、蓄積領域３の信号電荷は、１ライン毎に水平転送レジスタ４へ転送される。
そして、信号電荷は、水平転送レジスタ４内を転送し、電荷電圧変換されて出力回路５を通じて出力される。

一方、受光期間に透明電極２５に所定のシャッタパルス、例えば３０Ｖ程度のシャッタパルスを印加すると、それまで蓄積されていた電荷は透明電極２５へ掃き捨てられ、いわゆる電子シャッタ動作がなされる。
これによって、露光時間が高精度に制御される。

本実施の形態の固体撮像素子１は、以下のようにして製造することができる。

まず、図３Ａに示すように、半導体基板４１の上面に多孔質半導体層４２を形成する。
例えば、半導体基板４１として、Ｂ（ボロン）等のｐ型不純物を導入した０．０１〜０．０２Ω・ｃｍ程度の比抵抗を有するｐ型単結晶シリコン基板を用いて、多孔質半導体層４２として、多孔質シリコン層を形成する。
多孔質半導体層４２は、例えば陽極化成法によって形成することができる。即ち、多孔質半導体層、例えば多孔質シリコン層４２上に、結晶性に優れたエピタキシャル層が形成されるように、例えば０．５〜３．０ｍＡ／ｃｍ^２の電流密度で、２〜１０分間、例えば８分間にわたって第１の陽極化成処理を施して、多孔率の小さい第１の多孔質シリコン層（図示せず）を形成する。続いて、例えば３〜２０ｍＡ／ｃｍ^２の電流密度で、２〜１０分間、例えば８分間にわたって第２の陽極化成処理を施して、多孔率が中程度の第２の多孔質シリコン層（図示せず）を形成する。次に、例えば４０〜３００ｍＡ／ｃｍ^２の電流密度で、数秒間にわたって第３の陽極化成処理を施して、多孔率が大きい第３の多孔質シリコン層（図示せず）を形成する。
多孔質半導体層４２の厚さｄ_１は、２〜１０μｍ、好ましくは約８μｍとする。

ここで、陽極化成法は、半導体基板４１を陽極としてフッ化水素酸溶液中で通電を行う方法であり、陽極化成法としては、例えば伊東等による「表面技術Ｖｏｌ．４６、Ｎｏ．５、ｐ８〜１３、１９９５『多孔質シリコンの陽極化成』」に記載された二重セル法が知られている。
この方法は、２つの電解溶液槽の間に、多孔質半導体層４２を形成すべき半導体基板４１を配置し、２つの電解溶液槽に直流電源と接続された白金電極を設け、２つの電解溶液槽に電解溶液を入れて、半導体基板４１を陽極とし、白金電極を陰極として、直流電圧を印加することにより、半導体基板４１の一方の面を浸食させて、多孔質化するものである。電解溶液としては、例えば、フッ化水素酸とエチルアルコールの容積比が３：１〜１：１の電解溶液が好ましく使用される。

次に、多孔質半導体層４２の表面に、１０５０℃〜１２００℃、例えば１１００℃で、５〜３０分間にわたって水素アニール処理を施して、多孔質半導体層４２の表面に形成された多数の孔を塞ぐ。

次に、図３Ｂに示すように、多孔質半導体層４２上に、エピタキシャル成長によりｐ⁻半導体層４３を形成する。例えば、ＳｉＨ_４，ＳｉＣｌ_４，ＳｉＣｌ_３，ＳｉＨＣｌ_３，ＳｉＨ_２Ｃｌ_２等のガスを用いて、１０００℃〜１１５０℃、例えば１０７０℃で、多孔質シリコン層上にｐ型シリコン層を０．１μｍ〜１．０μｍの厚さにエピタキシャル成長させる。

ここで、上述した水素アニール処理やエピタキシャル成長の過程において、多孔質半導体層４２は、引張強度が著しく弱くなって、剥離層に転化する。４５はその剥離面を示す。この剥離層は、ｐ⁻半導体層４３が半導体基板４１から剥離することがない程度の引張強度を有している。

次に、図４Ｃに示すように、ｐ⁻半導体層４３の表面に、ｎ型不純物をイオン注入して、転送チャネルとなるｎ型半導体領域６、例えばｎ型シリコン領域を形成する。
また、ｎ型半導体領域６に、水平方向の画素を区分するためや、垂直転送レジスタを区分するための、ｐ型チャネルストップ領域（図１のチャネルストップ領域７等）を形成する。
続いて、ｎ型半導体領域６上に、例えばシリコン酸化膜、シリコン窒化膜等からなる絶縁膜２２を介して、例えば２層膜構造の多結晶シリコンからなる垂直転送電極８を形成し、前述した撮像領域２、蓄積領域３を形成する。さらに、図示しないが、図１の水平転送レジスタ４及び出力回路５も形成して、撮像素子４９を形成する。

次に、図４Ｄに示すように、撮像素子４９側に接着剤２８を用いて支持基板２７を接着する。支持基板２７としては、例えば、不透明なプラスチックフィルムを使用することが可能である。
その後、半導体基板４１を、水又はエチルアルコール等の溶液中に浸して、例えば２５ｋＨｚ・６００Ｗの超音波を半導体基板４１に照射する。その結果、超音波のエネルギーによって、多孔質半導体層４２による剥離層の剥離強度が弱められ、その剥離面４５より半導体基板４１が剥離される。
さらに、支持基板２７側が下になるように、上下を反転させる。この状態を、図５Ｅに示す。

次に、図５Ｆに示すように、ｐ⁻半導体層４３の裏面に残っている多孔質半導体層４２を除去し、ｐ⁻半導体層４３を露出させる。
残余の多孔質半導体層４２の除去は、例えば、ＣＭＰ（化学的機械的研磨）法を用いた研摩や、フッ化水素酸と硝酸の混合液等を用いた回転シリコンエッチング等によって、行うことができる。

次に、図５Ｇに示すように、ｐ⁻半導体層４３の裏面に、前述した不純物元素（Ｇｅ，Ｓｎ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅから選ばれる元素）又はＳｉ（シリコン）をイオン注入６１して、ｐ⁻半導体層４３の一部をアモルファス化して、アモルファス半導体層６２、例えばアモルファスシリコン層を形成する。このイオン注入６１は、例えば、２０ｋｅＶのエネルギーで、１×１０^１５／ｃｍ^２のドーズ量とする。

次に、図６Ｈに示すように、アモルファス半導体層６２が形成されているｐ⁻半導体層４３の裏面側に、ｐ型不純物としてＢ（ボロン）を、Ｂ^＋もしくはＢＦ_２ ^＋により、イオン注入６３する。このとき、イオン注入される深さは、アモルファス半導体層６２よりも深くする。
これにより、アモルファス半導体層６２にｐ型不純物が導入されてｐ^＋層となると共に、ｐ型不純物が導入されたｐ⁻半導体層（エピタキシャル層）４３の一部（上部）がｐ^＋半導体領域６４となる。
このイオン注入６３は、例えば、１０ｋｅＶのエネルギーで、１×１０^１５／ｃｍ^２のドーズ量とする。このドーズ量とした場合、イオン注入６３によって、深さ３０ｎｍ程度のアモルファス半導体層６２が形成される。

次に、図６Ｉに示すように、エキシマレーザー等を使用してレーザーアニール６５を裏面側から行い、裏面側に導入したｐ型不純物を活性化させる。この際、レーザー照射チャンバー内で、一度真空に引いた後に窒素で置換して、レーザーを照射する。基板温度は室温で構わない。
このレーザーアニール６５により、ｐ型不純物が活性化されると共に、ｐ^＋層となっているアモルファス半導体層６２が結晶化されて、ｐ^＋の多結晶半導体層に変化し、図２に示したｐ^＋半導体領域３１の多結晶の部分２４が形成される。
また、ｐ^＋半導体領域６４は、ｐ型不純物が活性化され、図２に示したｐ^＋半導体領域３１の単結晶の部分２３が形成される。
ｐ⁻半導体層４３のうち、ｐ型不純物が導入されていない部分は、ｐ⁻層のまま残り、図２に示したｐ⁻半導体層２１となる。
アモルファス半導体層６２が形成されている状態でレーザーアニール６５を行うことにより、レーザーのエネルギーの吸収率が高くなっており、効率的に不純物の活性化を行うことができる。

次に、図６Ｊに示すように、ｐ^＋半導体領域３１の上に、例えばＩＴＯ，ＺｎＯ等の透明電極２５を形成して、図１及び図２に示した、目的とする裏面照射型の固体撮像素子を製造することができる。

なお、図５Ｇに示したアモルファス化のためのイオン注入６１と、図６Ｈに示したｐ型不純物のイオン注入６３とを、順序を逆にすることも可能である。

ｐ型不純物（Ｂ）のイオン注入６３のドーズ量は、１×１０^１４〜１×１０^１６／ｃｍ^２の範囲とすることが好ましい。

また、アモルファス化のためのイオン注入６１のドーズ量も、１×１０^１４〜１×１０^１６／ｃｍ^２の範囲とすることが好ましい。少なくとも、アモルファス化が起こる臨界ドーズ量以上で、再結晶化が可能なドーズ量の範囲内とする必要がある。
シリコン層をアモルファス化するには、注入する元素の質量にも依存するが、少なくとも１×１０^１４／ｃｍ^２以上のドーズ量が必要である。一方、ドーズ量が１×１０^１７／ｃｍ^２を超えると、再結晶化しにくくなる。

なお、Ａｒ等の不活性元素を注入してアモルファス化を行う場合は、注入量が多いと、その後のレーザー照射時にアブレーションが起こる可能性が高くなる。
そのため、レーザー照射前に２００℃〜３００℃程度のアニールを行って過剰な不活性元素をパージする必要がある。

エキシマレーザーによるレーザーアニール６５は、例えば、パルス信号により間欠的に形成される短冊状のレーザースポットを、幅方向に重なりを有するように移動させていくことにより、実行する。
レーザーのエネルギーは、１００〜５００ｍＪの範囲内、例えば３００ｍＪ程度とする。
短冊状のレーザースポットは、例えば、長さ１０ｃｍ・幅０．１ｍｍ程度とする。
レーザースポットの重ね率は、例えば９６％（即ち幅方向に４％ずつずらしていく）とする。

エキシマレーザーで結晶性を回復できる深さは、最大でも約１００ｎｍ程度である。
そのため、アモルファス化する深さは、レーザーで結晶性が回復する１００ｎｍよりも浅くする。
レーザーエネルギーを、上述のように例えば３００ｍＪ程度とした場合には、結晶性回復する深さは７０ｎｍ程度であるため、アモルファス化する深さを例えば５０ｎｍ程度とする。
なお、結晶性を回復させるために必要となるレーザーエネルギーは、導熱体であるエピタキシャル層の厚さと、アモルファス化したアモルファス半導体層の厚さとに影響を受ける。

フォトダイオードやウェル構造と、レーザーアニールにより不純物を活性化させるｐ型不純物領域とを、１００ｎｍ以上離しておくと、レーザーの影響がほとんど及ぶことがない。このため、不純物プロファイルのボケや結晶層へのダメージが少なくなり、暗電流やノイズの発生を少なくすることができる。

なお、ｎ型半導体領域では、注入するｎ型不純物元素がＰ（リン）もしくはＡｓ（砒素）であり、比較的重い元素であるため、注入した時点で不純物注入領域がアモルファス化されることから、新たにアモルファス化のための元素を注入する必要はない。

上述の本実施の形態に係る固体撮像素子１によれば、裏面照射型構造であるので、受光開口率を１００％、或いは１００％近くにすることができ、高感度の固体撮像素子を実現することができる。

そして、ｐ⁻半導体層２１の裏面にｐ^＋半導体領域３１及び透明電極２５を順次形成していることにより、裏面側に電荷を掃き捨てるようにした電子シャッタ機能を持たせることができる。

また、本実施の形態の固体撮像素子１は、半導体基体２６の裏面側に形成されたｐ^＋半導体領域３１が、単結晶の部分２３と多結晶の部分２４とを有しており、このうち、多結晶の部分２４に、アモルファス化のために注入したＩＶ族元素（Ｓｉ，Ｇｅ，Ｓｎ）又は不活性元素（Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ）を含有している。
さらに、本実施の形態の固体撮像素子１は、レーザーアニール６５によるレーザー痕や、単結晶の部分２３と多結晶の部分２４との界面により、他の製造方法により製造した固体撮像素子と判別することが可能である。

半導体基体２６の裏面側に形成されたｐ^＋半導体領域３１の多結晶の部分２４は、前述した製造方法に示したように、単結晶半導体をアモルファス化してから、アモルファス化したｐ型半導体層を再結晶化させて形成することが可能であり、アモルファス化によりレーザーエネルギーの吸収率を上げて、レーザーアニールによるｐ型不純物の活性化を効率良く行うことが可能になる。

本実施の形態の固体撮像素子１の製造方法では、（ＩＶ族元素又は不活性元素をイオン注入６１することにより）ｐ⁻半導体層４３の一部をアモルファス化してアモルファス半導体層６２を形成する工程と、ｐ⁻半導体層４３へｐ型不純物をイオン注入６３する工程とをそれぞれ行うので、アモルファス半導体層６２のレーザーの吸収率が元のｐ⁻半導体層（単結晶半導体）４３のレーザーの吸収率より高いことから、アモルファス化によりレーザーエネルギーの吸収率を上げることができる。
さらに、その後に、レーザーアニール６５によってｐ型不純物を活性化させることにより裏面側にｐ^＋半導体領域３１を形成するので、アモルファス化によりレーザーエネルギーの吸収率が上げられており、効率良くｐ型不純物を活性化することができる。
これにより、より低温で活性化を行うことや、より小さいレーザーエネルギーで活性化を行うことが可能になり、結晶に与える影響を抑制することができる。
また、効率良くｐ型不純物を活性化することができるので、裏面側のｐ^＋半導体領域３１のシート抵抗値を充分に低減することが可能になる。

上述の実施の形態では、フレーム転送（ＦＴ）方式のＣＣＤ固体撮像素子に本発明を適用した場合であったが、その他の構成の固体撮像素子にも本発明を適用することができる。
インターライン転送（ＩＴ）方式やフレーム−インターライン転送（ＦＩＴ）方式のＣＣＤ固体撮像素子、ＣＭＯＳ型固体撮像素子のいずれであっても、裏面照射型構造であれば、同様に本発明を適用することができる。ＣＣＤ固体撮像素子では、半導体基体の表面側に垂直転送電極や水平転送電極等の電極層が形成されているが、ＣＭＯＳ型固体撮像素子では、半導体基体の表面側にＭＯＳトランジスタのゲート電極や配線層が形成されている。

続いて、本発明の半導体装置及びその製造方法の一実施の形態として、ｐ型ＭＯＳトランジスタを有する半導体装置をその製造方法と共に示す。
本実施の形態の半導体装置は、ｐ型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）を有して成り、特にｐ型ＭＯＳトランジスタのｐ^＋半導体領域から成るソース・ドレイン領域の構成及び形成方法に特徴を有している。
以下、図面を参照して、本実施の形態の半導体装置の製造方法を説明する。各図面において、ｐ型ＭＯＳトランジスタの部分のみ示しており、それ以外の部品を形成する部分は従来と同様であるため図示を省略している。

まず、例えばシリコンから成る半導体基体（半導体基板又は半導体エピタキシャル層）７１に、ＬＯＣＯＳ（局所酸化法）又はＳＴＩ（トレンチ素子分離法）によって素子分離層を形成する。
その後、半導体基体７１にｎ型半導体ウェル領域を形成し、ゲート絶縁膜７２として酸化膜を熱酸化等の方法で形成する。その上に、多結晶シリコン層を形成して、この多結晶シリコン層をパターニングすることにより、ゲート電極７３を形成する。
続いて、ゲート電極７３の両側の半導体基体７１表面に、ｐ型不純物、例えばＢ（ボロン）をイオン注入して、ＬＤＤ（Lightly Doped Drain ）領域となるｐ⁻半導体領域７４（ｐ型不純物の濃度が低いｐ型半導体領域）を形成する。このｐ⁻半導体領域７４を形成した状態を、図７Ａに示す。

次に、ゲート電極７１を覆って、ＣＶＤ法等により例えばＳｉＯ_２層を形成した後、エッチバックを行う。これにより、図７Ｂに示すように、エッチバック後に残ったＳｉＯ_２層で、ゲート電極７３の側壁にサイドウォール絶縁層７５を形成する。

次に、図７Ｃに示すように、ゲート電極７３及びサイドウォール絶縁層７５をマスクとして利用して、前述した固体撮像素子１の製造方法の実施の形態と同様に、不純物元素（Ｇｅ，Ｓｎ，Ｎｅ，Ａｒ，Ｋｒから選ばれる元素）又はＳｉ（シリコン）をイオン注入８１する。これにより、半導体基体７１の表面、即ちｐ⁻半導体領域７４の表面をアモルファス化して、アモルファス半導体層７６、例えばアモルファスシリコン層を形成する。このイオン注入８１は、例えば、２０ｋｅＶのエネルギーで、１×１０^１５／ｃｍ^２のドーズ量とする。

次に、図８Ｄに示すように、ゲート電極７３及びサイドウォール絶縁層７５をマスクとして利用して、ｐ型不純物としてＢ（ボロン）を、イオン注入８２して、半導体基体７１の表面から、アモルファス半導体層７６よりも深いある程度の深さまで、ｐ^＋半導体領域（ｐ型不純物の濃度が高いｐ型半導体領域）７７を形成する。ｐ⁻半導体領域７４は、内側だけに残り、前述したＬＤＤ領域７４が形成される。
このイオン注入８２は、例えば、１０ｋｅＶのエネルギーで、１×１０^１５／ｃｍ^２のドーズ量とする。このドーズ量とした場合、イオン注入８２によって、深さ３０ｎｍ程度のアモルファス半導体層７６が形成される。

次に、図８Ｅに示すように、エキシマレーザー等を使用してレーザーアニール８３を行うことにより、イオン注入したｐ型不純物を活性化させる。この際、レーザー照射チャンバー内で、一度真空に引いた後に窒素で置換して、レーザーを照射する。基板温度は室温で構わない。
このレーザーアニール８３により、アモルファス半導体層７６は、ｐ型不純物が活性化されると共に、結晶化されて多結晶半導体層７８となる。
また、このレーザーアニール８３により、ｐ^＋半導体領域７７は、ｐ型不純物が活性化される。
これらｐ^＋半導体領域７７及び多結晶半導体層７８によって、ｐ型半導体領域から成るＭＯＳトランジスタのソース・ドレイン領域７９が形成される。
このとき、レーザーのエネルギーがサイドウォール絶縁層７５のＳｉＯ_２を透過するので、サイドウォール絶縁層７５の下のＬＤＤ領域７４のｐ型不純物を、同時に活性化させることができる。
アモルファス半導体層７６が形成されている状態でレーザーアニール８３を行うことにより、レーザーのエネルギーの吸収率が高くなっており、効率的に不純物の活性化を行うことができる。

このようにして、図８Ｆに示すように、ゲート電極７３と、ソース・ドレイン領域７９とを有して成るｐ型ＭＯＳトランジスタ８０を形成することができる。
その後は、必要に応じて、層間絶縁層、層間絶縁層を貫通するコンタクトホール、電極層、配線層等を形成して、ｐ型ＭＯＳトランジスタ８０を有する半導体装置を製造することができる。

なお、図７Ｃに示したアモルファス化のためのイオン注入８１と、図８Ｄに示したｐ型不純物のイオン注入８２とを、順序を逆にすることも可能である。

ｐ型不純物（Ｂ）のイオン注入８２のドーズ量は、１×１０^１４〜１×１０^１６／ｃｍ^２の範囲とすることが好ましい。

また、アモルファス化のためのイオン注入８１のドーズ量も、１×１０^１４〜１×１０^１６／ｃｍ^２の範囲とすることが好ましい。少なくとも、アモルファス化が起こる臨界ドーズ量以上で、再結晶化が可能なドーズ量の範囲内とする必要がある。
シリコン層をアモルファス化するには、注入する元素の質量にも依存するが、少なくとも１×１０^１４／ｃｍ^２以上のドーズ量が必要である。一方、ドーズ量が１×１０^１７／ｃｍ^２を超えると、再結晶化しにくくなる。

なお、Ａｒ等の不活性元素を注入してアモルファス化を行う場合は、注入量が多いと、その後のレーザー照射時にアブレーションが起こる可能性が高くなる。
そのため、レーザー照射前に２００℃〜３００℃程度のアニールを行って過剰な不活性元素をパージする必要がある。

エキシマレーザーによるレーザーアニール８３は、例えば、パルス信号により間欠的に形成される短冊状のレーザースポットを、幅方向に重なりを有するように移動させていくことにより、実行する。
レーザーのエネルギーは、１００〜５００ｍＪの範囲内、例えば３００ｍＪ程度とする。
短冊状のレーザースポットは、例えば、長さ１０ｃｍ・幅０．１ｍｍ程度とする。
レーザースポットの重ね率は、例えば９６％（即ち幅方向に４％ずつずらしていく）とする。

エキシマレーザーで結晶性を回復できる深さは、最大でも約１００ｎｍ程度である。
そのため、アモルファス化する深さは、レーザーで結晶性が回復する１００ｎｍよりも浅くする。
レーザーエネルギーを、上述のように例えば３００ｍＪ程度とした場合には、結晶性回復する深さは７０ｎｍ程度であるため、アモルファス化する深さを例えば５０ｎｍ程度とする。
なお、結晶性を回復させるために必要となるレーザーエネルギーは、導熱体である単結晶半導体層の厚さと、アモルファス化したアモルファス半導体層の厚さとに影響を受ける。

上述した製造方法により製造した半導体装置では、ｐ型ＭＯＳトランジスタ８０のソース・ドレイン領域７９の多結晶の部分（多結晶半導体層７８）に、アモルファス化のために注入した元素（Ｓｉ，Ｇｅ，Ｓｎ，Ｎｅ，Ａｒ，Ｋｒから選ばれる元素）を含有している。
さらに、レーザーアニール８３によるレーザー痕や、単結晶の部分（ｐ^＋半導体領域７７）と多結晶の部分（多結晶半導体層７８）との界面が残っているので、他の製造方法により製造した半導体装置と判別することが可能である。

本実施の形態の半導体装置の製造方法では、（ＩＶ族元素又は不活性元素をイオン注入８１することにより）半導体基体７１の一部をアモルファス化してアモルファス半導体層７６を形成する工程と、半導体基体７１へｐ型不純物をイオン注入８２する工程とをそれぞれ行うので、アモルファス半導体層７６のレーザーの吸収率が元の半導体基体（単結晶半導体）７１のレーザーの吸収率より高いことから、アモルファス化によりレーザーエネルギーの吸収率を上げることができる。
さらに、その後に、レーザーアニール８３によってｐ型不純物を活性化させることによりｐ型ＭＯＳトランジスタ８０のソース・ドレイン領域７９のｐ型半導体領域を形成するので、アモルファス化によりレーザーエネルギーの吸収率が上げられており、効率良くｐ型不純物を活性化することができる。
これにより、より低温で活性化を行うことや、より小さいレーザーエネルギーで活性化を行うことが可能になり、結晶に与える影響を抑制することができる。
また、効率良くｐ型不純物を活性化することができるので、ｐ型ＭＯＳトランジスタ８０のソース・ドレイン領域７９のシート抵抗値を充分に低減することが可能になる。

ところで、ｎ型半導体領域、例えばｎ型ＭＯＳトランジスタのソース・ドレイン領域では、注入するｎ型不純物元素がＰ（リン）もしくはＡｓ（砒素）であり、比較的重い元素であるため、注入した時点で不純物注入領域がアモルファス化されることから、新たにアモルファス化のための元素を注入する必要はない。

上述の実施の形態では、ソース・ドレイン領域７９の内側にＬＤＤ領域７４を形成した構成に、本発明を適用したが、ソース・ドレイン領域の内側にＬＤＤ領域の代わりにエクステンション領域を形成した構成にも、同様に本発明を適用することができる。

なお、上述した各実施の形態の説明では、アモルファス半導体層６２，７６に対してレーザーアニール６５，８３を行うことにより、アモルファス半導体層６２，７６を結晶化させて多結晶の半導体層を形成している。
これに対して、アモルファス化のイオン注入の条件やレーザーアニールの条件によっては、完全に１００％再結晶化せずに、一部がアモルファス状態で残ることも有りうる。
本発明は、このように一部がアモルファス状態で残る場合も、含むものである。
固体撮像素子又はｐ型ＭＯＳトランジスタの特性や、ｐ^＋半導体領域と電極とのコンタクト抵抗等に、特に問題を生じない限りは、一部がアモルファス状態で残っていても構わない。

また、上述した各実施の形態の説明では、半導体基体等の半導体を、例えばシリコンとしているが、シリコン以外の半導体（化合物半導体等）を使用した場合でも、本発明を適用することが可能である。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の固体撮像素子の一実施の形態の概略構成図（平面図）である。 図１のＡ−Ａにおける断面図である。 Ａ、Ｂ 図１及び図２の固体撮像素子の製造方法を示す製造工程図である。 Ｃ、Ｄ 図１及び図２の固体撮像素子の製造方法を示す製造工程図である。 Ｅ〜Ｇ 図１及び図２の固体撮像素子の製造方法を示す製造工程図である。 Ｈ〜Ｊ 図１及び図２の固体撮像素子の製造方法を示す製造工程図である。 Ａ〜Ｃ 本発明の半導体装置の一実施の形態の製造方法を示す製造工程図である。 Ｄ〜Ｆ 本発明の半導体装置の一実施の形態の製造方法を示す製造工程図である。

符号の説明

１ 固体撮像素子、２ 撮像領域、３ 蓄積領域、４ 水平転送レジスタ、５ 出力回路、６ ｎ型半導体領域（転送チャネル領域）、７ チャネルストップ領域、８，１０ 垂直転送電極、１１ 垂直転送レジスタ、２１ ｐ⁻半導体層、２３ エピタキシャル層（単結晶）の部分、２４ 多結晶の部分、２５ 透明電極、２６，７１ 半導体基体、２７ 支持基板、３１ ｐ^＋半導体領域、４１ 半導体基板、４２ 多孔質半導体層、４３ ｐ⁻半導体層、６１，６３，８１，８２ イオン注入、６２，７６ アモルファス半導体層、６５，８３ レーザーアニール、７３ ゲート電極、７４ ｐ⁻半導体領域（ＬＤＤ領域）、７５ サイドウォール絶縁層、７７ ｐ^＋半導体領域、７８ 多結晶半導体層、７９ ソース・ドレイン領域、８０ ｐ型ＭＯＳトランジスタ

Claims (14)

1. 光電変換が行われる受光センサ部が半導体基体内に形成され、
   前記半導体基体の表面側に、配線層又は電極層が形成され、
   前記半導体基体に、前記表面側とは反対の裏面側から光を入射させる構造を有し、
   前記半導体基体の前記裏面側に、ｐ型半導体領域が形成され、
   前記ｐ型半導体領域は、多結晶の部分と単結晶の部分とを有する
   ことを特徴とする固体撮像素子。
2. 前記ｐ型半導体領域の前記多結晶の部分に、Ｓｉ，Ｇｅ，Ｓｎから選ばれるＩＶ族元素、又は、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅから選ばれる不活性元素を、含有していることを特徴とする請求項１に記載の固体撮像素子。
3. 光電変換が行われる受光センサ部が半導体基体内に形成され、
   前記半導体基体の表面側に、配線層又は電極層が形成され、
   前記半導体基体に、前記表面側とは反対の裏面側から光を入射させる構造を有する固体撮像素子を製造する方法であって、
   前記半導体基体の前記裏面側の部分を単結晶からアモルファス化する工程と、前記半導体基体の前記裏面側へｐ型不純物をイオン注入する工程とを、それぞれ行い、
   その後に、レーザーアニールによって前記ｐ型不純物を活性化させることにより、前記半導体基体の裏面側にｐ型半導体領域を形成する
   ことを特徴とする固体撮像素子の製造方法。
4. 前記アモルファス化する工程において、Ｓｉ，Ｇｅ，Ｓｎから選ばれるＩＶ族元素、又は、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅから選ばれる不活性元素を、前記半導体基体の前記裏面側の部分に注入することを特徴とする請求項３に記載の固体撮像素子の製造方法。
5. 前記アモルファス化する工程において、前記半導体基体に注入する元素の注入量を、１×１０^１４／ｃｍ^２〜１×１０^１６／ｃｍ^２の範囲内とすることを特徴とする請求項４に記載の固体撮像素子の製造方法。
6. 前記レーザーアニールによってｐ型不純物を活性化させる際に、前記半導体基体のアモルファス化した部分を再結晶化させることを特徴とする請求項３に記載の固体撮像素子の製造方法。
7. 前記半導体基体をアモルファス化する深さを、前記レーザーによって再結晶化される深さよりも、浅くすることを特徴とする請求項６に記載の固体撮像素子の製造方法。
8. ｐ型ＭＯＳトランジスタを有して成り、
   前記ｐ型ＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型半導体領域は、多結晶の部分と単結晶の部分とを有する
   ことを特徴とする半導体装置。
9. 前記ｐ型半導体領域の前記多結晶の部分に、Ｓｉ，Ｇｅ，Ｓｎから選ばれるＩＶ族元素、又は、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅから選ばれる不活性元素を、含有していることを特徴とする請求項８に記載の半導体装置。
10. ｐ型ＭＯＳトランジスタを有する半導体装置を製造する方法であって、
    半導体基体の表面の部分を単結晶からアモルファス化する工程と、前記半導体基体の表面へｐ型不純物をイオン注入する工程とを、それぞれ行い、
    その後に、レーザーアニールによって前記ｐ型不純物を活性化させることにより、前記ｐ型ＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型半導体領域を形成する
    ことを特徴とする半導体装置の製造方法。
11. 前記アモルファス化する工程において、Ｓｉ，Ｇｅ，Ｓｎから選ばれるＩＶ族元素、又は、Ｎｅ，Ａｒ，Ｋｒ，Ｘｅから選ばれる不活性元素を、前記半導体基体の前記裏面側の部分に注入することを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記アモルファス化する工程において、前記半導体基体に注入する元素の注入量を、１×１０^１４／ｃｍ^２〜１×１０^１６／ｃｍ^２の範囲内とすることを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記レーザーアニールによってｐ型不純物を活性化させる際に、前記半導体基体のアモルファス化した部分を再結晶化させることを特徴とする請求項１０に記載の半導体装置の製造方法。
14. 前記半導体基体をアモルファス化する深さを、前記レーザーによって再結晶化される深さよりも、浅くすることを特徴とする請求項１３に記載の半導体装置の製造方法。

Images