JP5856868B2 - 同一基板へのcmos及びトレンチダイオードの作製方法 - Google Patents
同一基板へのcmos及びトレンチダイオードの作製方法 Download PDFInfo
- Publication number
- JP5856868B2 JP5856868B2 JP2012032503A JP2012032503A JP5856868B2 JP 5856868 B2 JP5856868 B2 JP 5856868B2 JP 2012032503 A JP2012032503 A JP 2012032503A JP 2012032503 A JP2012032503 A JP 2012032503A JP 5856868 B2 JP5856868 B2 JP 5856868B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- substrate
- cmos
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
1.CMOS回路のwell構造に注入されたドーパントの拡散のための熱処理と、基板表面へのCMOS回路の絶縁分離酸化膜の形成のための熱処理と、トレンチ内壁のスキャロップ低減のための熱酸化膜形成のための熱処理と、トレンチ内壁の内側(周囲)にPN接合(ドーパント拡散)を形成するための熱処理とのそれぞれのタイミングを互いに考慮した作製方法の確立
2.CMOS回路作製におけるCMOS回路の絶縁分離用SiO2膜の形成と、トレンチダイオード作製におけるスキャロップ低減のためのトレンチ内壁へのSiO2膜の形成とを略同時に行う作製方法の確立
3.トレンチ内壁周囲へのドーパント拡散時における、トレンチ内壁以外の領域、例えばCMOS回路領域へのドーパント拡散を防止する方法の確立
2,4,5 SiO2膜
3 SiN膜
6 トレンチ
7 フォトレジスト
8 P−well
9 N−well
10 PSG膜
11 N+拡散層
Claims (6)
- CMOS作製のための800℃以上で且つ30分以上の熱処理工程の少なくとも一部と、トレンチダイオード作製のための800℃以上で且つ30分以上の熱処理工程の少なくとも一部とを同時に行う同一基板へのCMOS及びトレンチダイオードの作製方法であって、トレンチの内壁部にドーパント拡散を生じさせる際に基板のCMOS形成領域にまで前記ドーパント拡散が生じることを防止する拡散防止膜を、基板にトレンチを形成する前に、P−well及びN−wellを形成するためにドーパントのイオン注入を行った後のCVDによる基板上へのシリコン窒化膜の形成に続けて、CVDにより予め形成する、ことを特徴とする同一基板へのCMOS及びトレンチダイオードの作製方法。
- P−well及びN−well形成のためにドーパントのイオン注入が行なわれた基板表面にCMOS回路の絶縁分離用SiO2膜を形成するための熱処理と、前記トレンチ内壁に前記トレンチ内壁のスキャロップを低減するために使用されるSiO2膜を形成するための熱処理とを、同時に行うようにした、請求項1に記載の同一基板へのCMOS及びトレンチダイオードの作製方法。
- 基板に形成されたP−well及びN−wellの拡散のための熱処理と、前記トレンチ内壁に前記トレンチ内壁のスキャロップを低減するために使用されるSiO2膜を形成するための熱処理とを、同時に行うようにした、請求項1に記載の同一基板へのCMOS及びトレンチダイオードの作製方法。
- P−well及びN−well形成のためにドーパントのイオン注入が行なわれた基板表面にCMOS回路の絶縁分離用SiO2膜を形成するための熱処理と、前記基板に形成されたP−well及びN−wellの拡散のための熱処理と、前記トレンチ内壁に前記トレンチ内壁のスキャロップを低減するために使用されるSiO2膜を形成するための熱処理とを、同時に行うようにした、請求項1に記載の同一基板へのCMOS及びトレンチダイオードの作製方法。
- 基板に形成されたP−well及びN−wellの拡散のための熱処理と、前記トレンチの内壁部にドーパント拡散を生じさせるための熱処理とを、同時に行うようにした、請求項1に記載の同一基板へのCMOS及びトレンチダイオードの作製方法。
- 基板にトレンチを形成する前の、且つ、基板にP−well及びN−wellを形成するためにドーパントのイオン注入を行なった後の工程の中で、前記イオン注入した基板表面上へのCVDによるSiO2膜及びその上のシリコン窒化膜の形成に続けて、前記シリコン窒化膜上に、後に行われる熱処理であって基板の表面及びトレンチ内壁に形成されたPSG膜からトレンチの内壁部にP(リン)を拡散してpn接合を形成するための熱処理の際に前記PSG膜からのP(リン)がCMOS形成領域に拡散することを防止するためのSiO2膜を、同じCVDにより予め形成するようにした、請求項1に記載の同一基板へのCMOS及びトレンチダイオードの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032503A JP5856868B2 (ja) | 2012-02-17 | 2012-02-17 | 同一基板へのcmos及びトレンチダイオードの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032503A JP5856868B2 (ja) | 2012-02-17 | 2012-02-17 | 同一基板へのcmos及びトレンチダイオードの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013168611A JP2013168611A (ja) | 2013-08-29 |
JP5856868B2 true JP5856868B2 (ja) | 2016-02-10 |
Family
ID=49178778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032503A Expired - Fee Related JP5856868B2 (ja) | 2012-02-17 | 2012-02-17 | 同一基板へのcmos及びトレンチダイオードの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5856868B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02278874A (ja) * | 1989-04-20 | 1990-11-15 | Hitachi Ltd | 固体撮像素子及びその製造方法 |
JP3325536B2 (ja) * | 1999-03-26 | 2002-09-17 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置 |
JP2005158834A (ja) * | 2003-11-21 | 2005-06-16 | Sanyo Electric Co Ltd | 光半導体装置 |
CN103199017B (zh) * | 2003-12-30 | 2016-08-03 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
JP5374941B2 (ja) * | 2008-07-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置及び電子機器 |
US8815634B2 (en) * | 2008-10-31 | 2014-08-26 | Varian Semiconductor Equipment Associates, Inc. | Dark currents and reducing defects in image sensors and photovoltaic junctions |
-
2012
- 2012-02-17 JP JP2012032503A patent/JP5856868B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013168611A (ja) | 2013-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4211696B2 (ja) | 固体撮像装置の製造方法 | |
JP6231741B2 (ja) | 固体撮像装置およびその製造方法 | |
TWI508271B (zh) | 固態影像拾取裝置及其製造方法 | |
US8618458B2 (en) | Back-illuminated CMOS image sensors | |
KR101443438B1 (ko) | 후방 조명식 cmos 이미지 센서 | |
CN108886044B (zh) | 用于制造改进的nir cmos传感器的方法 | |
US20100207231A1 (en) | Solid-state image device and method of manufacturing the same | |
JP2010192794A (ja) | 固体撮像装置とその製造方法および撮像装置 | |
JP2013012556A (ja) | 固体撮像装置とその製造方法、および電子機器 | |
JP2010114409A (ja) | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 | |
JP2010003928A (ja) | 固体撮像装置及びその製造方法 | |
TW201338143A (zh) | 背照式感測裝置及其製作方法 | |
TWI532159B (zh) | 影像感測器裝置與其形成方法與影像感測器陣列元件 | |
TW200929535A (en) | Image sensor and method for manufacturing the same | |
JP2007067401A (ja) | イメージセンサ及びその製造方法 | |
CN106129074B (zh) | 背照式cmos图像传感器 | |
TW202135171A (zh) | 用於光電元件信噪比的增強的結構和材料工程方法 | |
JP5481419B2 (ja) | 半導体装置の製造方法 | |
US8133769B1 (en) | Methods for gettering in semiconductor substrate | |
WO2013097660A1 (zh) | 图像传感器及其制备方法 | |
JP2009016431A (ja) | 半導体基板及び半導体素子の製造方法 | |
TWI722598B (zh) | 影像感測器結構及其形成方法 | |
JP2012199417A (ja) | 高アスペクト比のトレンチ構造を有する半導体デバイスの製造方法 | |
TW200917470A (en) | Method for manufacturing of the image sensor | |
CN103441132A (zh) | 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5856868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |