JPH05152556A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH05152556A JPH05152556A JP3312074A JP31207491A JPH05152556A JP H05152556 A JPH05152556 A JP H05152556A JP 3312074 A JP3312074 A JP 3312074A JP 31207491 A JP31207491 A JP 31207491A JP H05152556 A JPH05152556 A JP H05152556A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- photodiode
- imaging device
- state imaging
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 重金属の汚染がなく、基板バイアス電圧のば
らつきが小さく、縦抜き電子シャッター印加電圧が低い
固体撮像装置を提供する。 【構成】 ８００ＫｅＶから１．５ＭｅＶの高加速イオ
ン注入を用いて、シリコン基板１１にボロン１４を注入
し、１１５０℃以下の低温で熱処理してｐ型ウエル領域
１５を形成することにより、重金属汚染がなく、フォト
ダイオードｎ領域２０とｐ型ウエル領域１５の接合が安
定した状態で形成されるため、縦型オーバーフロードレ
インのためのシリコン基板１１に印加する逆バイアス電
圧のばらつきが小さくなり、また、縦抜き電子シャッタ
ーに必要なシリコン基板１１に印加する電圧も低くな
る。
らつきが小さく、縦抜き電子シャッター印加電圧が低い
固体撮像装置を提供する。 【構成】 ８００ＫｅＶから１．５ＭｅＶの高加速イオ
ン注入を用いて、シリコン基板１１にボロン１４を注入
し、１１５０℃以下の低温で熱処理してｐ型ウエル領域
１５を形成することにより、重金属汚染がなく、フォト
ダイオードｎ領域２０とｐ型ウエル領域１５の接合が安
定した状態で形成されるため、縦型オーバーフロードレ
インのためのシリコン基板１１に印加する逆バイアス電
圧のばらつきが小さくなり、また、縦抜き電子シャッタ
ーに必要なシリコン基板１１に印加する電圧も低くな
る。
Description
【０００１】
【産業上の利用分野】本発明は、縦型オーバーフロード
レイン構造を有する固体撮像装置の製造方法に関する。
レイン構造を有する固体撮像装置の製造方法に関する。
【０００２】
【従来の技術】民生用や業務用のビデオカメラで広く用
いられる固体撮像装置では、高照度の被写体を撮像する
際に、フォトダイオードで光電変換された電子がフォト
ダイオードから溢れてＣＣＤに漏れ込むのを防ぐため
に、溢れた電子を基板方向に吐き出す縦型オーバーフロ
ードレイン構造を採用している。図３（ａ）において、
１はｎ型シリコン基板、２はｐ型ウエル領域、３はＣＣ
Ｄチャンネル、４，５は横方向分離領域、６はＣＣＤ下
部分離領域、７はフォトダイオードｎ領域、８は埋め込
みフォトダイオードｐ+領域、９はＣＣＤゲート電極で
ある。図においてｎ型シリコン基板１に逆バイアスを印
加してｐ型ウエル領域２のポテンシャルをグランドより
僅かに深くして、フォトダイオードで溢れた電子が表面
（グランド）に流れず、基板方向に吐き出す構造であ
る。フォトダイオードは、可視光を光電変化させるの
で、量子効率を充分に上げるため、フォトダイオードの
ｎ領域７の拡散層の深さは１．５〜２μｍ以上の深さを
必要とする。従って、ｐ型ウエル領域２の拡散深さは、
３〜４μｍ以上必要とし、また、ｎ型シリコン基板１に
印加する逆バイアスの電圧を１０Ｖ以下の低い電圧に抑
えるためには、ｐ型ウエル領域２の濃度を低くしなけれ
ばならない。また、ｐ型ウエル領域２の不純物濃度を対
角の長さが１インチから１／３インチの固体撮像装置全
面で均一にする必要がある。従来は、この拡散深さの深
い低濃度のｐ型ウエル領域２を形成するのに、１２００
℃の高温で５時間以上の長時間の熱処理を行って、形成
していた。
いられる固体撮像装置では、高照度の被写体を撮像する
際に、フォトダイオードで光電変換された電子がフォト
ダイオードから溢れてＣＣＤに漏れ込むのを防ぐため
に、溢れた電子を基板方向に吐き出す縦型オーバーフロ
ードレイン構造を採用している。図３（ａ）において、
１はｎ型シリコン基板、２はｐ型ウエル領域、３はＣＣ
Ｄチャンネル、４，５は横方向分離領域、６はＣＣＤ下
部分離領域、７はフォトダイオードｎ領域、８は埋め込
みフォトダイオードｐ+領域、９はＣＣＤゲート電極で
ある。図においてｎ型シリコン基板１に逆バイアスを印
加してｐ型ウエル領域２のポテンシャルをグランドより
僅かに深くして、フォトダイオードで溢れた電子が表面
（グランド）に流れず、基板方向に吐き出す構造であ
る。フォトダイオードは、可視光を光電変化させるの
で、量子効率を充分に上げるため、フォトダイオードの
ｎ領域７の拡散層の深さは１．５〜２μｍ以上の深さを
必要とする。従って、ｐ型ウエル領域２の拡散深さは、
３〜４μｍ以上必要とし、また、ｎ型シリコン基板１に
印加する逆バイアスの電圧を１０Ｖ以下の低い電圧に抑
えるためには、ｐ型ウエル領域２の濃度を低くしなけれ
ばならない。また、ｐ型ウエル領域２の不純物濃度を対
角の長さが１インチから１／３インチの固体撮像装置全
面で均一にする必要がある。従来は、この拡散深さの深
い低濃度のｐ型ウエル領域２を形成するのに、１２００
℃の高温で５時間以上の長時間の熱処理を行って、形成
していた。
【０００３】図３（ｂ）は図３（ａ）のフォトダイオー
ド部の各部位置に対応するポテンシャル図を示す。埋め
込みフォトダイオードｐ+領域８は０Ｖであり、入射光
を光電変換して形成した電子１０がフォトダイオードｎ
領域７のポテンシャル井戸にトラップされる。電子の数
が多くなって、フォトダイオードが飽和すると、逆バイ
アスされたｎ型シリコン基板１の方向へ電子が流れる
（縦型オーバーフロードレイン）。
ド部の各部位置に対応するポテンシャル図を示す。埋め
込みフォトダイオードｐ+領域８は０Ｖであり、入射光
を光電変換して形成した電子１０がフォトダイオードｎ
領域７のポテンシャル井戸にトラップされる。電子の数
が多くなって、フォトダイオードが飽和すると、逆バイ
アスされたｎ型シリコン基板１の方向へ電子が流れる
（縦型オーバーフロードレイン）。
【０００４】図４（ａ）は図３（ａ）のフォトダイオー
ド部のＡ−Ｂ線による断面図であり、図４（ｂ）は図４
（ａ）のｐ型ウエル領域２の幅や濃度が変動した場合の
ｎ型シリコン基板１の逆バイアス電圧の変動を模式的に
示した図である。
ド部のＡ−Ｂ線による断面図であり、図４（ｂ）は図４
（ａ）のｐ型ウエル領域２の幅や濃度が変動した場合の
ｎ型シリコン基板１の逆バイアス電圧の変動を模式的に
示した図である。
【０００５】
【発明が解決しようとする課題】このような従来の構成
では、ｐ型ウエル領域２の形成を１２００℃の高温で長
時間の熱処理によって形成しているので、固体撮像装置
では最も重要な問題である暗電流の原因となる重金属の
汚染と結晶欠陥を誘起しやすくなり、また、再現性、均
一性を得ることも難しい。
では、ｐ型ウエル領域２の形成を１２００℃の高温で長
時間の熱処理によって形成しているので、固体撮像装置
では最も重要な問題である暗電流の原因となる重金属の
汚染と結晶欠陥を誘起しやすくなり、また、再現性、均
一性を得ることも難しい。
【０００６】本発明はこのような課題を解決するもの
で、重金属汚染と暗電流を減らし、バイアス電圧のばら
つきを減少させ、電子シャッター縦抜き電圧を低く設定
できる固体撮像装置を提供することを目的とする。
で、重金属汚染と暗電流を減らし、バイアス電圧のばら
つきを減少させ、電子シャッター縦抜き電圧を低く設定
できる固体撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体基板主面上の所望領域に、レジスト
マスクを遮蔽膜として、８００ＫｅＶから１．５ＭｅＶ
の間の加速エネルギーでイオン注入法により反対導電型
の不純物を注入する工程と、その不純物を注入した半導
体基板を１１５０℃以下の温度で熱処理を行って縦型オ
ーバーフロードレイン構造のウエル領域を形成する工程
とを少なくとも有する構成による。
に本発明は、半導体基板主面上の所望領域に、レジスト
マスクを遮蔽膜として、８００ＫｅＶから１．５ＭｅＶ
の間の加速エネルギーでイオン注入法により反対導電型
の不純物を注入する工程と、その不純物を注入した半導
体基板を１１５０℃以下の温度で熱処理を行って縦型オ
ーバーフロードレイン構造のウエル領域を形成する工程
とを少なくとも有する構成による。
【０００８】
【作用】上記構成により、重金属汚染と結晶欠陥が激減
し、均一性と再現性が良くなるとともに、暗電流が低減
し、歩留まりが向上する。
し、均一性と再現性が良くなるとともに、暗電流が低減
し、歩留まりが向上する。
【０００９】
【実施例】図１に、本発明の一実施例である高加速イオ
ン注入を用い、低温熱処理でｐ型ウエルを形成して固体
撮像装置を作製する工程フローの模式図を示す。図１
（ａ）においてｎ型シリコン基板１１に厚さ約３．３μ
ｍのフォトレジスト１２をマスクとして、１ＭｅＶの高
加速エネルギーのビーム１３でボロン１４を注入する。
フォトレジスト１２を除去した後、１１５０℃の温度
で、２０時間窒素ガス雰囲気中で熱処理を行い、ｐ型ウ
エル領域１５を形成する。このｐ型ウエル領域１５の内
部にＣＣＤチャンネル１６、横方向分離領域１７，１
８、ＣＣＤ下部分離領域１９、フォトダイオードｎ領域
２０、埋め込みフォトダイオードｐ+領域２１を形成す
る。ＣＣＤゲート電極２２を形成した後、配線を行っ
て、固体撮像装置が完成する。
ン注入を用い、低温熱処理でｐ型ウエルを形成して固体
撮像装置を作製する工程フローの模式図を示す。図１
（ａ）においてｎ型シリコン基板１１に厚さ約３．３μ
ｍのフォトレジスト１２をマスクとして、１ＭｅＶの高
加速エネルギーのビーム１３でボロン１４を注入する。
フォトレジスト１２を除去した後、１１５０℃の温度
で、２０時間窒素ガス雰囲気中で熱処理を行い、ｐ型ウ
エル領域１５を形成する。このｐ型ウエル領域１５の内
部にＣＣＤチャンネル１６、横方向分離領域１７，１
８、ＣＣＤ下部分離領域１９、フォトダイオードｎ領域
２０、埋め込みフォトダイオードｐ+領域２１を形成す
る。ＣＣＤゲート電極２２を形成した後、配線を行っ
て、固体撮像装置が完成する。
【００１０】図２に本発明の一実施例のｐ型ウエル領域
１５形成用のボロンイオン注入の注入直後の不純物分布
２３と熱処理後の不純物分布２４を示す。なお、２５は
従来の注入直後の不純物分布を示す。本実施例では、ボ
ロンを１ＭｅＶの加速エネルギーでイオン注入してお
り、ｎ型シリコン基板１１への注入深さは約１．７μｍ
である。従来は１００〜２００ＫｅＶでイオン注入して
いるので、注入深さの両者の差は１．４μｍとなる。従
来例のｐ型ウエル領域の深さが約５μｍの場合、従来の
低加速のイオン注入エネルギーで形成する場合は、１２
００℃の温度で約１０時間必要となる。１１５０℃で拡
散を行おうとすれば、３日以上の処理時間を必要とする
ため、実用に適さない。本実施例の条件では、１１５０
℃で２０時間の熱処理時間で、従来と同様の不純物分布
が得られる。また、１１００℃では５０時間で同様の分
布が得られる。この処理時間は、所望する不純物濃度と
拡散深さによって変わるのは当然である。熱処理による
電気炉や雰囲気からの汚染、特に半導体デバイスの形成
には有害となる重金属の汚染は、熱処理温度が高くなれ
ばなるほど急激に増加する。従って、熱処理温度は低い
ほどよい。特にＣＣＤでは、暗電流の発生要因となる重
金属汚染を避けるためには、熱処理の低温化は必須であ
る。
１５形成用のボロンイオン注入の注入直後の不純物分布
２３と熱処理後の不純物分布２４を示す。なお、２５は
従来の注入直後の不純物分布を示す。本実施例では、ボ
ロンを１ＭｅＶの加速エネルギーでイオン注入してお
り、ｎ型シリコン基板１１への注入深さは約１．７μｍ
である。従来は１００〜２００ＫｅＶでイオン注入して
いるので、注入深さの両者の差は１．４μｍとなる。従
来例のｐ型ウエル領域の深さが約５μｍの場合、従来の
低加速のイオン注入エネルギーで形成する場合は、１２
００℃の温度で約１０時間必要となる。１１５０℃で拡
散を行おうとすれば、３日以上の処理時間を必要とする
ため、実用に適さない。本実施例の条件では、１１５０
℃で２０時間の熱処理時間で、従来と同様の不純物分布
が得られる。また、１１００℃では５０時間で同様の分
布が得られる。この処理時間は、所望する不純物濃度と
拡散深さによって変わるのは当然である。熱処理による
電気炉や雰囲気からの汚染、特に半導体デバイスの形成
には有害となる重金属の汚染は、熱処理温度が高くなれ
ばなるほど急激に増加する。従って、熱処理温度は低い
ほどよい。特にＣＣＤでは、暗電流の発生要因となる重
金属汚染を避けるためには、熱処理の低温化は必須であ
る。
【００１１】１２００℃の高温の熱処理を長時間行う
と、シリコン基板中に結晶欠陥が数多く発生する。この
結晶欠陥は、上記の暗電流の原因ともなるが、それ以外
に、結晶欠陥領域を通じての不純物の増速拡散をも引き
起こす。この増速拡散は、微小領域で、しかもランダム
に発生する。このため、フォトダイオードを形成するｐ
ｎ接合が均一にならず、乱雑な接合面になる。また接合
が形成される深さの均一性も悪くなる。固体撮像装置で
用いられる縦型オーバーフロードレインは、このｐｎ接
合の形成深さが均一でないと、基板バイアス電圧がばら
つき、またフォトダイオードの蓄積飽和電荷量の低下
や、電子シャッター縦抜き電圧の上昇を伴う。従って、
安定した蓄積飽和電荷量を得、かつ、電子シャッター縦
抜き電圧を下げるためには、ｐｎ接合位置を均一な平面
状に形成する必要があり、そのためにも、結晶欠陥の発
生の少ない低温熱処理が必要である。本発明の実施例で
は、１ＭｅＶの加速エネルギーでボロンをイオン注入
し、１１５０℃で２０時間の熱処理を行ってｐ型ウエル
領域を形成することで、基板バイアス電圧の平均値は従
来と同等であるが、バイアス電圧のばらつきは、従来方
法で行った場合の±３０％以上に対し、本発明では、ば
らつきが±５％以下に低減している。電子シャッター縦
抜き電圧も、均一性の良いｐ型ウエル領域により、従来
は２０Ｖ以上必要であったが、本発明では１３Ｖ程度の
低い電圧で行える。
と、シリコン基板中に結晶欠陥が数多く発生する。この
結晶欠陥は、上記の暗電流の原因ともなるが、それ以外
に、結晶欠陥領域を通じての不純物の増速拡散をも引き
起こす。この増速拡散は、微小領域で、しかもランダム
に発生する。このため、フォトダイオードを形成するｐ
ｎ接合が均一にならず、乱雑な接合面になる。また接合
が形成される深さの均一性も悪くなる。固体撮像装置で
用いられる縦型オーバーフロードレインは、このｐｎ接
合の形成深さが均一でないと、基板バイアス電圧がばら
つき、またフォトダイオードの蓄積飽和電荷量の低下
や、電子シャッター縦抜き電圧の上昇を伴う。従って、
安定した蓄積飽和電荷量を得、かつ、電子シャッター縦
抜き電圧を下げるためには、ｐｎ接合位置を均一な平面
状に形成する必要があり、そのためにも、結晶欠陥の発
生の少ない低温熱処理が必要である。本発明の実施例で
は、１ＭｅＶの加速エネルギーでボロンをイオン注入
し、１１５０℃で２０時間の熱処理を行ってｐ型ウエル
領域を形成することで、基板バイアス電圧の平均値は従
来と同等であるが、バイアス電圧のばらつきは、従来方
法で行った場合の±３０％以上に対し、本発明では、ば
らつきが±５％以下に低減している。電子シャッター縦
抜き電圧も、均一性の良いｐ型ウエル領域により、従来
は２０Ｖ以上必要であったが、本発明では１３Ｖ程度の
低い電圧で行える。
【００１２】なお、本実施例では、イオン注入の加速エ
ネルギーを１ＭｅＶで行っているが、フォトレジストを
イオン注入のマスクとして用いる場合は、レジスト厚さ
の制限から、１．５ＭｅＶ程度が高加速の限界である。
もちろん、別の稠密な厚膜のイオン注入マスクを用いた
場合は、加速エネルギーの上限はない。また下限として
は８００ＫｅＶまで実用に供することを確認した。
ネルギーを１ＭｅＶで行っているが、フォトレジストを
イオン注入のマスクとして用いる場合は、レジスト厚さ
の制限から、１．５ＭｅＶ程度が高加速の限界である。
もちろん、別の稠密な厚膜のイオン注入マスクを用いた
場合は、加速エネルギーの上限はない。また下限として
は８００ＫｅＶまで実用に供することを確認した。
【００１３】
【発明の効果】以上の実施例から明らかなように本発明
は、半導体基板主面上の所望領域に、レジストマスクを
遮蔽膜として、８００ＫｅＶから１．５ＭｅＶの間の加
速エネルギーでイオン注入法により反対導電型の不純物
を注入する工程と、その不純物を注入した半導体基板を
１１５０℃以下の温度で熱処理を行って縦型オーバーフ
ロードレイン構造のウエル領域を形成する工程とを有す
る構成によるので、重金属の汚染が激減し、暗電流が大
幅に減少するとともに基板バイアス電圧のばらつきが減
少し、電子シャッター縦抜き電圧も低く設定できる固体
撮像装置を提供できる。
は、半導体基板主面上の所望領域に、レジストマスクを
遮蔽膜として、８００ＫｅＶから１．５ＭｅＶの間の加
速エネルギーでイオン注入法により反対導電型の不純物
を注入する工程と、その不純物を注入した半導体基板を
１１５０℃以下の温度で熱処理を行って縦型オーバーフ
ロードレイン構造のウエル領域を形成する工程とを有す
る構成によるので、重金属の汚染が激減し、暗電流が大
幅に減少するとともに基板バイアス電圧のばらつきが減
少し、電子シャッター縦抜き電圧も低く設定できる固体
撮像装置を提供できる。
【図１】本発明の一実施例である固体撮像装置の製造方
法を説明するための工程断面図
法を説明するための工程断面図
【図２】図１の固体撮像装置のｐ型ウエル領域形成時の
注入直後と熱処理後のイオンの濃度分布を従来例と比較
して示した図
注入直後と熱処理後のイオンの濃度分布を従来例と比較
して示した図
【図３】（ａ）は従来の固体撮像装置の断面図 （ｂ）は（ａ）のフォトダイオード部の各部位置に対応
するポテンシャル図
するポテンシャル図
【図４】（ａ）は図３（ａ）のフォトダイオード部のＡ
−Ｂ線による断面図 （ｂ）は（ａ）のｐ型ウエル領域の幅や濃度が変化した
場合のｎ型シリコン基板の逆バイアス電圧の変動を模式
的に示した図
−Ｂ線による断面図 （ｂ）は（ａ）のｐ型ウエル領域の幅や濃度が変化した
場合のｎ型シリコン基板の逆バイアス電圧の変動を模式
的に示した図
１１ ｎ型シリコン基板（半導体基板） １２ フォトレジスト １３ ビーム １４ ボロン １５ ｐ型ウエル領域（ウエル領域） １６ ＣＣＤチャンネル １７，１８ 横方向分離領域 １９ ＣＣＤ下部分離領域 ２０ フォトダイオードｎ領域 ２１ 埋め込みフォトダイオードｐ+領域 ２２ ＣＣＤゲート電極
Claims (1)
- 【請求項１】半導体基板上にフォトダイオードとＣＣＤ
をアレイ状に配列形成する固体撮像装置の製造方法にお
いて、前記半導体基板主面上の所望領域に、レジストマ
スクを遮蔽膜として、８００ＫｅＶから１．５ＭｅＶの
間の加速エネルギーでイオン注入法により反対導電型の
不純物を注入する工程と、その不純物を注入した半導体
基板を１１５０℃以下の温度で熱処理を行って縦型オー
バーフロードレイン構造のウエル領域を形成する工程と
を少なくとも有することを特徴とする固体撮像装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312074A JPH05152556A (ja) | 1991-11-27 | 1991-11-27 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312074A JPH05152556A (ja) | 1991-11-27 | 1991-11-27 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05152556A true JPH05152556A (ja) | 1993-06-18 |
Family
ID=18024922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312074A Pending JPH05152556A (ja) | 1991-11-27 | 1991-11-27 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05152556A (ja) |
-
1991
- 1991-11-27 JP JP3312074A patent/JPH05152556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101093926B1 (ko) | 고체 촬상 장치의 제조 방법 | |
| JP4960058B2 (ja) | 増幅型固体撮像素子 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6046069A (en) | Solid-state image pick-up device and method for manufacturing the same | |
| CN110176467B (zh) | Cmos图像传感器及其制造方法 | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| JP2641809B2 (ja) | Ｃｃｄ映像素子 | |
| JP2008294479A (ja) | 固体撮像装置 | |
| JPH05152556A (ja) | 固体撮像装置の製造方法 | |
| JPH06342798A (ja) | 半導体装置及びその製造方法 | |
| JP4304302B2 (ja) | 固体撮像素子 | |
| KR940009647B1 (ko) | 고체 촬상소자의 제조방법 | |
| KR100203129B1 (ko) | 소오스/드레인 접합 잔류 결함 제거방법 | |
| JP4067265B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2604251B2 (ja) | 固体撮像素子 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| KR100716914B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2007234874A (ja) | 固体撮像装置の製造方法 | |
| JPH05275674A (ja) | 固体撮像装置およびその製造方法 | |
| KR100240188B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| JPH01211966A (ja) | 固体撮像素子およびその製造方法 | |
| JPH06338605A (ja) | 固体撮像装置およびその製造方法 | |
| JPH09186310A (ja) | 固体撮像装置 | |
| US20060019423A1 (en) | Method for manufacturing solid-state image sensor | |
| JPH05251680A (ja) | 固体撮像素子の製造方法 |