CN110176467B - Cmos图像传感器及其制造方法 - Google Patents
Cmos图像传感器及其制造方法 Download PDFInfo
- Publication number
- CN110176467B CN110176467B CN201910452540.6A CN201910452540A CN110176467B CN 110176467 B CN110176467 B CN 110176467B CN 201910452540 A CN201910452540 A CN 201910452540A CN 110176467 B CN110176467 B CN 110176467B
- Authority
- CN
- China
- Prior art keywords
- barrier
- inter
- transistor
- pixel
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 55
- 238000012546 transfer Methods 0.000 claims abstract description 45
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000005036 potential barrier Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000007667 floating Methods 0.000 abstract description 5
- 230000005516 deep trap Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种CMOS图像传感器及其制造方法，提供半导体基底，所述半导体基底包括多个像素区，在所述像素区中形成有光电二极管、传输晶体管、重置晶体管,相邻光电二极管之间设置有像素间隔离结构；对像素间隔离结构进行P型深阱离子注入，以形成像素间隔离势垒；对传输晶体管进行N型深阱离子注入，以形成传输晶体管势垒；对重置晶体管进行离子注入，以形成重置晶体管势垒的电势高于传输晶体管势垒的电势高于像素间隔离势垒的电势；所述像素区的光电二极管受到光照射后产生的光生电子从光电二极管经传输晶体管、浮置扩散区到重置晶体管，通过控制光生电子流出路径，降低光生电子溢出到相邻像素，降低相邻像素间的串扰。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种CMOS图像传感器及其制造方法。
背景技术
高光溢出现象(Blooming)定义为，在强光条件照射下，在光电二极管(PhotoDiode，PD)区产生大量电子，流向临近像素光电二极管的现象。
串扰(Crosstalk)是光电二极管阵列的一个重要噪声源。串扰是定义为噪声注入到图像传感器相邻像素的活动。其本质是一个信号对另外一个信号耦合产生的干扰噪声。串扰的存在会降低图像的清晰度,严重影响最终输出图像的质量。随着科技的发展，像素尺寸越来越小,较小的像素尺寸,提供更高的成像空间分辨率,但图像传感器对串扰变得更加敏感,这本身会导致空间分辨率退化。此外在线性和阵列图像传感器,非均匀串扰会导致固定模式噪音(Fixed Pattern Noise，FPN)。因此，小尺寸工艺下对图像传感器中的串扰问题进行研究具有重要意义。
CMOS图像传感器(CMOS Image Sensors，简称CIS)中的串扰可以分为滤光片串扰，光学串扰及电学串扰。目前解决串扰的方法，针对光学串扰，有微透镜和气隙保护环；针对电学串扰有深P型阱隔离工艺、浅沟槽隔离工艺(Shallow Trench Isolation，STI)、深沟槽隔离工艺(Deep Trench Isolation，DTI)、背侧深沟槽隔离(Back Deep TrenchIsolation，BTI)等。
背照式图像传感器(Back-side Illumination，BSI)和前照式图像传感器(Front-side Illumination，FSI)内串扰的区别：
1)相比BSI，在FSI中有表面的金属布线层对光子的衍射会造成串扰,其光学串扰更大；2)然而在BSI内,由于光路改变造成光生电子在中性区内的扩散路径拉长，导致PN结耗尽区电场对光生电子的吸引力减弱，增大电学串扰；3)产生电学串扰的光子的波长不同。
因此针对BSI图像传感器的串扰降低，更注重于电学串扰的降低。其主要方法有背侧深沟槽隔离等(BTI)等较复杂的工艺方法，BTI结构通常会与深P型阱隔离工艺同时应用，由于沟槽更深，因此由于刻蚀造成的缺陷较多，沟槽形成后，再经过短暂的氧化过程在沟槽内形成一层较薄的线氧层(Liner Oxide)用来修复因刻蚀造成的缺陷。
发明内容
本发明的目的在于提供一种CMOS图像传感器及其制造方法，以解决背照式图像传感器的串扰的问题。
为解决上述技术问题，本发明提供一种CMOS图像传感器的制造方法，包括：
提供半导体基底，所述半导体基底包括多个像素区，在所述像素区中形成有光电二极管、传输晶体管、重置晶体管以及设置于相邻光电二极管之间的像素间隔离结构；
对所述像素间隔离结构进行P型深阱离子注入，以在相邻像素之间形成像素间隔离势垒；
对所述传输晶体管进行N型深阱离子注入，以形成传输晶体管势垒；
对所述重置晶体管进行离子注入，以形成重置晶体管势垒，并且使得所述重置晶体管势垒的电势高于所述传输晶体管势垒的电势，以及所述传输晶体管势垒的电势高于所述像素间隔离势垒的电势。
可选的，在所述CMOS图像传感器的制造方法中，所述传输晶体管势垒与所述像素间隔离势垒的电势差为0.15V-0.25V，所述重置晶体管势垒与所述传输晶体管势垒的电势差为0.15V-0.25V。
可选的，在所述CMOS图像传感器的制造方法中，所述像素间隔离势垒、传输晶体管势垒和重置晶体管势垒的高低通过离子注入的工艺参数改变。
可选的，在所述CMOS图像传感器的制造方法中，对所述像素间隔离结构进行P型深阱离子注入中，离子注入的能量为600Kev-1000Kev。
可选的，在所述CMOS图像传感器的制造方法中，对所述像素间隔离结构进行P型深阱离子注入中，离子注入的剂量为200E3cm-3～500E3cm-3。
可选的，在所述CMOS图像传感器的制造方法中，对所述传输晶体管进行N型深阱离子注入中，离子注入能量为800Kev-1200Kev。
可选的，在所述CMOS图像传感器的制造方法中，对所述传输晶体管进行N型深阱离子注入中，离子注入剂量为200E3cm-3-500E3cm-3。
可选的，在所述CMOS图像传感器的制造方法中，对所述重置晶体管进行离子注入中，离子注入能量为50Kev-100Kev。
可选的，在所述CMOS图像传感器的制造方法中，对所述重置晶体管进行离子注入中，离子注入剂量为100E3cm-3-300E3cm-3。
本发明还提供一种CMOS图像传感器，所述CMOS图像传感器包括多个像素区，所述像素区中形成有光电二极管、传输晶体管、重置晶体管以及设置于相邻光电二极管之间的像素间隔离结构，并且所述像素间隔离结构中形成有像素间隔离势垒，所述传输晶体管中形成有传输晶体管势垒，所述重置晶体管中形成有重置晶体管势垒，其中，所述重置晶体管势垒的电势高于所述传输晶体管势垒的电势，以及所述传输晶体管势垒的电势高于所述像素间隔离势垒的电势。
与现有技术相比，本发明的有益效果如下：
本发明提供一种CMOS图像传感器及其制造方法，提供半导体基底，所述半导体基底包括多个像素区，在所述像素区中形成有光电二极管、传输晶体管、重置晶体管以及设置于相邻光电二极管之间的像素间隔离结构；对所述像素间隔离结构进行P型深阱离子注入，以在相邻像素之间形成像素间隔离势垒；对所述传输晶体管进行N型深阱离子注入，以形成传输晶体管势垒；对所述重置晶体管进行离子注入，以形成重置晶体管势垒，并且使得所述重置晶体管势垒的电势高于所述传输晶体管势垒的电势，以及所述传输晶体管势垒的电势高于所述像素间隔离势垒的电势；所述像素区的光电二极管受到光照射后产生的光生电子从光电二极管经传输晶体管、浮置扩散区到重置晶体管，通过控制光生电子流出路径，降低光生电子通过像素间隔离结构溢出到相邻像素，从而降低串扰，所述传输晶体管势垒的电势小于所述重置晶体管势垒的电势，降低光生电子的间接溢出。
附图说明
图1是本发明实施例的CMOS图像传感器的制造方法流程图；
图2是本发明实施例的CMOS图像传感器的结构示意图；
图3是本发明实施例的CMOS图像传感器的像素电路示意图；
图4是本发明实施例的CMOS图像传感器的器件电势图；
100-半导体基底，101-光电二极管，102-传输晶体管，103-重置晶体管，104-P阱，105-浮置扩散区，106-像素间隔离结构；
ψ1-像素间隔离势垒，ψ2-传输晶体管电势，ψ3-重置晶体管电势。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种CMOS图像传感器及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
请参考图1和图2，图1是本发明实施例的CMOS图像传感器的制造方法流程图；图2是本发明实施例的CMOS图像传感器的结构示意图。本发明提供一种CMOS图像传感器的制造方法，包括：
步骤S10:提供半导体基底，所述半导体基底包括多个像素区，在所述像素区中形成有光电二极管、传输晶体管、重置晶体管以及设置于相邻光电二极管之间的像素间隔离结构；
步骤S20:对所述像素间隔离结构进行P型深阱离子注入，以在相邻像素之间形成像素间隔离势垒；
步骤S30：对所述传输晶体管进行N型深阱离子注入，以形成传输晶体管势垒；
步骤S40：对所述重置晶体管进行离子注入，以形成重置晶体管势垒，并且使得所述重置晶体管势垒的电势高于所述传输晶体管势垒的电势，以及所述传输晶体管势垒的电势高于所述像素间隔离势垒的电势。
具体的结合实施例进行说明。
首先，提供半导体基底100，所述半导体基底100可以为硅基底，或者所述半导体基底100的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于CMOS图像传感器的材料，所述半导体基底100还可以为绝缘体表面的硅基底或者绝缘体表面的锗基底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。优选地，所述半导体基底100可以为轻掺杂的半导体基底，且掺杂类型与漏区相反。具体地，可以通过向所述半导体基底100进行离子注入，实现深阱掺杂(Deep Well Implant)。
所述半导体基底100包括像素器件，所述像素器件可以包含有光电二极管101，具体地，所述光电二极管101能够在受到外界光强激发的情况下，产生光生载流子，即电子。所述光电二极管101能够通过离子注入工艺形成，而且，通过控制离子注入的能量和浓度，能够控制离子注入的深度和注入范围，从而控制光电二极管101的深度和厚度。
所述半导体基底100上还包括像素间隔离结构106，像素间隔离结构106用于隔离相邻像素，对所述像素间隔离结构106进行离子注入，以形成像素间隔离势垒，所述像素间隔离势垒的电势为ψ1，所述像素间隔离结构106的离子注入为P型注入，所述像素间隔离结构106离子注入深度大于像素区的光电二极管101的N型注入，才能保证电子不向相邻像素溢出造成串扰，所述注入深度由注入能量控制，同时其隔离效果还取决于注入剂量。
具体的，所述像素间隔离结构106的掺杂离子可以是硼B，所述像素间隔离结构106的注入能量可以为600Kev至1000Kev，所述像素间隔离结构106的注入剂量为200E3cm-3至500E3cm-3。
请参考图3，图3是本发明实施例的CMOS图像传感器的像素电路示意图；进一步的，所述像素器件可以包括光电二极管102以及像素电路，其中，所述像素电路可以包括形成选择晶体管、重置晶体管等各种适当的晶体管的器件，例如可以包括传输(Transfer Gate，TG)晶体管102以及浮置扩散区(Floating Diffusion，FD)105。在本发明实施例中，具体的像素电路包括光电二极管101、传输晶体管102和重置晶体管103。
采用第一张光罩，以暴露出传输晶体管102，对所述传输晶体管102进行N型深阱离子注入，以形成传输晶体管势垒，所述传输晶体管势垒的电势为ψ2。
具体的，所述传输晶体管102的掺杂离子可以为磷P，所述传输晶体管102的注入能量为800Kev-1200Kev，所述传输晶体管102的注入剂量为200E3cm-3-500E3cm-3。
采用第二张光罩，以暴露出重置晶体管103，对所述重置晶体管103进行离子注入，以形成重置晶体管势垒，所述重置晶体管势垒的电势为ψ3。
具体的，所述重置晶体管103的掺杂离子可以为砷As，所述重置晶体管103的注入能量为50Kev-100Kev，所述重置晶体管103的注入剂量为100E3cm-3-300E3cm-3。
针对非典型4T结构的CMOS图像传感器，如2T/1.75T共享的CMOS图像传感器，光电二极管101受到光照射产生光生电子，光生电子溢出到相邻像素的方式有直接和间接两种。为了最大限度的抑制像素间的高光溢出，需要保证光电二极管(photo diode)101中产生的光生电子能够按照光电二极管101经传输晶体管102、再通过浮置扩散区105到重置晶体管(RST管)103的路径，而非溢出到相邻像素，从而降低串扰。因此，通过控制像素间隔离势垒的电势(ψ1)、传输晶体管势垒的电势(ψ2)和重置晶体管势垒的电势(ψ3)，以控制电子流出路径，从而最大限度降低像素之间的串扰和高光溢出(blooming)。
请参考图4，图4是本发明实施例的CMOS图像传感器的器件电势图；对像素间隔离势垒的电势(ψ1)、传输晶体管势垒的电势(ψ2)和重置晶体管势垒的电势(ψ3)进行模拟，ψ2-ψ1为0时，直接溢出1，ψ3-ψ2为0时，间接溢出1，模拟结果显示，ψ2-ψ1分别为0.1V、0.2V、0.4V时，直接溢出分别降低15％、50％、60％，ψ3-ψ2分别为0.1V、0.2V、0.4V时，间接溢出分别降低20％、40％、50％。
对于直接溢出，ψ2-ψ1越大，直接溢出越小，但是不能过大，超过一定的值，即ψ1很小时，基本的隔离目的就达不到，暗电流会大大增加，影响成像质量；ψ2很大时，传输晶体管102的开启就会很困难，光生电子无法传输出来，导致无法成像。
对于间接溢出，ψ3-ψ2越大，间接溢出越小，但是不能过大，超过一定值会影响暗电流，像素灵敏度等。具体，研究表明，随着传输晶体管102的阈值电压Vt增加，暗电流有变好的趋势。反之，当ψ2低至0.1V时，暗电流会成倍增加，因此ψ2变小，会恶化暗电流。当ψ3很大时，可能会引起图像亮麻点，及像素灵敏度异常等情况，综合以上，ψ3-ψ2需要保持在合理值。
综合直接溢出及间接溢出两种情况下的结果，在不牺牲CMOS图像传感器的其他性能如暗电流，像素灵敏度，亮麻点，满阱电容等前提下，获得当ψ2-ψ1介于0.15V～0.25V同时ψ3-ψ2介于0.15V～0.25V时，获得较优的抑制高光溢出的效果，减少像素间的串扰。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种CMOS图像传感器的制造方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括多个像素区，在所述像素区中形成有光电二极管、传输晶体管、重置晶体管以及设置于相邻光电二极管之间的像素间隔离结构；
对所述像素间隔离结构进行P型深阱离子注入，以在相邻像素之间形成像素间隔离势垒；
对所述传输晶体管进行N型深阱离子注入，以形成传输晶体管势垒；
对所述重置晶体管进行离子注入，以形成重置晶体管势垒，并且使得所述重置晶体管势垒的电势高于所述传输晶体管势垒的电势，以及所述传输晶体管势垒的电势高于所述像素间隔离势垒的电势；
其中，所述传输晶体管势垒与所述像素间隔离势垒的电势差为0.15V-0.25V，所述重置晶体管势垒与所述传输晶体管势垒的电势差为0.15V-0.25V。
2.根据权利要求1所述的CMOS图像传感器的制造方法，其特征在于，所述像素间隔离势垒、传输晶体管势垒和重置晶体管势垒的高低通过离子注入的工艺参数改变。
3.根据权利要求2所述的CMOS图像传感器的制造方法，其特征在于，对所述像素间隔离结构进行P型深阱离子注入中，离子注入的能量为600Kev-1000Kev。
4.根据权利要求2所述的CMOS图像传感器的制造方法，其特征在于，对所述像素间隔离结构进行P型深阱离子注入中，离子注入的剂量为200E3cm-3～500E3cm-3。
5.根据权利要求2所述的CMOS图像传感器的制造方法，其特征在于，对所述传输晶体管进行N型深阱离子注入中，离子注入能量为800Kev-1200Kev。
6.根据权利要求2所述的CMOS图像传感器的制造方法，其特征在于，对所述传输晶体管进行N型深阱离子注入中，离子注入剂量为200E3cm-3-500E3cm-3。
7.根据权利要求2所述的CMOS图像传感器的制造方法，其特征在于，对所述重置晶体管进行离子注入中，离子注入能量为50Kev-100Kev。
8.根据权利要求2所述的CMOS图像传感器的制造方法，其特征在于，对所述重置晶体管进行离子注入中，离子注入剂量为100E3cm-3-300E3cm-3。
9.一种CMOS图像传感器，其特征在于，所述CMOS图像传感器包括多个像素区，所述像素区中形成有光电二极管、传输晶体管、重置晶体管以及设置于相邻光电二极管之间的像素间隔离结构，并且所述像素间隔离结构中形成有像素间隔离势垒，所述传输晶体管中形成有传输晶体管势垒，所述重置晶体管中形成有重置晶体管势垒，其中，所述重置晶体管势垒的电势高于所述传输晶体管势垒的电势，以及所述传输晶体管势垒的电势高于所述像素间隔离势垒的电势；其中，所述传输晶体管势垒与所述像素间隔离势垒的电势差为0.15V-0.25V，所述重置晶体管势垒与所述传输晶体管势垒的电势差为0.15V-0.25V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910452540.6A CN110176467B (zh) | 2019-05-28 | 2019-05-28 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910452540.6A CN110176467B (zh) | 2019-05-28 | 2019-05-28 | Cmos图像传感器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110176467A CN110176467A (zh) | 2019-08-27 |
| CN110176467B true CN110176467B (zh) | 2021-05-07 |
Family
ID=67696418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910452540.6A Active CN110176467B (zh) | 2019-05-28 | 2019-05-28 | Cmos图像传感器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110176467B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111246134A (zh) * | 2020-01-16 | 2020-06-05 | 锐芯微电子股份有限公司 | 图像传感器的抗弥散方法及图像传感器 |
| CN113206119B (zh) * | 2021-04-29 | 2023-04-18 | 武汉新芯集成电路制造有限公司 | 有源像素电路、图像传感器和电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070070979A (ko) * | 2005-12-29 | 2007-07-04 | 매그나칩 반도체 유한회사 | 씨모스이미지센서의 제조 방법 |
| CN103413817B (zh) * | 2013-08-14 | 2015-11-11 | 昆山锐芯微电子有限公司 | Cmos图像传感器的像素结构及其形成方法 |
| CN103811512B (zh) * | 2014-03-17 | 2017-01-04 | 北京思比科微电子技术股份有限公司 | 一种防止图像弥散的图像传感器像素结构及其制造方法 |
| CN103996686A (zh) * | 2014-06-10 | 2014-08-20 | 北京思比科微电子技术股份有限公司 | 能提高信号摆幅的cmos图像传感器像素及其制作方法 |
-
2019
- 2019-05-28 CN CN201910452540.6A patent/CN110176467B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110176467A (zh) | 2019-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100109060A1 (en) | Image sensor with backside photodiode implant | |
| US7592579B2 (en) | Photoelectric conversion device manufacturing method, semiconductor device manufacturing method, photoelectric conversion device, and image sensing system | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| US7855406B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
| US20020011611A1 (en) | CMOS image sensor and method of manufacture | |
| JP2009158932A (ja) | イメージセンサ及びその製造方法 | |
| JP2006294871A (ja) | 固体撮像装置 | |
| JP2010206178A (ja) | 光電変換装置、及び光電変換装置の製造方法 | |
| US20130001722A1 (en) | Co-implant for Backside Illumination Sensor | |
| CN110176467B (zh) | Cmos图像传感器及其制造方法 | |
| US6566722B1 (en) | Photo sensor in a photo diode on a semiconductor wafer | |
| WO2014002365A1 (ja) | 固体撮像装置及びその製造方法 | |
| CN109817654A (zh) | 图像传感器及其形成方法 | |
| US20080157145A1 (en) | Method of fabricating image sensor | |
| JP2012015160A (ja) | 固体撮像装置及びその製造方法 | |
| US11854790B2 (en) | Global shutter CMOS image sensor and method for making the same | |
| JP4763242B2 (ja) | 固体撮像素子およびその製造方法 | |
| CN101211832A (zh) | Cmos图像传感器的制造方法 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| TWI637495B (zh) | 互補金屬氧化物半導體影像感測器及其光二極體與形成方法 | |
| KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN111403426A (zh) | 一种降低扩散暗电流的cmos图像传感器像素结构 | |
| KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |