KR100716914B1 - 씨모스 이미지 센서의 제조방법 - Google Patents

씨모스 이미지 센서의 제조방법 Download PDF

Info

Publication number
KR100716914B1
KR100716914B1 KR1020050134067A KR20050134067A KR100716914B1 KR 100716914 B1 KR100716914 B1 KR 100716914B1 KR 1020050134067 A KR1020050134067 A KR 1020050134067A KR 20050134067 A KR20050134067 A KR 20050134067A KR 100716914 B1 KR100716914 B1 KR 100716914B1
Authority
KR
South Korea
Prior art keywords
image sensor
photodiode
photoresist pattern
silicon substrate
forming
Prior art date
Application number
KR1020050134067A
Other languages
English (en)
Inventor
황준
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134067A priority Critical patent/KR100716914B1/ko
Application granted granted Critical
Publication of KR100716914B1 publication Critical patent/KR100716914B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

씨모스 이미지 센서의 제조방법을 제공한다. 본 발명은 이미지 센서 어레이부의 실리콘 기판에 P 및 As 불순물을 이중으로 이온주입하여 LDD형의 n+ 소오스/드레인을 형성하고, 실리콘 기판의 전면에 스페이서 산화막을 형성한다. 이어서, 상기 포토 다이오드부에 포토 다이오드용 p0 불순물 영역을 형성한다. 이와 같이 본 발명은 스페이서 식각 과정을 갖지 않아 포토 다이오드의 표면 손상을 막아 암전류 특성을 향상시킬 수 있다.
암전류, 이온 주입, 이미지 센서

Description

씨모스 이미지 센서의 제조방법{fabrication method of CMOS image sensor}
도 1 내지 도 4는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 5 내지 도 8은 본 발명에 의한 씨모스 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 이미지 센서의 제조방법에 관한 것으로, 보다 상세하게는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서는 광학 영상을 전기적인 신호로 변환시키는 반도체 소자이다. 이미지 센서는 씨씨디(CCD, charge coupled device) 이미지 센서와 씨모스 이미지 센서(complementary metal oxide semiconductor) 이미지 센서가 있다.
이중에서, 상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모를 이룰 수 있고, 집적화에 유리하여 제품의 소형화가 가능하다. 따라서, 상기 씨모스 이미지 센서는 디지털 정지 카메라, 디지털 비디오 카메라 등에 사용되고 있다.
도 1 내지 도 4는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 포토 다이오드부(A)와 이미지 센서 어레이부(B)로 구분된 실리콘 기판(10)에 얕은 트랜치 분리 영역(12)을 형성하고, 상기 얕은 트랜치 분리 영역(12)을 감싸게 이온주입에 의해 p+ 불순물 영역(14)을 형성한다. 이어서, 트랜스퍼 게이트 절연막(16) 및 트랜스퍼 게이트 전극(18)으로 구성된 트랜스퍼 게이트(transfer gate, 20)를 형성한다.
이어서, 후에 형성되는 포토 다이오드용 n- 불순물 영역(24)을 노출하게끔 이미지 센서 어레이부(B) 상에 제1 포토레지스트 패턴(22)을 형성한다. 이어서, 상기 제1 포토레지스트 패턴(22)을 마스크로 상기 실리콘 기판(10)에 이온 주입을 하여 실리콘 기판(10)에 포토 다이오드용 n-불순물 영역(24)을 형성한다.
도 2를 참조하면, 상기 제1 포토레지스트 패턴(22)을 제거한다. 상기 트랜스퍼 게이트(20)의 양측벽에 스페이서(26)를 형성한다. 상기 스페이서(26)는 실리콘 기판(10)의 전면에 스페이서용 물질막을 형성한 후 스페이서 식각(이방성 식각)하여 형성한다. 이어서, 후에 형성되는 포토 다이오드용 p0 불순물 영역(30)을 노출하게끔 이미지 센서 어레이부(B)에 제2 포토레지스트 패턴(28)을 형성한다. 상기 제2 포토레지스트 패턴(28)을 마스크로 이온주입을 하여 실리콘 기판(10)에 포토 다이오드용 p0 불순물 영역(30)을 형성한다.
도 3을 참조하면, 상기 제2 포토레지스트 패턴(28)을 제거한다. 이어서, 후에 형성되는 n- 불순물 영역 및 n+ 불순물 영역을 형성하게끔 포토 다이오드부(A) 에 제3 포토레지스트 패턴(32)을 형성한다. 이어서, 상기 제3 포토레지스트 패턴(32)을 마스크로 이온주입을 하여 실리콘 기판(10)에 n- 불순물 영역(34) 및 n+ 불순물 영역(36)으로 이루어진 LDD 형의 소오스/드레인 영역(38)을 형성한다.
도 4를 참조하면, 상기 제3 포토레지스트 패턴(32)을 제거한 후, 상기 불순물 영역들이 형성된 실리콘 기판(10)을 어닐닝한다. 이에 따라, 실리콘 기판(10)에 p+ 불순물 영역(14), p0 불순물 영역(30), n- 불순물 영역(24), LDD형의 불순물 영역(38) 등이 형성된다.
상술한 종래 기술에 의한 씨모스 이미지 센서의 제조방법은 LDD 구조의 소오스/드레인을 형성하기 위하여 스페이서를 형성하기 때문에, 스페이서 식각시 포토 다이오드의 표면, 즉 실리콘 기판의 표면에 심각한 식각 손상(etching damage)을 준다. 이렇게 포토 다이오드 표면에 식각 손상을 주게되면, 포토 다이오드 표면에 불필요한 전자 트랩을 생성시켜 씨모스 이미지 센서의 암전류 특성을 악화시키는 결과를 초래하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 창안한 것으로써, 포토 다이오드의 표면의 식각손상을 방지하여 암전류 특성을 향상시킬 수 있는 씨모스 이미지 센서의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 포토 다이오드부와 이미지 센서 어레이부로 구분된 실리콘 기판에 얕은 트랜치 분리 영역을 형성한다. 상기 이미지 센서 어레이부에 트랜스퍼 게이트를 형성한다. 상기 실리콘 기판의 포토 다이오드부에 포토 다이오드용 n-불순물 영역을 형성한다. 상기 포토 다이오드부 상에 n+ 소오스/드레인용 제1 포토레지스트 패턴을 형성한다.
상기 n+ 소오스/드레인용 제1 포토레지스트 패턴을 마스크로 P 및 As 불순물을 이중으로 이온주입하여 상기 이미지 센서 어레이부에 LDD형의 n+ 소오스/드레인을 형성한다. 상기 제1 포토레지스트 패턴을 제거한다. 상기 실리콘 기판의 전면에 스페이서 산화막을 형성한다.
상기 포토 다이오드부를 노출하게끔 제2 포토레지스트 패턴을 형성한다. 상기 제2 포토레지스트 패턴을 마스크로 이온주입을 하여 상기 실리콘 기판의 포토 다이오드부에 포토 다이오드용 p0 불순물 영역을 형성한다.
상기 제2 포토레지스트 패턴을 제거한 후, 어닐닝하는 단계를 더 포함할 수 있다. 상기 LDD형의 n+ 소오스/드레인을 형성할 때, 상기 P는 확산속도가 빠르므로 n- 소오스/드레인을 형성한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 5 내지 도 8은 본 발명에 의한 씨모스 이미지 센서의 제조방법을 설명하기 위한 단면도들이다.
도 5를 참조하면, 포토 다이오드부(C)와 이미지 센서 어레이부(D)로 구분된실리콘 기판(60)에 얕은 트랜치 분리 영역(62)을 형성하고, 상기 얕은 트랜치 분리 영역(52)을 감싸게 이온주입에 의해 p+ 불순물 영역(64)을 형성한다. 이어서, 트랜스퍼 게이트 절연막(66) 및 트랜스퍼 게이트 전극(68)으로 구성된 트랜스퍼 게이트 (transfer gate, 70)를 형성한다. 이어서, 상기 실리콘 기판(60)에 이온 주입을 하여 포토 다이오드용 n-불순물 영역(72)을 형성한다.
도 6을 참조하면, 상기 포토 다이오드부(C) 상에 n+ 소오스/드레인용 제1 포토레지스트 패턴(74)을 형성한다. 이어서, 상기 n+ 소오스/드레인용 제1 포토레지스트 패턴(74) 및 트랜스퍼 게이트(70)를 마스크로 P 및 As 불순물을 이중으로 이온주입하여 LDD형의 n+ 소오스/드레인(76)을 형성한다. 여기서, 상기 P의 원자량은 31이고 As의 원자량은 75이므로 추후 공정인 어닐닝 공정에서 원자량이 큰 As는 P에 비하여 확산속도가 느리므로 n+ 불순물 영역(76a)이 되고, P는 As에 비하여 원자량이 작아서 확산속도가 빠르므로 실리콘 기판(60) 깊이 침투하게 되어 n- 불순물 영역(76b)가 된다.
도 7을 참조하면, 상기 제1 포토레지스트 패턴(74)을 제거한다. 이어서, 기판(60)의 전면에 스페이서 산화막(77)을 형성하고, 상기 포토 다이오드부(C)를 노출하게끔 제2 포토레지스트 패턴(78)을 형성한다. 이어서, 상기 제2 포토레지스트 패턴(78)을 마스크로 이온주입을 하여 실리콘 기판(60)에 포토 다이오드용 p0 불순물 영역(80)을 형성한다.
도 8을 참조하면, 상기 제2 포토레지스트 패턴(78)을 제거한 후, 상기 불순물 영역들이 형성된 실리콘 기판(60)을 어닐닝한다. 이에 따라, 실리콘 기판(60)에 p+ 불순물 영역(64), p0 불순물 영역(80), n- 불순물 영역(72), n+ 소오스/드레인 (76) 등이 형성된다.
이상과 같은 본 발명에 의한 씨모스 이미지 센서의 제조방법은 종래와 다르게 스페이서 산화막은 형성하면서도 스페이서 식각은 수행하지 않는다. 이에 따라, 본 발명은 포토 다이오드 표면이 식각 손상을 받지 않게 되어 포토 다이오드 표면 에 불필요한 전자 트랩을 생성시키지 않는다. 다라서, 본 발명의 씨모스 이미지 센서는 종래와 다르게 암전류 특성의 악화를 방지할 수 있다.
상술한 바와 같이, 본 발명에 의한 씨모스 이미지 센서의 제조방법은 포토 다이오드의 표면을 식각 손상으로부터 보호하기 때문에 포토 다이오드 표면에 불필요한 전자 트랩을 방지하여 씨모스 이미지 센서의 암전류 특성 악화를 방지할 수 있다.

Claims (3)

  1. 포토 다이오드부와 이미지 센서 어레이부로 구분된 실리콘 기판에 얕은 트랜치 분리 영역을 형성하는 단계;
    상기 이미지 센서 어레이부에 트랜스퍼 게이트를 형성하는 단계;
    상기 실리콘 기판의 포토 다이오드부에 포토 다이오드용 n-불순물 영역을 형성하는 단계;
    상기 포토 다이오드부 상에 n+ 소오스/드레인용 제1 포토레지스트 패턴을 형성하는 단계;
    상기 n+ 소오스/드레인용 제1 포토레지스트 패턴을 마스크로 P 및 As 불순물을 이중으로 이온주입하여 상기 이미지 센서 어레이부에 LDD형의 n+ 소오스/드레인을 형성하는 단계;
    상기 제1 포토레지스트 패턴을 제거하는 단계;
    상기 실리콘 기판의 전면에 스페이서 산화막을 형성하는 단계;
    상기 포토 다이오드부를 노출하게끔 제2 포토레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토레지스트 패턴을 마스크로 이온주입을 하여 상기 실리콘 기판의 포토 다이오드부에 포토 다이오드용 p0 불순물 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  2. 제1항에서, 상기 제2 포토레지스트 패턴을 제거한 후, 어닐닝하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
  3. 제1항에 있어서, 상기 LDD형의 n+ 소오스/드레인을 형성할 때, 상기 As는 n+ 불순물 영역을 형성하고, P는 n- 불순물 영역을 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
KR1020050134067A 2005-12-29 2005-12-29 씨모스 이미지 센서의 제조방법 KR100716914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134067A KR100716914B1 (ko) 2005-12-29 2005-12-29 씨모스 이미지 센서의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134067A KR100716914B1 (ko) 2005-12-29 2005-12-29 씨모스 이미지 센서의 제조방법

Publications (1)

Publication Number Publication Date
KR100716914B1 true KR100716914B1 (ko) 2007-05-10

Family

ID=38270382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134067A KR100716914B1 (ko) 2005-12-29 2005-12-29 씨모스 이미지 센서의 제조방법

Country Status (1)

Country Link
KR (1) KR100716914B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601603A (zh) * 2016-12-30 2017-04-26 上海集成电路研发中心有限公司 一种cmos图像传感器的自对准注入制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022248A (ko) * 2000-09-19 2002-03-27 박용 씨모스 이미지 센서 및 그의 제조 방법
KR20040058739A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 시모스 이미지센서의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022248A (ko) * 2000-09-19 2002-03-27 박용 씨모스 이미지 센서 및 그의 제조 방법
KR20040058739A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 시모스 이미지센서의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601603A (zh) * 2016-12-30 2017-04-26 上海集成电路研发中心有限公司 一种cmos图像传感器的自对准注入制造方法

Similar Documents

Publication Publication Date Title
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
US7595210B2 (en) Method of manufacturing complementary metal oxide semiconductor image sensor
US7825444B2 (en) Image sensor pixel having a lateral doping profile formed with indium doping
JP2006049888A (ja) イメージセンサー及びその製造方法
US7241671B2 (en) CMOS image sensor and method for fabricating the same
JP2006148118A (ja) Cmosイメージセンサーの製造方法
US7432543B2 (en) Image sensor pixel having photodiode with indium pinning layer
US7645652B2 (en) CMOS image sensor and method for fabricating the same
KR100606934B1 (ko) 씨모스 이미지 센서의 제조 방법
CN112599548B (zh) 图像传感器及其制造方法
KR100716914B1 (ko) 씨모스 이미지 센서의 제조방법
US7659133B2 (en) Method for manufacturing CMOS image sensor
KR20040031119A (ko) 화소격리영역을 갖는 이미지 센서
KR20070038339A (ko) 이미지 센서의 제조 방법
JP4157886B2 (ja) Cmosイメージセンサの製造方法
KR20040058692A (ko) 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법
US20090050892A1 (en) Cmos image sensor and method for manufacturing the same
KR20040058689A (ko) 시모스 이미지센서의 제조방법
KR20060000322A (ko) Cmos 이미지 센서 및 그 제조방법
KR100982604B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
KR20040058753A (ko) 시모스 이미지센서 및 그 제조방법
US7598110B2 (en) CMOS image sensor and method for manufacturing the same
KR20060004461A (ko) 씨모스 이미지 센서의 제조방법
KR20060077091A (ko) 암신호 특성을 향상시킬 수 있는 씨모스 이미지센서 제조방법
KR20040059537A (ko) 시모스 이미지센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee