KR20060004461A

KR20060004461A - 씨모스 이미지 센서의 제조방법

Info

Publication number: KR20060004461A
Application number: KR1020040053586A
Authority: KR
Inventors: 사승훈
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-07-09
Filing date: 2004-07-09
Publication date: 2006-01-12

Abstract

본 발명은 광특성을 개선할 수 있는 씨모스 이미지 센서 제조방법을 개시한다. 개시된 본 발명은, 액티브 영역을 한정하는 소자분리막이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트 양측벽에 옵셋(offset) 스페이서를 형성하는 단계; 상기 기판의 액티브 영역 상에 에피 실리콘층을 성장시키는 단계; 상기 게이트의 일측 기판 부분내에 제1접합영역을 형성하는 단계; 상기 게이트의 타측 기판 부분내에 소오스/드레인 영역을 형성하는 단계; 상기 옵셋 스페이서를 포함한 게이트의 양측벽에 게이트 스페이서를 형성하는 단계; 및 상기 게이트의 일측 기판 부분에 포토다이오드가 구성되도록 제1접합영역 표면에 제2접합영역을 형성하는 단계를 포함한다.

Description

씨모스 이미지 센서의 제조방법{Method for fabricating CMOS image sensor}

도 1a 내지 도 1e는 종래 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도.

도 2a 내지 2g는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도.

*도면의 주요 부분에 대한 부호의 설명*

21 : 반도체 기판 22: 소자분리막

23a : 게이트 산화막 23b : 게이트 폴리실리콘막

23 : 게이트 24 : 옵셋(offset) 스페이서

25 : 에피 실리콘층 26a,26b,26c : 감광막 패턴

27a : 제1접합영역 27b : 제2접합영역

28 : 소오스/드레인 영역 29 : 게이트 스페이서

30 : 포토다이오드

본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로, 보다 상세하게는, 포토다이오드의 수광영역을 확장시켜 광특성을 개선시키는 씨모스 이미지 센서 제조방법에 관한 것이다.

이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치이다. 이러한 이미지 센서는 크게 촬상관과 고체 촬상 소자로 분류된다. 상기 촬상관은 텔레비전을 중심으로 하여 화상처리기술을 구사한 계측, 제어, 인식 등에서 널리 상용되며 응용기술이 발전되었다. 시판되는 이미지 센서는 씨모스(CMOS: Complementary metal-oxide-semiconductor)형과 씨씨디(CCD: charge coupled device)형의 2종류가 있다.

씨모스 이미지 센서는 씨모스 제조 기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례로 출력을 검출하는 스위칭 방식을 채용하고 있다. 씨모스 이미지 센서는, 종래 이미지센서로 널리 사용되고 있는 CCD 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

이하에서는 도 1a 내지 도 1e를 참조하여 종래의 씨모스 이미지 센서 제조방법을 설명하도록 한다.

도 1a를 참조하면, 액티브 영역을 한정하는 소자분리막(12)이 형성된 반도체 기판(11) 내에 웰(미도시)을 형성한다. 그런 다음, 상기 웰(미도시)이 형성된 기판 상에 게이트 산화막(13a)과 게이트 폴리실리콘막(13b)을 차례로 형성한 다음, 이들 을 식각하여 액티브 영역 상에 게이트(13)를 형성한다.

도 1b를 참조하면, 게이트(13)가 형성된 반도체 기판(11) 상에 상기 게이트 (13)의 일측 기판 부분을 노출시키는 제1감광막 패턴(16a)을 형성한 다음, 불순물 이온주입을 수행하여 상기 게이트(13)의 일측 기판 부분내에 제1접합영역(17a)을 형성한다.

도 1c를 참조하면, 상기 제1감광막 패턴을 제거한 상태에서, 기판 결과물 상에 게이트(13)의 타측 기판 부분을 노출시키는 제2감광막 패턴(16b)을 형성한다. 그런다음, 기판 결과물에 대해 불순물 이온주입을 수행하여 상기 게이트(13)의 타측 기판 부분 내에 소오스/드레인 영역(18)을 형성한다.

도 1d를 참조하면, 상기 제2감광막 패턴을 제거한 후, 상기 게이트(13)의 양측벽에 공지의 방법에 따라 옵셋(offset) 스페이서(14)와 게이트 스페이서(19)를 차례로 형성한다. 그런다음, 기판 결과물 상에 제1접합영역(17)을 노출시키는 제3감광막 패턴(16c)을 형성한 후, 불순물 이온주입을 수행하여 제1접합영역(17) 표면에 제2접합영역(17b)을 형성하고, 이를 통해, 상기 제1접합영역(17a)과 제2접합영역(17b)으로 구성되는 포토다이오드(20)를 형성한다.

도 1e를 참조하면, 공지의 방법에 따라 제3감광막 패턴을 제거한다.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 차례로 진행하여 씨모스 이미지 센서를 제조한다.

그러나, 전술한 바와 같이 제조되는 종래의 씨모스 이미지 센서는 그 자체로 는 커다란 문제가 없으나, 소자의 고집적화가 이루어지면서, 광특성에 가장 큰 영향을 주는 포토다이오드 영역의 크기가 감소하여 광특성의 열화가 초래되고 있으며, 이에 따라, 광특성을 개선하기 위한 새로운 씨모스 이미지 센서의 제조방법이 강하게 요구되고 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 광특성을 개선시킬 수 있는 씨모스 이미지 센서의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 액티브 영역을 한정하는 소자분리막이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트 양측벽에 옵셋(offset) 스페이서를 형성하는 단계; 상기 기판의 액티브 영역 상에 에피 실리콘층을 성장시키는 단계; 상기 게이트의 일측 기판 부분내에 제1접합영역을 형성하는 단계; 상기 게이트의 타측 기판 부분내에 소오스/드레인 영역을 형성하는 단계; 상기 옵셋 스페이서를 포함한 게이트의 양측벽에 게이트 스페이서를 형성하는 단계; 및 상기 게이트의 일측 기판 부분에 포토다이오드가 구성되도록 제1접합영역 표면에 제2접합영역을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법을 제공한다.

여기서, 상기 옵셋 스페이서를 형성하는 단계는 상기 게이트가 형성된 반도체 기판 상에 100∼500Å의 두께로 산화막을 증착하는 단계; 및 상기 산화막을 전면 식각하는 단계로 구성된다.

그리고, 상기 에피 실리콘층은 100∼1500Å의 두께로 성장시키며, 상기 제1접합영역은 인(P) 이온을 140∼250KeV의 에너지 및 1.0E11∼5.0E13 원자/㎠의 도우즈로 7∼45°의 각도로 틸트시켜 이온주입해서 형성한다.

또한, 상기 이온주입은 90°의 각도로 회전시키면서 4회로 나누어 실시한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 2a 내지 도 2g는 본 발명의 실시예에 따른 씨모스 이미지 센서 제조방법을 설명하기 위한 도면이다.

도 2a를 참조하면, 액티브 영역을 한정하는 소자분리막(22)이 형성된 반도체 기판(21) 내에 이온주입 공정을 통해 웰(미도시)을 형성한다. 그런 다음, 상기 웰이 형성된 기판(21) 상에 게이트 산화막(23a)과 게이트 폴리실리콘막(23b)을 차례로 형성한다. 이어서, 상기 게이트 폴리실리콘막(23b) 상에 게이트 형성 영역을 한정하는 제1감광막 패턴(미도시)을 형성한 다음, 상기 제1감광막 패턴을 식각장벽으로 이용해서 상기 게이트 폴리실리콘막(23b)과 게이트 산화막(23a)을 식각하여 기판 액티브 영역 상에 게이트(23)를 형성한다.

도 2b를 참조하면, 게이트(23)가 형성된 반도체 기판(21)의 전면 상에 100∼ 500Å의 두께로 산화막을 증착한 다음 상기 산화막을 전면 식각하여 게이트(23) 양측벽에 옵셋(offset) 스페이서(24)를 형성한다.

도 2c를 참조하면, 선택적 에피텍셜 성장(Selective Epitaxial Growth) 공정 에 따라 게이트(23)의 표면과 그 양측의 기판 액티브 영역의 표면 상에 선택적으로 에피 실리콘층(25)을 100∼1500Å의 두께로 성장시킨다. 여기서, 상기 에피 실리콘층(25)은 이후에 자세하게 설명하겠지만 포토다이오드 영역의 크기를 확장시켜 광특성이 개선되도록 하기 위해 성장시킨 것이다.

도 2d를 참조하면, 상기 에피 실리콘층(25)이 형성된 기판 결과물 상에 게이트(23)의 일측 기판 부분을 노출시키는 제2감광막 패턴(26a)을 형성한다. 그런 다음, 상기 기판 전면에 인(P) 이온을 140∼250KeV의 에너지 및 1.0E11∼5.0E13 원자/㎠의 도우즈로 7∼45°의 각도로 틸트시켜 이온주입하고, 이를 통해, 상기 게이트(23)의 일측 기판 부분내에 n형의 제1접합영역(27a)을 형성한다. 이때, 상기 제1접합영역(27a)을 형성하기 위한 이온주입은 90°의 각도로 회전시키면서 4회로 나누어 실시함이 바람직하다.

도 2e를 참조하면, 상기 제2감광막 패턴을 제거한 다음, 상기 게이트(23)의 타측 기판 부분을 노출시키는 제3감광막 패턴(26b)을 형성한다. 그런 다음, 상기 기판 전면에 불순물 이온주입을 수행하여, 상기 게이트(23)의 타측 기판 부분 내에 소오스/드레인 영역(28)을 형성한다.

도 2f를 참조하면, 상기 제3감광막 패턴을 제거한 후, 공지의 공정에 따라 옵셋 스페이서(24)를 포함한 게이트(23)의 양측벽에 게이트 스페이서(29)를 형성한다. 그런 다음, 상기 기판 결과물 상에 제1접합영역(27a)을 노출시키는 감광막 패턴(26c)을 형성한 후, 상기 기판 내에 p형 불순물 이온주입을 수행하여 상기 제1접합영역(27a)의 표면에 p형의 제2접합영역(27b)을 형성하고, 이를 통해, PN 접합의 포토다이오드(30)를 형성한다.

여기서, 소자의 고집적화에 따라 광특성에 영향을 주는 포토다이오드 영역의 크기가 크게 감소하게 되는데, 본 발명은 에피 실리콘층을 성장시킨 후, 이를 p형의 제2접합영역 영역으로 이용하므로, 상대적으로 n형의 제1접합영역의 크기는 종래 보다 증가하게 되며, 이에 따라, 본 발명은 포토다이오드 영역의 크기 확장을 통해 매우 용이하게 씨모스 이미지 센서의 광특성을 개선시킬 수 있다.

도 2g를 참조하면, 이온주입 마스크로 이용된 제3감광막 패턴을 공지의 감광막 스트립 공정에 따라 제거한다.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명의 씨모스 이미지 센서를 제조한다.

이상에서와 같이, 본 발명은 에피 실리콘층의 성장을 통해 포토다이오드의 수광영역을 확장시킴으로써, 매우 용이하게 씨모스 이미지 센서의 광특성을 개선시킬 수 있다. 또한, 본 발명은 근접한 소자에 형성되는 소오스/드레인 영역의 깊이를 줄일 수 있어서 소자의 단채널효과를 획기적으로 개선시킬 수 있다.

결국, 본 발명은 소자가 점점 작아짐에 따른 광소자 영역의 축소에 기인하는 광특성 열화를 효과적으로 개선시킬 수 있으며, 아울러, 수광영역의 확장을 통해 광소자의 이미지가 더욱 선명하게 표현되도록 할 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims

액티브 영역을 한정하는 소자분리막이 형성된 반도체 기판을 제공하는 단계;

상기 반도체 기판 상에 게이트를 형성하는 단계;

상기 게이트 양측벽에 옵셋(offset) 스페이서를 형성하는 단계;

상기 기판의 액티브 영역 상에 에피 실리콘층을 성장시키는 단계;

상기 게이트의 일측 기판 부분내에 제1접합영역을 형성하는 단계;

상기 게이트의 타측 기판 부분내에 소오스/드레인 영역을 형성하는 단계;

상기 옵셋 스페이서를 포함한 게이트의 양측벽에 게이트 스페이서를 형성하는 단계; 및

상기 게이트의 일측 기판 부분에 포토다이오드가 구성되도록 제1접합영역 표면에 제2접합영역을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
제 1 항에 있어서, 상기 옵셋 스페이서를 형성하는 단계는

상기 게이트가 형성된 반도체 기판 상에 100∼500Å의 두께로 산화막을 증착하는 단계; 및 상기 산화막을 전면 식각하는 단계로 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
제 1 항에 있어서, 상기 에피 실리콘층은 100∼1500Å의 두께로 성장시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
제 1 항에 있어서, 상기 제1접합영역은 인(P) 이온을 140∼250KeV의 에너지 및 1.0E11∼5.0E13 원자/㎠의 도우즈로 7∼45°의 각도로 틸트시켜 이온주입해서 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
제 4 항에 있어서, 상기 이온주입은 90°의 각도로 회전시키면서 4회로 나누어 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.