CN102543827A - 制造沟渠隔离结构的方法 - Google Patents

制造沟渠隔离结构的方法 Download PDF

Info

Publication number
CN102543827A
CN102543827A CN2011101604081A CN201110160408A CN102543827A CN 102543827 A CN102543827 A CN 102543827A CN 2011101604081 A CN2011101604081 A CN 2011101604081A CN 201110160408 A CN201110160408 A CN 201110160408A CN 102543827 A CN102543827 A CN 102543827A
Authority
CN
China
Prior art keywords
ditches
irrigation canals
substrate
precursor layer
isolating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101604081A
Other languages
English (en)
Other versions
CN102543827B (zh
Inventor
黄仁瑞
蔡鸿明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102543827A publication Critical patent/CN102543827A/zh
Application granted granted Critical
Publication of CN102543827B publication Critical patent/CN102543827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Abstract

本发明公开一种制造沟渠隔离结构的方法，其在基底中形成沟渠，至少在沟渠中形成衬层，至少在沟渠侧壁上形成前驱层，并使前驱层转变为体积较大且填满沟渠的绝缘层。依照沟渠宽度以及前驱层的材质转变为绝缘层的材质时的体积膨胀比设定前驱层的厚度，即可得无空隙的沟渠隔离结构。

Description

制造沟渠隔离结构的方法
技术领域
本发明涉及半导体技术，尤其涉及一种制造沟渠隔离结构的方法。
背景技术
进阶半导体工艺中的元件隔离结构大多为沟渠隔离结构，其传统工艺是先在基底中形成沟渠，然后以高密度电浆化学气相沉积法(HDP-CVD)或旋涂介电材料(SOD)技术形成绝缘层来填满此沟渠。
然而，当工艺线宽缩减到小于20nm，且沟渠的深宽比(aspect ratio)大于6时，即容易有空隙形成于充填沟渠的绝缘层中。此种空隙会严重影响元件可靠性及产率，也会阻碍半导体元件结构的微型化。举例来说，在绝缘层中有开放空隙的沟渠隔离上形成接点，可能会对隔离区域造成击穿(punch-through)等问题。
发明内容
因此，本发明提供一种制造沟渠隔离结构的方法。
此方法如下所述。先在基底中形成沟渠，再至少于沟渠中形成衬层。接着至少在沟渠的侧壁上形成前驱层，然后使前驱层转变为体积较大且填满沟渠的绝缘层。
在上述方法中，前驱层可经氧化而转变成绝缘层。衬层可亦形成于基底上。前驱层可亦形成于基底上，使得由其转变而成之绝缘层亦位在基底上。
依照沟渠宽度以及前驱层的材质转变为绝缘层的材质时的体积膨胀比设定前驱层的厚度，即可得无空隙的沟渠隔离结构。此外，衬层是为了防止沟渠周围的部分基底在使前驱层转变为绝缘层时受到影响，因此其厚度需足够。
为使本发明的上述及其他目的、特征以及优点更明显易懂，特举较佳实施例配合附图作详细说明如下。
附图说明
图1A-1G为本发明一实施例的制造沟渠隔离结构的方法的剖面图，其中图1G亦显示此例的沟渠隔离结构。
附图标记：
100：基底
110：垫氧化层
120：图案化硬罩幕层
122：沟渠图案
130：沟渠
140：衬层
150：前驱层
160、160a：绝缘层
具体实施方式
接着以下述实施例及所附图式对本发明作进一步说明，但其并非用以限定本发明之范围。
图1A-1G为本发明一实施例的制造沟渠隔离结构的方法的剖面图。
请参照图1A，首先提供半导体基底100，其可为单晶硅或磊晶硅基底。图案化硬罩幕层120形成于基底100上，具有定义沟渠隔离结构用的沟渠图案122。图案化硬罩幕层120的材质可包括氮化硅(SiN)，并可由对应的图案化光阻(未示出)定义。当图案化硬罩幕层120材质为氮化硅时，垫氧化层110可在图案化硬罩幕层120形成前形成在基底100上，并在图案化硬罩幕层120被图案化后继续被图案化。沟渠图案122的关键尺寸可小于20nm。
请参照图1B，接着以图案化硬罩幕层120为罩幕非等向性蚀刻基底100，而将沟渠图案122转移至基底100，亦即在基底100中形成沟渠隔离结构的沟渠130。沟渠130的深度范围可在150～250nm，宽度范围可在10～40nm。例如，当沟渠130宽度为40nm时，其深宽比通常约设在4～6；当沟渠130宽度为25nm时，其深宽比通常约设在6。当其宽度进一步缩减到小于20nm时，其深宽比大于6，此时现有技术难以填满沟渠，而需要本发明的方法作为解决方案。亦需注意的是，由于沟渠130的深度相对较大，因此图案化硬罩幕层120在蚀刻步骤中会有大量损失。
请参照图1C，接着在沟渠130中以及基底100上的图案化硬罩幕层120上形成衬层140。在后续使充填于沟渠130内的前驱层转变为绝缘层的过程中，衬层140能防止在沟渠130周围的基底100受到影响，因此其厚度必须足够。举例而言，在利用氧化使前驱层转变为绝缘层的情况下，在该氧化步骤中，衬层140厚度需足够阻挡氧气并防止沟渠130周围的基底100被氧化。衬层140的材质可包括氮化硅，其厚度可为15～50埃以有效阻挡氧气。当衬层140的材质为氮化硅时，可以低压化学气相沉积法(LPCVD)或原子层沉积法(ALD)形成。
请参照图1D，在沟渠130底部与侧壁上以及基底100上的图案化硬罩幕层120上形成即将被转变为绝缘层的前驱层150。前驱层150的材质可包括硅材料，如未掺杂复晶硅、掺杂复晶硅或非晶硅，且可以化学气相沉积法形成。例如，当前驱层150材质为未掺杂复晶硅时，可利用低压化学气相沉积法，在熔炉中以SiH4为反应气体而形成。
请参照图1E，接着使前驱层150转变为体积较大且填满沟渠130的绝缘层160，其例如是利用氧化反应。氧化反应可利用炉管氧化步骤，在依前驱层150材质而定的温度下完成。当前驱层150是利用氧化转变成绝缘层160时，绝缘层160的材质即为前驱层150的材质的对应氧化物。举例来说，当前驱层150的材质为硅材料且利用氧化转变成绝缘层160时，绝缘层160的材质即为SiO2。
此外，举例而言，当前驱层150材质为复晶硅且利用炉管氧化步骤转变成绝缘层160时，炉管氧化步骤可在850-950℃下完成，其反应时间依前驱层150的厚度而定。
在上述图1D～1E所示步骤中，需依照沟渠130的宽度及前驱层150的材质转变成绝缘层160的材质时的容积膨胀率来设定前驱层150的厚度，使得沟渠130被所形成的绝缘层160填满且其中无空隙形成。
具体而言，当沟渠130宽度为″a″，前驱层150的材质转变成绝缘层160的材质时的体积膨胀比为″b″时，前驱层150之厚度至少需设为(a/2)/b。例如，复晶硅被氧化成SiO2时之体积膨胀比约2.0(b＝2)。当沟渠130宽度为40nm，前驱层150含复晶硅且将被转变成SiO2绝缘层160时，前驱层150厚度至少需要10[＝(40/2)/2]nm，可为10～18nm。
请参照图1F，在填满沟渠130的绝缘层160形成后，可以化学机械研磨法(CMP)移除在沟渠130外的绝缘层160。对绝缘层160进行CMP时所用的研浆通常以氧化硅与/或氧化铝微粒为基底。留下的绝缘层160以″160a″表示。
请参照图1G，之后可以湿蚀刻移除沟渠130外的衬层140、垫氧化层110上的图案化硬罩幕层120以及垫氧化层110，此时部分的绝缘层160a也被移除。举例来说，当衬层140和图案化硬罩幕层120含氮化硅时，可以磷酸进行湿蚀刻。垫氧化层110可以氢氟酸(HF)进行湿蚀刻。
图1G亦显示此实施例的沟渠隔离结构，其包括：具有沟渠130的基底100、沟渠中的衬层140及无空隙填满沟渠的绝缘层160a。沟渠130宽度在20nm以下，且深宽比大于6(图中虽未明确示出，但应容易理解)。沟渠130的深度以及衬层140和绝缘层160a的材质已例示如上。
由于本发明可得到无空隙的沟渠隔离结构，故不会对元件可靠性与和产量造成不良影响，也不会阻碍半导体元件结构的微型化。
本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，可作些许修正与创新，而不脱离本发明的精神和范围。

Claims (10)

1.一种制造沟渠隔离结构的方法，包括：
在一基底中形成一沟渠；
至少在该沟渠中形成一衬层；
至少在该沟渠的侧壁上形成一前驱层；以及
使该前驱层转变为体积较大且填满该沟渠的绝缘层。
2.根据权利要求1所述的制造沟渠隔离结构的方法，其中使该前驱层转变为该绝缘层的步骤包括：氧化该前驱层。
3.根据权利要求2所述的制造沟渠隔离结构的方法，其中氧化该前驱层的步骤包括炉管氧化步骤。
4.根据权利要求1所述的制造沟渠隔离结构的方法，其中形成该沟渠的步骤包括：
在该基底上方形成一图案化硬罩幕层，其具有该沟渠的图案；以及
以该图案化硬罩幕层为罩幕蚀刻该基底。
5.根据权利要求4所述的制造沟渠隔离结构的方法，其中该图案化硬罩幕层的材质包括氮化硅。
6.根据权利要求5所述的制造沟渠隔离结构的方法，还包括：在形成该图案化硬罩幕层之前，于该基底上形成一垫氧化层。
7.根据权利要求1所述的制造沟渠隔离结构的方法，其中该衬层亦形成于该基底上。
8.根据权利要求1所述的制造沟渠隔离结构的方法，其中该前驱层亦形成于该基底上，使得该绝缘层亦位在该基底上。
9.根据权利要求8所述的制造沟渠隔离结构的方法，还包括：移除位在该基底上的该绝缘层。
10.根据权利要求1所述的制造沟渠隔离结构的方法，其中该沟渠的深宽比大于6。
CN201110160408.1A 2010-12-08 2011-06-15 制造沟渠隔离结构的方法 Active CN102543827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/962,655 US8921183B2 (en) 2010-12-08 2010-12-08 Method for fabricating trench isolation structure
US12/962,655 2010-12-08

Publications (2)

Publication Number Publication Date
CN102543827A true CN102543827A (zh) 2012-07-04
CN102543827B CN102543827B (zh) 2015-07-01

Family

ID=46199789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110160408.1A Active CN102543827B (zh) 2010-12-08 2011-06-15 制造沟渠隔离结构的方法

Country Status (3)

Country Link
US (1) US8921183B2 (zh)
CN (1) CN102543827B (zh)
TW (1) TWI466230B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328702A (zh) * 2015-06-15 2017-01-11 联华电子股份有限公司 填充半导体元件间隙的方法及其形成的半导体元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102047097B1 (ko) 2012-10-25 2019-11-20 삼성전자주식회사 반도체 장치의 제조방법
US9917003B2 (en) * 2013-06-28 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Trench liner passivation for dark current improvement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989977A (en) * 1998-04-20 1999-11-23 Texas Instruments - Acer Incorporated Shallow trench isolation process
US20030162366A1 (en) * 2000-09-05 2003-08-28 Lsi Logic Corporation Integrated circuit isolation system
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5455194A (en) * 1995-03-06 1995-10-03 Motorola Inc. Encapsulation method for localized oxidation of silicon with trench isolation
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US7271464B2 (en) * 2004-08-24 2007-09-18 Micron Technology, Inc. Liner for shallow trench isolation
US7271463B2 (en) * 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US8304322B2 (en) * 2006-04-18 2012-11-06 Micron Technology, Inc. Methods of filling isolation trenches for semiconductor devices and resulting structures
KR100811266B1 (ko) * 2006-09-01 2008-03-07 주식회사 하이닉스반도체 하드 마스크를 이용한 선택적 식각 방법 및 이를 이용한메모리 소자의 소자분리 형성 방법
KR100766232B1 (ko) * 2006-10-31 2007-10-10 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
KR20080087416A (ko) * 2007-03-27 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
US8097175B2 (en) * 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
KR100894101B1 (ko) * 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7611963B1 (en) * 2008-04-29 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a multi-layer shallow trench isolation structure in a semiconductor device
US7678696B2 (en) * 2008-08-08 2010-03-16 International Business Machines Corporation Method of making through wafer vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989977A (en) * 1998-04-20 1999-11-23 Texas Instruments - Acer Incorporated Shallow trench isolation process
US20030162366A1 (en) * 2000-09-05 2003-08-28 Lsi Logic Corporation Integrated circuit isolation system
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328702A (zh) * 2015-06-15 2017-01-11 联华电子股份有限公司 填充半导体元件间隙的方法及其形成的半导体元件

Also Published As

Publication number Publication date
US20120149172A1 (en) 2012-06-14
CN102543827B (zh) 2015-07-01
TWI466230B (zh) 2014-12-21
TW201225211A (en) 2012-06-16
US8921183B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
US7655532B1 (en) STI film property using SOD post-treatment
CN100405578C (zh) 半导体结构及其制造方法
JP2012231007A (ja) 半導体装置の製造方法
US20080003739A1 (en) Method for forming isolation structure of flash memory device
CN104347517B (zh) 半导体结构的形成方法
US20200203473A1 (en) Semiconductor device and method for forming the same
KR20070095121A (ko) 비휘발성 반도체 메모리 소자의 제조 방법
CN101026123A (zh) 形成半导体装置的隔离结构的方法
CN101599419B (zh) 沟槽的形成方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN104124195B (zh) 沟槽隔离结构的形成方法
CN108807445A (zh) 图像传感器的形成方法
CN101673703A (zh) 浅槽隔离结构的制作方法
CN107293545A (zh) 半导体存储器件及其制造方法
CN114724944A (zh) 一种半导体结构的制造方法
JP2006332442A (ja) 半導体装置及びその製造方法
CN102543827B (zh) 制造沟渠隔离结构的方法
CN103137483A (zh) 一种消除沟槽顶端尖角的方法
CN101211769A (zh) 栅极结构及其制造方法
CN100521163C (zh) 用于绝缘体上的硅槽刻蚀方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN114093806B (zh) 一种半导体结构的制作方法
CN101989599B (zh) 具有浅沟槽隔离结构的半导体器件及其制造工艺
CN104795351B (zh) 隔离结构的形成方法
CN102487032A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant