CN103137483A - 一种消除沟槽顶端尖角的方法 - Google Patents
一种消除沟槽顶端尖角的方法 Download PDFInfo
- Publication number
- CN103137483A CN103137483A CN2011103890177A CN201110389017A CN103137483A CN 103137483 A CN103137483 A CN 103137483A CN 2011103890177 A CN2011103890177 A CN 2011103890177A CN 201110389017 A CN201110389017 A CN 201110389017A CN 103137483 A CN103137483 A CN 103137483A
- Authority
- CN
- China
- Prior art keywords
- etching
- groove
- silicon nitride
- oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 34
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 4
- 238000001039 wet etching Methods 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000000407 epitaxy Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 108010014594 Heterogeneous Nuclear Ribonucleoprotein A1 Proteins 0.000 abstract 3
- 102100035621 Heterogeneous nuclear ribonucleoprotein A1 Human genes 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MTJGVAJYTOXFJH-UHFFFAOYSA-N 3-aminonaphthalene-1,5-disulfonic acid Chemical compound C1=CC=C(S(O)(=O)=O)C2=CC(N)=CC(S(O)(=O)=O)=C21 MTJGVAJYTOXFJH-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种消除沟槽顶端尖角的方法，包括如下步骤：1，ONO成长；2，ONO刻蚀；3，沟槽刻蚀：用ONO作为硬质掩膜进行干法刻蚀；4，横向湿法刻蚀硬质掩膜的中间氮化硅，要求完全露出沟槽顶端的尖角；5，全面刻蚀硬质掩膜上面残留的顶层氧化膜，同时横向刻蚀硬质掩膜的底层氧化膜；6，对沟槽底部进行沟槽同向刻蚀，同时对顶端的尖角进行横向和纵向刻蚀，减小顶端的尖角；7，在沟槽内生长一层牺牲氧化层，沟槽顶端尖角被完全氧化，尖角消失；8，牺牲氧化层湿法刻蚀；氮化硅湿法刻蚀，保留部分氮化硅作为HDP化学机械研磨的阻挡层。本发明能消除沟槽顶端尖角，确保后续HDP能够无孔填充沟槽。
Description
技术领域
本发明属于半导体集成电路制造领域，具体涉及一种沟槽功率MOS器件的制造方法，尤其涉及一种消除沟槽顶端尖角的方法。
背景技术
对于沟槽功率MOS，通常在沟槽底部填充均匀厚度的SiO2，来降低栅漏电容，从而提高器件的工作频率。其中沟槽底部的SiO2，通常用HDP(High DensityPlasma SiO2，高密度等离子体二氧化硅)无孔填充来实现。当沟槽顶端出现尖角时，HDP填充的SiO2在沟槽内会有空孔(见图1)，将导致底部SiO2均一性变差。现有工艺一般包括如下步骤：
1.ONO成长：自下而上分别为——
热氧/
氮化硅/
APM(常压化学气相淀积氧化膜)。
2.ONO刻蚀：带胶干法刻蚀，要求硅外延层过刻蚀
以上。
3.沟槽刻蚀：用ONO作为Hard Mask(硬质掩膜)进行干法刻蚀，沟槽深度为1.35um(微米)，宽度为0.40um。
4.Hole Rounding：对沟槽底部进行hole rounding(沟槽同向刻蚀)，横向刻蚀
纵向刻蚀由于顶端尖角有Hard Mask保护，顶端的尖角几乎不变。
5.牺牲氧化处理：牺牲氧化的厚度为
由于沟槽顶端的尖角上方有Hard Mask保护，因此尖角处氧化速度较慢，尖角没有消失。
6.湿法刻蚀：牺牲氧化层湿法刻蚀，保持40％的过刻量；氮化硅湿法刻蚀(横向和纵向)，保留
的氮化硅作为HDP CMP(化学机械研磨)的阻挡层。
因为HDP填充能力与沟槽顶端形貌有很强相关性，所以顶端的尖角将导致沟槽内填充的HDP出现小孔(见图1)，从而导致沟槽底部氧化膜均一性变差。
发明内容
本发明要解决的技术问题是提供一种消除沟槽顶端尖角的方法，确保后续HDP能够无孔填充沟槽。
为解决上述技术问题，本发明提供一种消除沟槽顶端尖角的方法，包括如下步骤：
步骤1，ONO成长：在硅衬底的硅外延层上自下而上依次生长底层氧化膜、中间氮化硅和顶层氧化膜，形成ONO结构；
步骤2，ONO刻蚀：带胶干法刻蚀，过刻蚀硅外延层；
步骤3，沟槽刻蚀：用ONO作为硬质掩膜进行干法刻蚀；
步骤4，湿法刻蚀氮化硅：横向刻蚀硬质掩膜的中间氮化硅，要求完全露出沟槽顶端的尖角；
步骤5，湿法刻蚀氧化膜：全面刻蚀硬质掩膜上面残留的顶层氧化膜，同时横向刻蚀硬质掩膜的底层氧化膜；
步骤6，沟槽同向刻蚀：对沟槽底部进行沟槽同向刻蚀，同时对顶端的尖角进行横向和纵向刻蚀，减小顶端的尖角；
步骤7，牺牲氧化处理：在沟槽内生长一层牺牲氧化层，由于沟槽顶端尖角处氧化速度较快，因此顶端的尖角被完全氧化，尖角消失；
步骤8，湿法刻蚀：牺牲氧化层湿法刻蚀，氮化硅湿法刻蚀，保留部分氮化硅作为HDP化学机械研磨的阻挡层。
在步骤1中，所述底层氧化膜采用热氧化工艺生长，该底层氧化膜的厚度为
所述中间氮化硅采用低压化学气相淀积工艺生长，该中间氮化硅的厚度为
所述顶层氧化膜采用常压化学气相淀积工艺，该顶层氧化膜的厚度为
在步骤2中，所述硅外延层过刻蚀
在步骤3中，所述沟槽深度1-1.5微米，宽度为0.3-0.5微米。
在步骤4中，采用100-200℃的热磷酸湿法刻蚀氮化硅。所述刻蚀氮化硅的刻蚀量为
在步骤5中，采用0-50℃的氟化氨和氢氟酸的混合液湿法刻蚀氧化膜。所述刻蚀顶层氧化膜，保持30-60％的过刻量；所述横向刻蚀底层氧化膜的刻蚀量为
在步骤6中，所述对沟槽底部进行沟槽同向刻蚀采用干法刻蚀，横向刻蚀
纵向刻蚀
在步骤7中，采用热氧化法在沟槽内生长一层牺牲氧化层，所述牺牲氧化层的厚度为
在步骤8中，所述牺牲氧化层湿法刻蚀，保持30-60％的过刻量；所述氮化硅湿法刻蚀采用横向和纵向刻蚀，保留
的氮化硅作为HDP化学机械研磨的阻挡层。
和现有技术相比，本发明具有以下有益效果：本发明增加了ONO硬质掩膜横向湿法刻蚀，并利用Hole Rounding和牺牲氧化工艺，巧妙的消除沟槽顶端尖角，使HDP能够无孔填充沟槽，确保沟槽底部厚度均匀的SiO2(见图2)。
附图说明
图1是采用传统工艺在沟槽顶端形成尖角导致HDP填充有孔的示意图。
图2是采用本发明工艺消除沟槽顶端尖角后HDP填充无孔的示意图。
图3是本发明方法的工艺流程剖面图；其中，图3A是本发明方法的步骤1完成后的示意图；图3B是本发明方法的步骤2完成后的示意图；图3C是本发明方法的步骤3完成后的示意图；图3D是本发明方法的步骤4完成后的示意图；图3E是本发明方法的步骤5完成后的示意图；图3F是本发明方法的步骤6完成后的示意图；图3G是本发明方法的步骤7完成后的示意图；图3H是本发明方法的步骤8完成后的示意图。
图4是采用本发明工艺流程的效果示意图；其中，图4A是沟槽刻蚀后的示意图；图4B是湿法横向刻蚀硬质掩膜中间的氧化硅及湿法刻蚀硬质掩膜上、下层的氧化膜后的示意图；图4C是Hole Rounding后的示意图；图4D是牺牲氧化处理后的示意图。
图中附图标记说明如下：
1是硅衬底，2是硅外延层，3是热氧氧化膜，4是氮化硅，5是APM氧化膜，6是牺牲氧化层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
以TBO(Trench Bottom Oxide缩写，沟槽底部氧化)工艺为例，其沟槽底部需要填充一定厚度的SiO2。工艺过程中产生的沟槽顶端尖角将影响HDP(HighDensity Plasma SiO2缩写，高密度等离子体二氧化硅)的填孔能力，本发明通过横向湿法刻蚀Hard Mask、Hole Rounding和牺牲氧化等工艺消除尖角。以下为本发明的具体实施流程，如图3和图4所示，包括如下步骤：
1.如图3A所示，ONO(Oxide Nitride Oxide缩写，氧化膜/氮化膜/氧化膜)成长：在硅衬底1的硅外延层2上自下而上依次生长——的热氧氧化膜3(采用热氧化工艺淀积)/
的氮化硅4(采用低压化学气相淀积工艺生长)/的APM氧化膜5(采用常压化学气相淀积)。
2.如图3B所示，ONO刻蚀：带胶干法刻蚀，要求硅外延层2过刻蚀
3.如图3C所示，沟槽刻蚀：用ONO作为Hard Mask(硬质掩膜)进行干法刻蚀，沟槽深度为1-1.5微米，宽度为0.3-0.5微米，见图4A。
4.如图3D所示，湿法刻蚀氮化硅4：可以用100-200℃热磷酸湿法横向刻蚀Hard Mask中间的氮化硅4，刻蚀量要求完全露出沟槽顶端的尖角。
5.如图3E所示，湿法刻蚀APM氧化膜5和热氧氧化膜3：可以采用0-50℃的氟化氨和氢氟酸的混合液全面刻蚀Hard Mask上面残留的APM氧化膜5，保持30-60％的过刻量，同时横向刻蚀Hard Mask下面的热氧氧化膜3，横向刻蚀热氧氧化膜3的刻蚀量为
见图4B。
6.如图3F所示，沟槽同向刻蚀(Hole Rounding)：对沟槽底部进行沟槽同向干法刻蚀，同时对顶端的尖角进行横向和纵向刻蚀(横向刻蚀
纵向刻蚀
)，因为纵向刻蚀较横向刻蚀快，所以顶端的尖角减小，见图4C。
7.如图3G所示，牺牲氧化处理：采用热氧化法在沟槽内生长一层牺牲氧化层6，牺牲氧化层6的厚度为
由于沟槽顶端尖角处氧化速度较快，因此顶端的尖角被完全氧化，尖角消失，见图4D。
8.如图3H所示，湿法刻蚀：牺牲氧化层6湿法刻蚀，保持30-60％的过刻量；氮化硅4湿法刻蚀(横向和纵向)，保留
的氮化硅4作为HDP(HighDensity Plasma SiO2缩写)化学机械研磨的阻挡层。
Claims (11)
1.一种消除沟槽顶端尖角的方法，其特征在于：包括如下步骤：
步骤1，ONO成长：在硅衬底的硅外延层上自下而上依次生长底层氧化膜、中间氮化硅和顶层氧化膜，形成ONO结构；
步骤2，ONO刻蚀：带胶干法刻蚀，过刻蚀硅外延层；
步骤3，沟槽刻蚀：用ONO作为硬质掩膜进行干法刻蚀；
步骤4，湿法刻蚀氮化硅：横向刻蚀硬质掩膜的中间氮化硅，要求完全露出沟槽顶端的尖角；
步骤5，湿法刻蚀氧化膜：全面刻蚀硬质掩膜上面残留的顶层氧化膜，同时横向刻蚀硬质掩膜的底层氧化膜；
步骤6，沟槽同向刻蚀：对沟槽底部进行沟槽同向刻蚀，同时对顶端的尖角进行横向和纵向刻蚀，减小顶端的尖角；
步骤7，牺牲氧化处理：在沟槽内生长一层牺牲氧化层，由于沟槽顶端尖角处氧化速度较快，因此顶端的尖角被完全氧化，尖角消失；
步骤8，湿法刻蚀：牺牲氧化层湿法刻蚀，氮化硅湿法刻蚀，保留部分氮化硅作为HDP化学机械研磨的阻挡层。
2.如权利要求1所述的方法，其特征在于，在步骤1中，所述底层氧化膜采用热氧化工艺生长，该底层氧化膜的厚度为
所述中间氮化硅采用低压化学气相淀积工艺生长，该中间氮化硅的厚度为
所述顶层氧化膜采用常压化学气相淀积工艺，该顶层氧化膜的厚度为
3.如权利要求1所述的方法，其特征在于，在步骤2中，所述硅外延层过刻蚀
4.如权利要求1所述的方法，其特征在于，在步骤3中，所述沟槽深度1-1.5微米，宽度为0.3-0.5微米。
5.如权利要求1所述的方法，其特征在于，在步骤4中，所述刻蚀氮化硅的刻蚀量为
6.如权利要求1或5所述的方法，其特征在于，在步骤4中，采用100-200℃的热磷酸湿法刻蚀氮化硅。
7.如权利要求1所述的方法，其特征在于，在步骤5中，所述刻蚀顶层氧化膜，保持30-60％的过刻量；所述横向刻蚀硬质掩膜的底层氧化膜的刻蚀量为
8.如权利要求1或7所述的方法，其特征在于，在步骤5中，采用0-50℃的氟化氨和氢氟酸的混合液湿法刻蚀氧化膜。
9.如权利要求1所述的方法，其特征在于，在步骤6中，所述对沟槽底部进行沟槽同向刻蚀采用干法刻蚀，横向刻蚀纵向刻蚀
10.如权利要求1所述的方法，其特征在于，在步骤7中，采用热氧化法在沟槽内生长一层牺牲氧化层，所述牺牲氧化层的厚度为
11.如权利要求1所述的方法，其特征在于，在步骤8中，所述牺牲氧化层湿法刻蚀，保持30-60％的过刻量；所述氮化硅湿法刻蚀采用横向和纵向刻蚀，保留的氮化硅作为HDP化学机械研磨的阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110389017.7A CN103137483B (zh) | 2011-11-30 | 2011-11-30 | 一种消除沟槽顶端尖角的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110389017.7A CN103137483B (zh) | 2011-11-30 | 2011-11-30 | 一种消除沟槽顶端尖角的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137483A true CN103137483A (zh) | 2013-06-05 |
| CN103137483B CN103137483B (zh) | 2015-08-19 |
Family
ID=48497132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110389017.7A Active CN103137483B (zh) | 2011-11-30 | 2011-11-30 | 一种消除沟槽顶端尖角的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137483B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441067A (zh) * | 2013-08-16 | 2013-12-11 | 上海华力微电子有限公司 | 应用于栅极线尾切割的双重图形成型方法 |
| CN104347378A (zh) * | 2013-08-09 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 一种应用于沟槽型mos器件的沟槽栅的制备方法 |
| CN107946175A (zh) * | 2017-11-06 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN109148560A (zh) * | 2018-08-14 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN110060919A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111508846A (zh) * | 2020-05-25 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060270181A1 (en) * | 2005-05-25 | 2006-11-30 | Micron Technology, Inc. | Methods of forming integrated circuit devices |
| CN101770974A (zh) * | 2008-12-31 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
-
2011
- 2011-11-30 CN CN201110389017.7A patent/CN103137483B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060270181A1 (en) * | 2005-05-25 | 2006-11-30 | Micron Technology, Inc. | Methods of forming integrated circuit devices |
| CN101770974A (zh) * | 2008-12-31 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347378A (zh) * | 2013-08-09 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 一种应用于沟槽型mos器件的沟槽栅的制备方法 |
| CN103441067A (zh) * | 2013-08-16 | 2013-12-11 | 上海华力微电子有限公司 | 应用于栅极线尾切割的双重图形成型方法 |
| CN103441067B (zh) * | 2013-08-16 | 2016-04-27 | 上海华力微电子有限公司 | 应用于栅极线尾切割的双重图形成型方法 |
| CN107946175A (zh) * | 2017-11-06 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN107946175B (zh) * | 2017-11-06 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 沟槽外延的填充方法 |
| CN110060919A (zh) * | 2018-01-18 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110060919B (zh) * | 2018-01-18 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109148560A (zh) * | 2018-08-14 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN111508846A (zh) * | 2020-05-25 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137483B (zh) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137483A (zh) | 一种消除沟槽顶端尖角的方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN102024848A (zh) | 用于功率器件的沟槽结构及其制造方法 | |
| CN101673703A (zh) | 浅槽隔离结构的制作方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN104124195B (zh) | 沟槽隔离结构的形成方法 | |
| CN108807445A (zh) | 图像传感器的形成方法 | |
| CN102117761A (zh) | 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN103915369A (zh) | 沟槽填充方法 | |
| CN102339782B (zh) | 浅沟道隔离区的制作方法 | |
| CN101847655B (zh) | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 | |
| CN102592992A (zh) | 一种高掺杂磷硅玻璃薄膜的制备方法 | |
| CN103903969B (zh) | 浮栅的制备方法 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| CN102479699A (zh) | 超级结半导体器件结构的制作方法 | |
| CN101673702A (zh) | 浅槽隔离结构的制作方法 | |
| CN102969265A (zh) | 浅沟槽隔离结构制造方法 | |
| CN102082091B (zh) | 改善高密度等离子体化学气相淀积的磷硅玻璃形貌的方法 | |
| CN106887433A (zh) | Sonos工艺方法 | |
| CN102456561A (zh) | 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 | |
| CN102456609A (zh) | 一种利用侧向边墙技术提高sti凹陷区特性的方法 | |
| US8012831B2 (en) | Method of forming isolation layer of flash memory device | |
| CN107768375A (zh) | 一种分裂栅的栅极形成方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |