CN103441067B - 应用于栅极线尾切割的双重图形成型方法 - Google Patents

Abstract

本发明涉及微电子技术领域，尤其涉及一种应用于栅极线尾切割的双重图形成型方法，通过在先进图膜的上方进行两次曝光工艺后，形成氧化物-氮化硅-氧化物硬质掩膜结构，并利用该硬质掩膜结构作为掩膜对APF进行刻蚀，并最终利用APF作为掩膜进行后续多晶硅的蚀刻工艺，即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上，进而提高了28/20nm及其以下技术节点线尾切割工艺的成熟度和稳定度。

Description

应用于栅极线尾切割的双重图形成型方法

技术领域

本发明涉及微电子技术领域，尤其涉及一种应用于栅极线尾切割的双重图形成型方法。

背景技术

目前，在32nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示，双重图形化技术（DoublePatterningTechnology，简称DPT）、极紫外线技术（EUV）、电子术直写（EBL）等技术方案都被业界寄予了厚望。

其中，双重图形化技术（DPT）是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后分别制作光刻版，并逐次完成相应曝光和刻蚀工艺，最终合并形成最初需求的高密度图形。

随着光刻机软硬件技术不断进步，基于浸没式光刻机的双重图形化技术，能够将193nm浸没式光学光刻平台的极限分辨率和技术寿命进一步的延伸，从而可以填补浸没式光刻机和EUV之间甚至是更小技术节点的光刻技术的空白。

根据技术调研结果，微影-刻蚀-微影-刻蚀（Litho-Etch-Litho-Etch，简称LELE）技术是目前几种双重图形化主流技术方案之一，即通过分别的两次的光刻和刻蚀行成目标图形，且该目标图形包括线形（line）和沟槽（trench）两种。

图1a是传统的栅极线尾切割中的双重图形化工艺中第一次光刻工艺形成的结构示意图，图1b是传统的栅极线尾切割中的双重图形化工艺中第二次光刻工艺形成的结构示意图，图1c是传统的栅极线尾切割中的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；如图1a-1c所示，如在193nm浸没式机台（如NXT-1950i等）上具有38nm半节距（HalfPitch，简称HP）的分辨率，为了满足28/20nm（28nm线尾切割和22nm光刻）技术节点有源层和栅层的设计需求，先进行第一光刻工艺形成如图1a所示的结构，再进行第二次光刻工艺形成如图1b所示的结构，然后再将图1a所示的结构（Exposure1）和图1b所示的结构（Exposure2）通过栅极线尾切割工艺形成如图1c所示的结构（Finalcontour），即先形成重复的、单一方向的线/隔离（Line/Space）图形，然后进行栅极线尾切割（Line-End-Cut）工艺。

传统的，在进行栅极线尾切割工艺中，主要是通过在经过第一次光刻和蚀刻至多晶硅层后，利用基于旋涂（spin-on）的底层结构ODL（OrganicUnderLayer）来填充底层图形，并继续采用中间层结构SHB（SiO-basedHardMask）来作为第二次蚀刻的硬质掩膜，最后制备BARC（BottomAnti-ReflectiveCoating）和PR（PhotoResist）来完成二次光刻前的结构，即采用氧化硅作为硬质掩膜，进行多晶硅层的蚀刻工艺。

由于，ODL和SHB是新材料，其工艺成本较高，且在40纳米及其以上技术节点的工艺中并不常用；所以，在28纳米及其以下技术节点的工艺中引进上述的这些新材料需要花费大量的时间和成本去评估和应用。

中国专利（CN101034672A）记载了一种形成平面CMOS晶体管的方法，将形成栅极层的步骤划分为：第一步，通过栅极层图形的第一部分构图抗蚀剂层，然后通过栅极图形蚀刻多晶硅；第二步,通过栅极焊盘和局部互连的图像构图第二抗蚀剂层，然后通过栅极焊盘和局部互连的图形蚀刻多晶硅，由此减少衍射的次数以及其它来自不同曝光区域的串扰。

中国专利（CN102129968A）记载了一种双重图形化方法，包括：自下而上依次在衬底上沉积图形层和旋涂第一光刻胶层，利用第一光刻图形版光刻第一光刻胶，并以光刻后的第一光刻胶层为掩膜刻蚀图形层；去除第一光刻胶层，在图形层的表面和图形层刻蚀形成的图形间隙内沉积硬掩膜层；对硬掩膜层的表面进行平坦化处理；在硬掩膜层的平坦表面沉积第二光刻胶；利用第二层光刻图形版光刻第二光刻胶层、以光刻后的第二光刻胶层为掩膜刻蚀硬掩膜层和图形层；去除第二光刻胶层和硬掩膜层。

发明内容

针对上述技术问题，本申请一种应用于栅极线尾切割的双重图形成型方法，通过在先进图膜（AdvancedPatterningFilm，简称APF）的上方进行两次曝光工艺后，形成氧化物-氮化硅-氧化物（Oxide-SiN-Oxide，简称ONO）硬质掩膜结构，并利用该硬质掩膜结构作为掩膜对APF进行刻蚀，并最终利用APF作为掩膜进行后续多晶硅的蚀刻工艺。

本发明记载了一种应用于栅极线尾切割的双重图形成型方法（AMethodofdoublepatterningtechnologyforline-end-cutofpolygate），其中，包括以下步骤：

于一具有栅极层结构的半导体衬底上依次沉积先进图膜层、第一介质抗反射层、第二氮化硅层和第二介质抗反射层；

刻蚀所述第二介质抗反射层和所述第二氮化硅层至所述第一介质抗反射层的表面，形成第一硬质掩膜结构；

再次刻蚀剩余的第二介质抗反射层和剩余的第二氮化硅层至所述先进图膜层，形成第二硬质掩膜结构；

以所述第一硬质掩膜结构和所述第二硬质掩膜结构为掩膜，刻蚀剩余的先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；

以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构。

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述栅极结构包括栅氧层、多晶硅层和第一氮化硅层；

所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述第一氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述第一氮化硅层的表面。

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述多晶硅层的厚度为

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第一氮化硅层的厚度为

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，再次刻蚀剩余的第二介质抗反射层和第二氮化硅层形成第二硬质掩膜结构时，在所述先进图膜层上未被所述剩余的第二介质抗反射层和所述剩余的第二氮化硅层覆盖的区域，刻蚀停止在所述先进图膜层中，形成过刻蚀沟槽。

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第一介质抗反射层的厚度为

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第二氮化硅层的厚度为

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第二介质抗反射层的厚度为

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述过刻蚀沟槽的深度为

上述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述先进图膜层的厚度为

综上所述，由于采用了上述技术方案，本发明一种应用于栅极线尾切割的双重图形成型方法，通过在先进图膜的上方进行两次曝光工艺后，形成氧化物-氮化硅-氧化物硬质掩膜结构，并利用该硬质掩膜结构作为掩膜对APF进行刻蚀，并最终利用APF作为掩膜进行后续多晶硅的蚀刻工艺，即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂（spin-on）的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上，进而提高了28/20nm及其以下技术节点线尾切割工艺的成熟度和稳定度。

附图说明

图1a是传统的双重图形化工艺中第一次光刻工艺形成的结构示意图；

图1b是传统的双重图形化工艺中第二次光刻工艺形成的结构示意图；

图1c是传统的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；

图2-8是本发明应用于栅极线尾切割的双重图形成型方法中一实施例的流程结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图2-8是本发明应用于栅极线尾切割的双重图形成型方法中一实施例的流程结构示意图；如图2-8所示，一种应用于栅极线尾切割的双重图形成型方法，优先的应用于在193nm浸没式光学光刻平台上进行的28/20纳米及其以下技术节点的栅极线尾切割工艺，上述的方法包括：

首先，如图2所示，在一硅衬底（Silicon）1上依次沉积栅氧层2、多晶硅层（poly）3、第一氮化硅层（SiN）4、先进图膜层（APF）5、第一介质抗反射层（DielectricAnti_ReflectivityCoating，简称DARC）6、第二氮化硅层（SiN）7和第二介质抗反射层（Dielectricantireflectivitycoating，简称DARC）8，以形成如图2所示的结构；其中，栅氧层2、多晶硅层（poly）3和第一氮化硅层（SiN）4共同构成一栅极层结构，以用于后续栅极结构的制备，而第一介质抗反射层6、第二氮化硅层7和第二介质抗反射层8共同构成ONO结构，以用于形成后续刻蚀工艺的掩膜，即第一介质抗反射层6用于在第二次刻蚀工艺（开掩膜刻蚀）中保护先进图膜层5，而第一介质抗反射层6和第二氮化硅层7的接触面（即ON界面）作为第一次刻蚀工艺的停止界面，第二介质抗反射层8则作为第一次光刻工艺和第二次光刻工艺中的抗反射层，来降低光刻的反射率。

优选的，多晶硅层3的厚度为（如 或等），第一氮化硅层4的厚度为（如 或等），先进图膜层5的厚度为（如 1050 或等），第一介质抗反射层6的厚度为（如 或等），第二氮化硅层7的厚度为（如 或等），第二介质抗反射层8的厚度为（如 或等）。

优选的，上述的硬质掩膜层（即ONO结构）的厚度为（如 或等）。

进一步的，第一介质抗反射层6的厚度为第二氮化硅层7的厚度为第二介质抗反射层8的厚度为

其次，于第二介质抗反射层8上涂覆抗反射材料，固化后形成覆盖在第二介质抗反射层8表面的第一底部抗反射层（BottomAnti_ReflectivityCoating，简称BARC）9，并继续后续的刻蚀工艺。

具体的，上述的刻蚀工艺包括依次进行的上述的第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺（如线尾刻蚀工艺）；即在上述的第一底部抗反射层9的表面旋涂光刻胶（PR），曝光、显影工艺后，去除多余的光刻胶，形成具有第一硬质掩膜结构图案的第一光阻10，即形成如图3所示的结构；继续以该第一光阻10为掩膜进行第一刻蚀工艺，即依次刻蚀第一底部抗反射层9、第二介质抗反射层8、第二氮化硅层7至第一介质抗反射层6的表面，去除上述的第一光阻10和剩余的第一底部抗反射层后，于剩余的第二介质抗反射层81和剩余的第二氮化硅层71中形成第一硬质掩膜结构11，以用于后续的线尾切割刻蚀工艺中作为打开先进图膜层5的掩膜，即如图4所示的DARC/SiN结构。

参见图5所示，再次涂覆抗反射材料，固化后形成充满（前面刻蚀工艺中形成的沟槽结构）并覆盖上述剩余的硬质掩膜层的第二底部抗反射层91，在上述的第二底部抗反射层91的表面旋涂光刻胶，进行第二次光刻工艺（line-end-cut）即曝光、显影工艺后，去除多余的光刻胶，形成具有第二硬质掩膜结构图案的第二光阻101，即形成如图5所示的结构。

继续以第二光阻101掩膜进行第二次刻蚀工艺（该处刻蚀的区域与形成第一硬质掩膜结构11的刻蚀工艺中的刻蚀区域部分重合，即上述的第一次刻蚀工艺的刻蚀区域与第二刻蚀工艺的刻蚀区域有重叠区域），即在不与上述第一次刻蚀工艺中刻蚀区域重叠的区域，其刻蚀工艺停止在第一介质抗反射层6的表面（依次刻蚀第二底部抗反射层91、剩余的第二介质抗反射层81和剩余的第二氮化硅层71至第一介质抗反射层6的表面），而与上述第一次刻蚀工艺中刻蚀区域重叠的区域，其刻蚀工艺停止在第一介质抗反射层6的内部（依次刻蚀第二底部抗反射层91、剩余的第二介质抗反射层81和剩余的第二氮化硅层71至第一介质抗反射层6中），去除上述的第二光阻101和剩余的第二底部抗反射层后，形成第二硬质掩膜结构12（位于第二次刻蚀工艺中刻蚀区域的第一硬质掩膜结构11被刻蚀掉）和过刻蚀沟槽13（第一次刻蚀工艺与第二次刻蚀工艺重叠的区域），即如图6所示的结构；优选的，该过刻蚀沟槽13的深度为（如 或等），以避免位于其下放的先进图膜层5在上述的刻蚀工艺中受到损伤。

进一步的，在进行上述的第一刻蚀工艺中，先以CF₄为主刻蚀气体完成对第二介质抗反射层的刻蚀后，再以CH₃F为主刻蚀气体来完成氮化硅对氧化物（OXIDE）高选择比的刻蚀工艺，进而完成第二氮化硅层7的蚀刻，并利用抓刻蚀终点（endpoint）的方式停留在第一介质抗反射层6上，且保证过蚀刻的深度不超过5纳米，即上述的第一刻蚀工艺和第二刻蚀工艺的均匀度控制在5%以内，以保证先进图膜层5不在刻蚀工艺中受到损伤；而第二光刻工艺则采用栅极线尾光照，由于该第二光刻工艺中的透光率很小，且上述对过刻蚀沟槽13的深度还有一定的限制，使得普通的OES（opticalemissionspectroscopy）抓刻蚀终点的方式难以实现，本申请创造性的提出利用基于干涉原理的预报式终点检测技术来实现刻蚀终点的抓取，如利用LAM公司的2300KiyoEX机台上的IEP（interferometricendpoint）或LSR（LamSpectralReflectometer）等预报式终点检测技术来抓刻蚀终点（endpoint）的方式使得上述的刻蚀工艺停留在第一介质抗反射层6上，还可以准确控制蚀刻时间把过刻蚀沟槽13的深度控制在工艺设定的范围，进而能有效的实现对先进图膜层5的保护。

之后，以硬质掩膜结构（由剩余的第一硬质掩膜结构11和第二硬质掩膜结构12共同构成）为掩膜，依次刻蚀剩余的第一介质抗反射层61和第一先进图膜层5至第一氮化硅层4的表面，并将上述的硬质掩膜结构（即第一硬质掩膜结构11和第二硬质掩膜结构12）和再次刻蚀后剩余的第一介质抗反射层去除后，形成如图7所示的位于第一氮化硅层4表面上的先进图膜掩膜51。

最后，以上述的先进图膜掩膜51为掩膜，刻蚀第一氮化硅层4、多晶硅层（poly）3和栅氧层2至硅衬底1的表面，并去除上述的先进图膜掩膜51，形成由剩余的第一氮化硅层41、剩余的多晶硅层（poly）31和剩余的栅氧层21共同构成的栅极结构13。

优选的，上述的第二刻蚀工艺包括两个步骤，显示利用DARC/SiN结构的硬质掩膜（11、12）来打开先进图膜层5，形成如图7所示的APF作为掩膜的结构再以上述的先进图膜51为掩膜，刻蚀形成如图8所示的结构，且上述的第一底部抗反射层9和第二底部抗反射层91的厚度均在（如 或等）。

进一步的，上述的第一光刻工艺和第二光刻工艺中，采用波长为193纳米的ArF光刻胶进行光阻的制备，且其厚度控制在（如 或等）。

进一步的，本实施例一种应用于栅极线尾切割的双重图形成型方法，于Logic、Memory、RF、HV、CIS或Flash等技术平台上，可应用于32/38nm或22/20nm及其以下的技术节点的工艺中。

其中，双重图形化工艺（Doublepatterningpolyprocess）用于22nm及其以下技术节点的工艺中，即通过采用两次曝光工艺来解决光刻分辨率不足的问题；line-end-cut工艺则是用于28nm及其以下技术节点的工艺中，即用来切割已经形成的polyline；而在本申请中，考虑到line-end-cut工艺中两次刻蚀有重叠的部分，所以制备的DARC或ONO结构的厚度要大于传统结构的厚度。

综上，由于采用了上述技术方案，本发明提出一种应用于栅极线尾切割的双重图形成型方法，通过在先进图膜的上方进行两次曝光工艺后，形成氧化物-氮化硅-氧化物硬质掩膜结构，并利用该硬质掩膜结构作为掩膜对APF进行刻蚀，并最终利用APF作为掩膜进行后续多晶硅的蚀刻工艺，即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂（spin-on）的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上，进而提高了28/20nm及其以下技术节点线尾切割工艺的成熟度和稳定度。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种应用于栅极线尾切割的双重图形成型方法，其特征在于，包括以下步骤：

于一具有栅极层结构的半导体衬底上依次沉积先进图膜层、第一介质抗反射层、第二氮化硅层和第二介质抗反射层；

进行第一刻蚀工艺，刻蚀所述第二介质抗反射层和所述第二氮化硅层至所述第一介质抗反射层的表面，形成第一硬质掩膜结构；

进行第二刻蚀工艺，再次刻蚀剩余的第二介质抗反射层和剩余的第二氮化硅层至所述第一介质抗反射层，形成第二硬质掩膜结构；其中，

所述第一刻蚀工艺的刻蚀区域与所述第二刻蚀工艺的刻蚀区域有重叠区域，在所述第二刻蚀与所述第一刻蚀工艺的刻蚀区域未重叠的区域，所述第二刻蚀工艺刻蚀停止于所述第一介质抗反射层的表面；所述第一刻蚀工艺与所述第二刻蚀工艺刻蚀的区域重叠的部分，所述第二刻蚀工艺刻蚀停止于所述第一介质抗反射层的内部，以形成所述第二硬质掩膜结构和过刻蚀沟槽；其中，所述过刻蚀沟槽的深度为

以所述第一硬质掩膜结构和所述第二硬质掩膜结构为掩膜，刻蚀剩余的所述第一介质抗反射层和所述先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；

以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构。

2.根据权利要求1所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述栅极结构包括栅氧层、多晶硅层和第一氮化硅层；

所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述第一氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述第一氮化硅层的表面。

3.根据权利要求2所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述多晶硅层的厚度为

4.根据权利要求2所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第一氮化硅层的厚度为

5.根据权利要求1所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第一介质抗反射层的厚度为

6.根据权利要求1所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第二氮化硅层的厚度为

7.根据权利要求1所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述第二介质抗反射层的厚度为

8.根据权利要求1所述的应用于栅极线尾切割的双重图形成型方法，其特征在于，所述先进图膜层的厚度为