CN102244004A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102244004A
CN102244004A CN2011101236376A CN201110123637A CN102244004A CN 102244004 A CN102244004 A CN 102244004A CN 2011101236376 A CN2011101236376 A CN 2011101236376A CN 201110123637 A CN201110123637 A CN 201110123637A CN 102244004 A CN102244004 A CN 102244004A
Authority
CN
China
Prior art keywords
deep trench
semiconductor device
trench
forms
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101236376A
Other languages
English (en)
Other versions
CN102244004B (zh
Inventor
桥本尚义
米元久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102244004A publication Critical patent/CN102244004A/zh
Application granted granted Critical
Publication of CN102244004B publication Critical patent/CN102244004B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制造方法，该制造方法包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，该深沟槽穿透该绝缘层且比该浅沟槽深；其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法。
背景技术
深沟槽隔离用作一种用于实现半导体器件的高集成和高可靠性的方式。深沟槽结构被称作元件隔离，且它用于隔离阱和阱。
例如，在具有在其中混合的MOS晶体管和双极晶体管的BiCMOS半导体器件中，MOS晶体管使用浅沟槽来隔离，而双极晶体管使用深沟槽来隔离，以便增加集成度。液晶驱动器包括由低压逻辑晶体管构成的控制电路和由高压晶体管构成的驱动电路，其中采用深阱以便获得对高电压的抵抗。另一方面，采用深沟槽结构以便防止当输入触发信号时阱之间的寄生晶闸管变成闩锁状态以损坏液晶驱动器。在液晶驱动器中，在形成浅沟槽或LOCOS所在的区域中形成深沟槽。
已知上面描述的深沟槽通过如下面所描述的步骤来形成。具体而言，通过下述步骤来形成深沟槽：通过反应离子蚀刻（RIE）在半导体衬底上形成深沟槽且使用氧化硅膜和多晶硅来填充深沟槽的步骤，以及使用反应离子蚀刻来形成浅沟槽且使用氧化硅膜来填充浅沟槽的步骤（例如，参见日本未经审查的专利公开号2-54559）。
还已知通过下述步骤来形成深沟槽：在半导体衬底上形成浅沟槽且使用绝缘膜来填充浅沟槽的步骤，以及进一步形成深沟槽且使用另一绝缘膜来填充深沟槽的步骤（例如，参见日本未经审查的专利公开号10-56059）。
还已知以如下这种方式形成深沟槽：形成浅沟槽，在浅沟槽的底表面的中心处形成深沟槽，以及使用氧化硅膜和多晶硅来填充深沟槽（例如，参见WO 2005/001939）。
然而，在深沟槽的制造方法中，在均匀蚀刻条件下形成深沟槽，使得仅可以形成具有与由光刻技术形成的抗蚀剂掩模的开孔的尺寸对应的深度和宽度的深沟槽。因此，深沟槽的尺寸由光刻技术的分辨率限制。因此，期望一种形成深沟槽的方法，其中深沟槽的尺寸不依赖于光刻技术的分辨率。
发明内容
考虑到上文中描述的问题而做出了本发明，且本发明的目的是提供一种被提供有深沟槽的半导体器件的制造方法，该深沟槽的尺寸不依赖于光刻技术的分辨率。
本发明提供一种半导体器件的制造方法，该制造方法包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成深沟槽的步骤，所述深沟槽穿透所述绝缘层且比所述浅沟槽深；其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。
根据本发明的半导体器件的制造方法，在浅沟槽中形成穿透绝缘层且比浅沟槽深的深沟槽的步骤包括：形成第一深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第一锥角；以及形成第二深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第二锥角，其中该第二锥角不同于该第一锥角。因此，与形成具有恒定锥角的深沟槽的方法相比，可以形成具有较小宽度的底表面的沟槽。因此，可以形成比常规深沟槽更小的深沟槽，该常规深沟槽对应于由光刻技术形成的抗蚀剂掩模的开孔的尺寸。因此，本发明可以提供被提供有深沟槽的半导体器件的制造方法，该深沟槽的尺寸不依赖于光刻技术的分辨率。
附图说明
图1是用于描述根据本发明的实施例的半导体器件的制造方法的步骤的剖面图；
图2是用于描述根据本发明的实施例的半导体器件的制造方法的步骤的剖面图；
图3是示出根据本发明的实施例在形成深沟槽的步骤中蚀刻气体的流量比与沟槽的锥角之间的关系的曲线图；
图4是用于描述根据背景技术的半导体器件的制造方法的步骤的剖面图；
图5是用于描述根据背景技术的半导体器件的制造方法的步骤的剖面图；以及
图6是用于描述根据背景技术的半导体器件的制造方法中的蚀刻残余物的剖面图。
具体实施方式
根据本发明的半导体器件的制造方法包括：在半导体衬底上形成浅沟槽的步骤；在浅沟槽中形成绝缘层的步骤；以及在浅沟槽中形成穿透绝缘层且比浅沟槽深的深沟槽的步骤；其中形成深沟槽的步骤包括：形成第一深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第一锥角；以及形成第二深沟槽的步骤，其中该深沟槽的侧面相对于半导体衬底具有第二锥角，其中第二锥角不同于第一锥角。
例如，第二锥角可以大于第一锥角。
在上面描述的制造方法中，可以采用使用LOCOS工艺在半导体衬底上形成绝缘层的步骤，而不是在半导体衬底上形成浅沟槽的步骤以及在浅沟槽中形成绝缘层的步骤。
在根据本发明的半导体器件的制造方法中，形成浅沟槽的步骤可以是形成具有在0.2μm至1.5μm的范围内的深度的浅沟槽的步骤，且形成第一深沟槽的步骤可以是形成其中第一锥角在大于等于（or more）70°且小于90°的范围内的第一深沟槽的步骤。而且，形成第二深沟槽的步骤可以是形成具有在大于等于0.2μm且小于等于（or less）2μm的范围内的宽度和在大于等于3μm且小于等于20μm的范围内的深度的第二深沟槽的步骤，其中第二锥角在大于等于85°且小于等于90°的范围内。
除了上面描述的步骤，根据本发明的半导体器件的制造方法还包括：在半导体衬底的表面上和在深沟槽的表面上形成氧化膜的步骤；在氧化膜上形成多晶硅层以使用多晶硅层填充深沟槽且经由氧化膜在半导体衬底上布置多晶硅层的步骤；以及通过蚀刻多晶硅层以便在半导体衬底上留下部分多晶硅层来形成栅电极的步骤，其中半导体器件是具有MOS结构的半导体器件。
常规地已知一种制造方法，其中在形成深沟槽之后形成半导体器件的各部件。例如，已知采用深沟槽的半导体器件的制造方法，其中通过形成深沟槽的步骤以及在形成MOSLSI的栅氧化膜的步骤之后的后续步骤来形成半导体器件（例如，参见日本未经审查的专利公开号2-54559）。还已知采用深沟槽的半导体器件的另一制造方法，其中通过形成深沟槽的步骤以及形成发射极多晶硅膜的后续步骤来形成半导体器件（例如，参见日本未经审查的专利公开号10-56059）。
如上面所描述的，在采用深沟槽的半导体器件的常规制造方法中，在形成浅沟槽和深沟槽之后形成半导体器件的各部件（例如，栅氧化膜）。因此，上面描述的常规制造方法包括形成浅沟槽的步骤和形成深沟槽的步骤，这带来（entail）步骤数目增加的问题。因此，在制造采用深沟槽结构的半导体器件中期望步骤数目的减少。鉴于上面提及的情形而完成本发明，且本发明目的是提供一种简单的制造方法，利用该方法来减少用于制造采用深沟槽的半导体器件的步骤数目。
具体而言，根据依据本发明的半导体器件的制造方法的另一方面，在半导体衬底的表面上和在深沟槽的表面上形成的氧化膜构成MOS结构中的栅氧化膜和深沟槽的绝缘膜，且在半导体衬底上和在深沟槽中形成的多晶硅层构成MOS结构中的栅电极和深沟槽的填充材料。因此，步骤数目小于其中在形成浅沟槽和深沟槽之后形成栅氧化膜和栅电极的具有MOS结构的半导体器件的制造方法中的步骤数目。
在根据本发明的半导体器件的制造方法的另一方面中，在形成浅沟槽和深沟槽之后在半导体衬底的表面和深沟槽的表面上形成氧化膜的步骤、在氧化膜上形成多晶硅层的步骤以及蚀刻多晶硅层以便在半导体衬底上留下部分多晶硅层的步骤还用作允许深沟槽的表面被隔离且对其内部进行填充的步骤以及形成栅氧化膜和栅电极的步骤。
如上面所描述的，本发明的另一方面可以提供一种其中减少制造步骤数目的较简单的制造方法。
当根据本发明的另一方面的半导体器件的制造方法是制造具有MOS结构的半导体器件的方法时，形成栅电极的步骤可以是抛光或回蚀多晶硅层以便具有规定厚度且然后蚀刻多晶硅层以便留下部分多晶硅层的步骤。
当根据本发明的另一方面的半导体器件的制造方法是制造具有MOS结构的半导体器件的方法时，抛光或回蚀多晶硅层的步骤可以是抛光或回蚀多晶硅层以使得多晶硅层的厚度变成100至500nm的步骤。
当根据本发明的另一方面的半导体器件的制造方法是制造具有MOS结构的半导体器件的方法时，形成氧化膜的步骤可以是形成具有5至150nm的厚度的氧化膜的步骤。
当根据本发明的另一方面的半导体器件的制造方法是制造具有MOS结构的半导体器件的方法时，形成氧化膜的步骤可以是形成氧氮化硅（silicon nitride-oxide）膜的步骤。
当根据本发明的另一方面的半导体器件的制造方法是制造具有MOS结构的半导体器件的方法时，形成多晶硅层的步骤可以是形成具有大于等于0.1μm且小于等于1μm的厚度的多晶硅层的步骤。
在下文中，将参考图1至3详细描述本发明的实施例。要注意下面描述的实施例仅是本发明的说明，且不应当解读为本发明限于这些实施例。
[实施例]
图1至3是描述根据本发明的实施例的半导体器件的制造方法的步骤的剖面图。根据本实施例的半导体器件的制造方法是MOS晶体管的制造方法，其中在形成栅电极的步骤之后的步骤与常规方法中的那些步骤相同。因此，下面将描述在形成MOS晶体管的栅电极之前的步骤。
如图1(a)中示出的，首先在硅衬底1上形成浅沟槽3A和3B，且然后在浅沟槽3A和3B中形成用作绝缘膜的SiO2层4。使用与已知STI方法类似的方法来形成浅沟槽3A和3B。具体而言，在半导体衬底上形成SiO2层2和Si3N4层（未示出），且使用已知光刻技术在SiO2层2和Si3N4层上形成开孔。然后，通过使用其上形成开孔的SiO2层2和Si3N4层作为掩模，使硅衬底1经受沟槽蚀刻（例如RIE），以便形成浅沟槽3A和3B的凹槽。浅沟槽3A和3B的凹槽中的每一个的深度30（图1(a)中示出的沟槽深度D1）优选地为0.2至1.5μm。随后，形成的浅沟槽3A和3B的凹槽中的每一个的内壁被氧化以形成氧化膜（SiO2层的形成）。接下来，使用CVD在硅衬底1上沉积用作绝缘膜的SiO2层4，以便使用SiO2层4来填充浅沟槽3A和3B。如同浅沟槽3A和3B，SiO2层4的厚度优选地为0.2至1.5μm。此后，硅衬底1的表面被抛光以平坦化该表面，由此移除在浅沟槽3A和3B外部沉积的SiO2层和Si3N4层。
在本实施例中，浅沟槽3A对应于电路之间的元件隔离，而浅沟槽3B对应于元件之间的元件隔离。
接下来，在浅沟槽3A中形成穿透SiO2层4且比浅沟槽3A和3B深的深沟槽6A和6B。
具体而言，首先在硅衬底1上形成用于深沟槽的光致抗蚀剂层，且使用已知光刻技术在光致抗蚀剂层上形成开孔。在浅沟槽3A的区域上形成该开孔。
然后，如图1(b)中示出的，使用其上形成开孔的光致抗蚀剂层5作为掩模来执行沟槽蚀刻，由此在沉积在浅沟槽3A中的SiO2层4上形成第一深沟槽6A。以相对于SiO2层4的表面的锥角60（图1(b)中示出的θ1）落在大于等于70°且小于90°的范围内的方式执行沟槽蚀刻。
在本实施例中，图1(b)中示出的锥角60是关于第一深沟槽6A的侧面（蚀刻面）相对于SiO2层4的表面的锥角。当SiO2层4的表面基本平行于硅衬底1的表面时，它可以是第一深沟槽6A的侧面相对于硅衬底1的锥角。在本实施例中，SiO2层4的表面和硅衬底1的表面基本彼此平行。
用于深沟槽的光致抗蚀剂层上的开孔的宽度50（掩模开孔部分的宽度W1）例如被设置为大于等于0.2μm且小于等于2.0μm，且在形成浅沟槽3A所在的区域中的SiO2层4上形成深沟槽，该深沟槽形成带有具有相同尺寸的开孔。
当在相同的蚀刻条件下执行蚀刻直到浅沟槽3A中的SiO2层4和硅衬底1之间的界面时，可以形成具有稳定锥角60的浅沟槽。因此，第一深沟槽的深度可以设置为比浅沟槽3A的深度浅或与之相等。第一深沟槽的深度优选地等于浅沟槽3A的深度。在上面描述的浅沟槽3A的情况下，第一深沟槽6A的深度优选地为0.2至1.5μm。
例如，当光致抗蚀剂层的开孔的宽度50（掩模开孔部分的宽度W1）为1μm且浅沟槽3A的凹槽的深度30（图1(a)中示出的D1）为0.5μm时，执行沟槽蚀刻，使得锥角60（图(b)中示出的θ1）变成80°。在这种情况下，浅沟槽3A的凹槽的底表面上的第一深沟槽6A的宽度66（沟槽的隔离宽度W2）变成0.82μm。
用于形成第一深沟槽6A的沟槽蚀刻是各向异性干法蚀刻（例如，RIE、磁控管增强型RIE）。
当各向异性干法蚀刻是磁控管增强型RIE时，优选的是使用诸如CF4/CHF3/Ar、CF4/CHF3/Ar/O2、C4Fs/CHF3/Ar/O2、C4Fs/Ar/O2或C5F8/Ar/O2之类的气体。磁控管增强型RIE中的蚀刻条件的一个示例是如下面描述的。
压强：75～200 mTorr（毫托）
RF功率：300～600 W
气体种类（species）/流速：CF4/CHF3/Ar＝10～100/10~100/100~200 sccm
磁场：0～40G
通过在上面描述的条件下的蚀刻，第一深沟槽6A可以形成为具有在大于等于70°且小于90°的范围内的锥角。
图3示出当使用上面提及的蚀刻气体在氧化硅膜上形成第一深沟槽6A时气体流量比与锥角之间的关系。图3是示出当CF4气体和CHF3气体的气体流量比在各向异性干法蚀刻中改变时关于氧化硅膜的侧面相对于氧化硅膜的表面的锥角的变化的曲线图。待被蚀刻的对象是填充浅沟槽3A的SiO2层4。横坐标轴代表CF4气体和CHF3气体的气体流量比，而纵坐标轴代表沟槽的形成锥角。
参考图3，可以理解，通过改变CF4气体和CHF3气体的气体流量比可以在72o至85o的范围内调节锥角。如上面所描述的，例如通过改变蚀刻气体的气体流量比，可以形成具有大于等于70°且小于90°的锥角的第一深沟槽6A。
如图1(c)中示出的，在第一深沟槽6A下面形成第二深沟槽6B。具体而言，使用其上形成开孔的光致抗蚀剂层5作为掩模，使SiO2层4经受沟槽蚀刻，以便形成第一深沟槽6A，且然后，以大于第一深沟槽6A的锥角的锥角65执行沟槽蚀刻。在这种情况下，以关于第二深沟槽6B的侧面相对于衬底的表面的锥角65（图1(c)中示出的θ2）落在大于等于85°且小于等于90°的范围内的方式执行蚀刻。使用该工艺，形成第二深沟槽6B。
图1(c)中示出的锥角65是关于第二深沟槽6B的侧面（蚀刻面）相对于硅衬底1的表面的锥角。在本实施例中，SiO2层4的表面和硅衬底1的表面基本彼此平行。因此，锥角65等于第二深沟槽6B的侧面相对于SiO2层4的表面的角度。
例如，当第一深沟槽6A的底表面的宽度为大于等于0.2μm且小于等于2μm时，以第二深沟槽6B的锥角落在大于等于85°且小于等于90°的范围内的方式执行蚀刻。
形成具有大于等于3μm且小于等于20μm的深度67（图1(c)中示出的D2）的第二深沟槽6B。
如同第一深沟槽6A的情况，用于形成第二深沟槽6B的沟槽蚀刻是各向异性蚀刻（例如，REI、ICP（感应耦合等离子体）RIE）。当用于形成第二深沟槽6B的各向异性干法蚀刻是ICP RIE时，优选的是使用诸如SF6/HBr/O2、SF6/CHF3/O2、Cl2/O2或HBr/Cl2/O2之类的气体。在ICP RIE中的蚀刻条件的一个示例是如下面描述的。
压强：5～40 mTorr
RF源功率：500～1200 W
RF偏置功率：100～250 W
气体种类/流速：HBr/O2/SF6＝10～100/10~100/10~100 sccm
通过在上面描述的条件下的蚀刻，第二深沟槽6B可以形成为具有在大于等于85°且小于90°的范围内的锥角65。
第二深沟槽6B的锥角65可以不同于第一深沟槽6A的锥角60，但是第二深沟槽6B的锥角65优选地可以大于第一深沟槽6A的锥角60。例如，第一深沟槽6A的锥角60可以是80°，而第二深沟槽6B的锥角65可以是88°。
第二深沟槽6B的锥角65可以形成为比关于第一深沟槽6A的侧面的锥角60大出大于等于5°且小于20°的量。
接下来，在形成第二深沟槽6B之后移除其上形成开孔的光致抗蚀剂层5。因而，完成了形成包括第一和第二深沟槽6A和6B的深沟槽6的步骤。
然后，如图2(d)中示出的，在硅衬底1的表面以及深沟槽6的表面上形成栅氧化膜7A和7B，且然后，在栅氧化膜7A和7B上形成多晶硅层8A和8B。
通过氧化硅衬底1的表面和深沟槽6的表面来形成栅氧化膜。例如，通过已知热氧化来形成栅氧化膜7。在热氧化中，例如，温度是800至850℃，且氧化剂是干燥的O2。栅氧化膜7的厚度优选地为5至150nm。因此，确定用于执行氧化工艺的时间以便获得上面描述的厚度。
通过使用HN4、NO或N2O，可以使用该氧化把氮引入到氧化膜中。在这种情况下，栅氧化膜7由氧氮化硅膜制成。
栅氧化膜7优选地使用热氧化来形成，但是可以使用诸如阳极氧化、等离子体氧化、CVD方法、溅射方法或汽相沉积方法之类的方法，而不是热氧化。
在硅衬底1的表面上形成的栅氧化膜7A对应于MOS晶体管的栅氧化膜，而在深沟槽6的表面上形成的栅氧化膜7B对应于深沟槽的绝缘膜。
通过已知CVD方法来形成多晶硅层8。在这种情况下，多晶硅层的厚度优选地被设置为大于等于0.1μm且小于等于1μm以便填充深沟槽6。因为多晶硅沉积在硅衬底1的顶表面上（在形成栅氧化膜7、填充浅沟槽3A和3B的SiO2层4以及深沟槽6所在的表面上），使用多晶硅层8来填充深沟槽6的内部，且通过栅氧化膜7在硅衬底1上形成多晶硅层8。
多晶硅层8优选地使用CVD方法来形成。然而，可以使用溅射方法或汽相沉积方法而不是CVD方法。使用上面描述的方法，形成非掺杂的多晶硅层8。
在硅衬底1的表面上的栅氧化膜7A上形成的多晶硅层8A对应于通过稍后描述的蚀刻工艺的MOS晶体管的栅电极，而在深沟槽6中形成的多晶硅层8B对应于深沟槽的填充材料和绝缘材料。
接下来，如图2(e)中示出的，以在硅衬底1上留下部分多晶硅层8的方式蚀刻多晶硅层8，由此形成栅电极9。
执行多晶硅CMP工艺或多晶硅回蚀工艺以使得硅衬底1上的多晶硅层8A具有期望的厚度。例如，通过已知化学机械抛光来执行多晶硅CMP工艺。通过使用具有作为主要成分的Cl2或CF4的蚀刻气体来蚀刻多晶硅层，可以执行多晶硅回蚀工艺。使用上面描述的工艺，多晶硅层的厚度优选地设置为100至500nm。（使用多晶硅CMP工艺（优选地为多晶硅回蚀工艺）来形成多晶硅层8A）。
接下来，蚀刻多晶硅层8A以使得留下部分多晶硅层8A，由此形成栅电极9。具体而言，在具有期望的厚度的多晶硅层8A上形成用于栅电极的光致抗蚀剂层，且然后，使用已知光刻技术在光致抗蚀剂层上形成开孔。使用该光致抗蚀剂层作为掩模来执行蚀刻以便形成栅电极9。
因而，在其上形成深沟槽6的硅衬底1上形成栅电极9。此后，使用MOS晶体管的已知制造方法将杂质引入到栅电极9中，且形成源极/漏极区域和提取电极，由此完成MOS晶体管。
（浅沟槽的修改）
在本实施例中，形成浅沟槽3A和3B，且然后在浅沟槽3A和3B中形成用作绝缘膜的SiO2层4。然而，可以使用LOCOS工艺在硅衬底1上形成用作元件隔离层的SiO2层，而不是形成浅沟槽3A和3B以及SiO2层4。
如同针对浅沟槽的实施例，元件隔离层（SiO2层）的厚度优选地为0.2至1.5μm。如同针对浅沟槽的实施例，第一深沟槽6A的锥角优选地在大于等于70°且小于90°的范围内。
在本实施例中，在形成深沟槽6时，以第一深沟槽6A的侧面相对于硅衬底1的锥角落在大于等于70°且小于90°的范围内的方式执行蚀刻，且然后，以第二深沟槽6B的侧面相对于硅衬底1的锥角落在大于等于85°且小于等于90°的范围内的方式执行蚀刻。因此，与通过以预定锥角执行蚀刻来形成深沟槽的工艺相比，可以形成具有较小宽度的其底面的沟槽。
通过氧化硅衬底1的表面和深沟槽6的表面在相同的工艺中形成栅氧化膜7A和深沟槽的绝缘膜7B，且通过在硅衬底1的顶表面上沉积多晶硅层来制作栅电极8A和深沟槽的填充材料8B。因此，与其中在形成浅沟槽和深沟槽之后形成栅氧化膜和栅电极的半导体器件的常规制造方法相比，步骤数目减少更多。因此，与半导体器件的常规制造方法相比，根据本实施例的半导体器件的制造方法可以减少步骤数目，由此可以更简单地制造MOS晶体管。
根据本实施例的制造方法不产生由在图4和5中示出的半导体器件的制造方法在深沟槽的开孔中产生的蚀刻残余物。将描述半导体器件的制造方法以解释蚀刻残余物。
图4和5是用于描述根据本发明的背景技术的半导体器件的制造方法的工艺的剖面图。在该制造方法中，使用已知光刻技术在用作掩模的氧化硅膜102上形成开孔，且然后如图4(a)中示出的，使用该掩模来形成深沟槽103。接下来，如图4(b)中示出的，在深沟槽103的内表面上形成氧化膜104，且然后使用多晶硅膜105来填充深沟槽。此后，执行多晶硅回蚀工艺。随后，如图4(c)中示出的，形成氧化硅膜106和氮化硅膜107，且然后使用已知光刻技术在氮化硅膜106和氧化硅膜107上形成开孔。此后，剥离在光刻技术中使用的光致抗蚀剂108。接下来，如图5(d)中示出的，使用氮化硅膜107作为掩模来执行沟槽蚀刻，以便在硅衬底1上环绕深沟槽103的区域上形成浅沟槽109。此后，如图5(e)中示出的，在浅沟槽109中填充氧化硅膜110，且然后使用CMP来执行平坦化工艺。此后，移除氮化硅膜107和氧化硅膜106。在执行诸如到阱中的注入之类的各种注入之后，沉积用于栅电极的多晶硅膜和栅氧化物（栅氧化膜111的形成），且然后通过把抗蚀剂掩模用于栅电极的工艺而形成栅电极112（图5(f)）。
在图4和5中示出的半导体器件的制造方法中，在通过图5(d)中示出的沟槽蚀刻来形成浅沟槽109的步骤中产生蚀刻残余物。图6是用于描述根据背景技术的制造方法中的蚀刻残余物的剖面图，其中图5(d)中的浅沟槽109的底表面（图5(d)中的画圈（encircled）部分）被放大。
如图6中示出的，在浅沟槽109的底表面处在深沟槽103的开孔上产生蚀刻残余物。具体而言，深沟槽103的内表面上的氧化膜104未被完全蚀刻，使得氧化膜104以凸出物201的形式保留。以硅衬底1保持凸出氧化膜201的方式在凸出氧化膜201和浅沟槽109的底表面之间产生蚀刻残余物。上面描述的蚀刻残余物的产生可能由于电荷的集中而带来性能的恶化。
然而，在根据本发明的实施例的半导体器件的制造方法中，在形成浅沟槽之后形成深沟槽。因此，在深沟槽的开孔处不产生蚀刻残余物。因此，本实施例可以提供其电学特性难以恶化的半导体器件的制造方法。
本发明不限于上面描述的实施例，而是各种修改可能在权利要求的范围内。具体而言，通过组合在权利要求的范围内适当变化的技术手段来获得的实施例也被包括在本发明的技术范围内。

Claims (9)

1. 一种半导体器件的制造方法，包括：
在半导体衬底上形成浅沟槽的步骤；
在浅沟槽中形成绝缘层的步骤；以及
在浅沟槽中形成深沟槽的步骤，该深沟槽穿透该绝缘层且比该浅沟槽深；
其中形成深沟槽的步骤包括：形成第一深沟槽，该第一深沟槽包括相对于半导体衬底具有第一锥角的内侧面；以及形成第二深沟槽，该第二深沟槽包括相对于半导体衬底具有第二锥角的内侧面，其中该第二锥角不同于该第一锥角。
2. 根据权利要求1所述的半导体器件的制造方法，还包括：
在半导体衬底的表面上和在深沟槽的内表面上形成氧化膜的步骤；
在氧化膜上形成多晶硅层以使用该多晶硅层来填充深沟槽且经由该氧化膜在半导体衬底上布置多晶硅层的步骤；以及
通过蚀刻多晶硅层以便在半导体衬底上留下部分多晶硅层来形成栅电极的步骤，
其中该半导体器件是具有MOS结构的半导体器件。
3. 根据权利要求2所述的半导体器件的制造方法，其中：
形成栅电极的步骤包括抛光或回蚀多晶硅层以便具有规定厚度且然后蚀刻多晶硅层以便留下所述部分多晶硅层的步骤。
4. 根据权利要求2所述的半导体器件的制造方法，其中：
形成氧化膜的步骤包括形成具有5至150nm的厚度的氧化膜。
5. 根据权利要求2所述的半导体器件的制造方法，其中：
形成氧化膜的步骤包括形成氧氮化硅膜。
6. 根据权利要求2所述的半导体器件的制造方法，其中：
形成多晶硅层的步骤包括形成具有大于等于0.1μm且小于等于1μm的厚度的多晶硅层。
7. 根据权利要求3所述的半导体器件的制造方法，其中：
抛光或回蚀多晶硅层的步骤包括抛光或回蚀多晶硅层以使得多晶硅层的厚度变成100至500nm。
8. 根据权利要求1所述的半导体器件的制造方法，其中：
形成浅沟槽的步骤包括形成具有在0.2至1.5μm的范围内的深度的浅沟槽，并且
形成第一深沟槽的步骤包括形成其中第一锥角在大于等于70°且小于90°的范围内的第一深沟槽。
9. 根据权利要求1所述的半导体器件的制造方法，其中：
形成第二深沟槽的步骤包括形成具有在大于等于0.2μm且小于等于2μm的范围内的宽度和在大于等于3μm且小于等于20μm的范围内的深度的第二深沟槽，其中第二锥角在大于等于85°且小于等于90°的范围内。
CN201110123637.6A 2010-05-14 2011-05-13 半导体器件的制造方法 Expired - Fee Related CN102244004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010112178A JP2011243638A (ja) 2010-05-14 2010-05-14 半導体装置の製造方法
JP2010-112178 2010-05-14

Publications (2)

Publication Number Publication Date
CN102244004A true CN102244004A (zh) 2011-11-16
CN102244004B CN102244004B (zh) 2014-10-29

Family

ID=44912146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110123637.6A Expired - Fee Related CN102244004B (zh) 2010-05-14 2011-05-13 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20110281416A1 (zh)
JP (1) JP2011243638A (zh)
CN (1) CN102244004B (zh)
TW (1) TW201205719A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166817A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 深沟槽隔离的制造方法
CN112204705A (zh) * 2018-02-21 2021-01-08 德克萨斯仪器股份有限公司 具有重叠深沟槽和浅沟槽的装置及制造具有低缺陷密度的类似装置的方法
CN115831997A (zh) * 2023-01-10 2023-03-21 合肥晶合集成电路股份有限公司 一种背照式图像传感器及其制备方法
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素
CN117976607A (zh) * 2024-03-27 2024-05-03 粤芯半导体技术股份有限公司 半导体器件的沟槽隔离制备方法以及半导体器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564103B2 (en) * 2009-06-04 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an electronic device
JPWO2014102880A1 (ja) * 2012-12-28 2017-01-12 国立大学法人東北大学 多層配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
CN101127351A (zh) * 2006-08-14 2008-02-20 谢福渊 高密度沟槽金属氧化物半导体场效应晶体管(mosfet)中的栅极接触与导路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382063B2 (ja) * 1995-06-14 2003-03-04 株式会社東芝 半導体装置の製造方法
JPH07161808A (ja) * 1993-12-01 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH07335625A (ja) * 1994-06-10 1995-12-22 Sony Corp プラズマエッチング方法
JPH1056059A (ja) * 1996-08-09 1998-02-24 Nec Corp 半導体装置およびその製造方法
JPH11307627A (ja) * 1997-08-01 1999-11-05 Nippon Steel Corp 半導体装置及びその製造方法
JP3099779B2 (ja) * 1997-08-06 2000-10-16 日本電気株式会社 半導体装置の製造方法
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
JP3392108B2 (ja) * 2000-06-27 2003-03-31 プロモス テクノロジー インコーポレイテッド 半導体装置用ボトル型ディープトレンチの製造方法
JP3650022B2 (ja) * 2000-11-13 2005-05-18 三洋電機株式会社 半導体装置の製造方法
JP2002313906A (ja) * 2001-04-18 2002-10-25 Denso Corp 半導体装置の製造方法及び半導体装置
JP4381745B2 (ja) * 2002-08-09 2009-12-09 パナソニック株式会社 半導体装置の製造方法
JP4221420B2 (ja) * 2005-06-06 2009-02-12 エルピーダメモリ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
US6214696B1 (en) * 1998-04-22 2001-04-10 Texas Instruments - Acer Incorporated Method of fabricating deep-shallow trench isolation
CN101127351A (zh) * 2006-08-14 2008-02-20 谢福渊 高密度沟槽金属氧化物半导体场效应晶体管(mosfet)中的栅极接触与导路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204705A (zh) * 2018-02-21 2021-01-08 德克萨斯仪器股份有限公司 具有重叠深沟槽和浅沟槽的装置及制造具有低缺陷密度的类似装置的方法
CN109166817A (zh) * 2018-08-20 2019-01-08 上海华虹宏力半导体制造有限公司 深沟槽隔离的制造方法
CN115831989A (zh) * 2021-09-16 2023-03-21 北京弘图半导体有限公司 具有深沟隔离结构的图像传感器像素
CN115831997A (zh) * 2023-01-10 2023-03-21 合肥晶合集成电路股份有限公司 一种背照式图像传感器及其制备方法
CN117976607A (zh) * 2024-03-27 2024-05-03 粤芯半导体技术股份有限公司 半导体器件的沟槽隔离制备方法以及半导体器件

Also Published As

Publication number Publication date
CN102244004B (zh) 2014-10-29
US20110281416A1 (en) 2011-11-17
TW201205719A (en) 2012-02-01
JP2011243638A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US7435661B2 (en) Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US7205630B2 (en) Method and apparatus for a semiconductor device having low and high voltage transistors
CN102244004B (zh) 半导体器件的制造方法
CN102024743A (zh) 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法
JP2003273206A (ja) 半導体装置とその製造方法
US9793364B2 (en) Substrate contact having substantially straight sidewalls to a top surface of the substrate
CN108807445B (zh) 图像传感器的形成方法
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
US7144773B1 (en) Method for preventing trenching in fabricating split gate flash devices
JP2002043413A (ja) 半導体装置及び半導体装置の製造方法
US6858514B2 (en) Low power flash memory cell and method
EP1353369B1 (en) Method for producing semiconductor device
CN107799470A (zh) 一种半导体器件及其制造方法、电子装置
US11640921B2 (en) Process for fabricating an integrated circuit comprising a phase of forming trenches in a substrate and corresponding integrated circuit
US20070212849A1 (en) Method of fabricating a groove-like structure in a semiconductor device
CN105575786B (zh) 一种半导体器件及其制造方法、电子装置
US6380047B1 (en) Shallow trench isolation formation with two source/drain masks and simplified planarization mask
CN103531476A (zh) 半导体器件制造方法
TW201225211A (en) Method for fabricating trench isolation structure
CN113496939A (zh) 一种半导体器件及其制作方法
US10147636B2 (en) Methods for fabricating trench isolation structure
KR100392894B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100508535B1 (ko) 반도체 소자의 게이트 전극 형성 방법
US7148117B2 (en) Methods for forming shallow trench isolation structures in semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

Termination date: 20160513