JP3650022B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3650022B2 JP3650022B2 JP2000344754A JP2000344754A JP3650022B2 JP 3650022 B2 JP3650022 B2 JP 3650022B2 JP 2000344754 A JP2000344754 A JP 2000344754A JP 2000344754 A JP2000344754 A JP 2000344754A JP 3650022 B2 JP3650022 B2 JP 3650022B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- substrate
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 53
- 238000002955 isolation Methods 0.000 claims description 24
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 21
- 239000000460 chlorine Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 11
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板に素子分離溝を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、その微細加工技術はますます重要になってきている。それら微細加工技術の１つとして、半導体装置内の各半導体素子を分離する素子分離技術がある。そして、この素子分離技術としては、高集積化に伴い、トレンチ分離といわれる手法が用いられることが多くなってきている。
【０００３】
このトレンチ分離は、半導体基板に素子分離溝（トレンチ）を形成するとともに、この形成したトレンチの内部に絶縁物等を埋め込んだものであり、このトレンチ内に埋め込まれた絶縁物等により、その両側の素子領域が分離される。
【０００４】
【発明が解決しようとする課題】
ところで、上記トレンチによってその両側の素子領域が分離可能とはなるものの、このトレンチを垂直に形成する場合には、トレンチ内への絶縁物の埋め込み不良が発生し、素子分離領域が適切に形成できないことがある。一方、こうした埋め込み不良を回避すべく、トレンチをテーパ状に形成する場合には、垂直に形成する場合と同一の開口幅を持たせれば、トレンチの耐圧（耐絶縁性）が低下し、またトレンチの耐圧を高めるべくトレンチの溝の深さを増大させれば、テーパ形状に起因してその増大量にも自ずと限界が生ずる。他方、このテーパに起因した深さの制約を克服すべくトレンチの開口幅を広げる場合には、半導体装置としての微細化あるいは高集積化を妨げる要因となる。
【０００５】
本発明は上記実情に鑑みてなされたものであり、その目的は、絶縁物の埋め込み不良が生じ難く且つ良好な素子分離特性を有する素子分離溝を備える半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項１に記載の発明は、半導体基板に素子分離溝を備える半導体装置の製造方法において、異方性エッチングによって前記半導体基板に垂直な溝を形成する工程と、前記エッチング条件を、前記基板の開口部に側壁保護膜をより形成しやすい条件に切り替えて当該基板をエッチングする工程とを備え、前記異方性エッチングは、塩素を含み且つ臭化水素を含まないエッチングガスを用いて行い、前記側壁保護膜をより形成しやすい条件でのエッチングは、前記エッチングガスに臭化水素を添加して行うことをその要旨とする。
【０００７】
請求項２記載の発明は、請求項１記載の発明において、前記基板の開口部に側壁保護膜をより形成しやすい条件に切り替えて当該基板をエッチングする工程の後に、前記エッチング条件を切り替え、再び異方性エッチングによって当該基板に垂直な溝を形成する工程を更に備えて行うことをその要旨とする。このような製造方法を用いることで、エッチング条件の切り替えによって素子分離溝を所望の形状に形成することができるようになる。
【０００８】
また、素子分離溝の深さを容易に増加させることができるため、同素子分離溝を備えて構成される素子分離領域の耐圧の調整も容易である。この際、半導体基板の開口幅を変更する必要がないため、素子分離溝に用いるマスクの変更も不要であり、耐圧設計の変更に伴うコストを削減することもできる。
【０００９】
請求項３記載の発明は、請求項１又は２記載の発明において、前記異方性エッチングが、酸素を含むエッチングガスを用いて行うことをその要旨とする。
【００１０】
また、請求項４載の発明は、請求項１〜３記載の発明において、前記側壁保護膜をより形成しやすい条件でのエッチングが、塩素を含まないエッチングガスを用いて行うことをその要旨とする。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明にかかる半導体装置の一実施形態について、図面を参照しつつ説明する。
【００１５】
図１に本実施形態にかかる半導体装置の断面図を示す。
同図１に示されるように、半導体基板１０には互いに隣接する素子領域２１と素子領域２２とを分離すべくトレンチ１１が形成され、同トレンチ１１には絶縁物１２が埋め込まれることで、素子分離領域が形成されている。また、これら素子領域２１、２２及び素子分離領域上には、層間絶縁膜２３や配線層２４が形成されている。
【００１６】
なお、本実施形態においては、上記素子分離領域に２．５Ｖの耐圧を要求しているため、上記トレンチ１１の深さを３００〜４００ｎｍに設定することが望ましく、本実施形態においては３５０ｎｍに設定している。
【００１７】
また、本実施形態においては、トレンチ１１の溝幅は、開口上端部１１ａよりも底面１１ｃの方が狭く設定されている。そして、トレンチ１１の半導体基板１０に直交する断面におけるこれら開口上端部１１ａ及び底面１１ｃを結ぶ線の長さは、同開口上端部１１ａ及び底面１１ｃを結ぶ直線の長さよりも長く設定されている。換言すれば、トレンチ１１の溝側面は、これら開口上端部１１ａと底面１１ｃとを滑らかにつなぐように、曲線状の側面１１ｂを有している。特に、本実施形態においては、溝側面が、基板直交方向下方へ行くに従いその傾斜角度が徐々に急になってく曲面状の形状を有している。詳しくは、側面１１ｂは、その断面が、図１に示されるように垂直下方に行くに従い下に凸の曲線から上に凸な曲線へと変化するほぼＳ字状の形状となっている。
【００１８】
このように、開口上端部１１ａの溝幅よりも底面１１ｃの溝幅を狭く設定し、更に側面１１ｂを備えることで、トレンチ１１への絶縁物１２の埋め込み不良を回避することができる。
【００１９】
また、トレンチ１１の溝側面の半導体基板１０に直交する断面が、開口上端部１１ａ及び底面１１ｃを最短で結ぶ直線よりも長さの長い曲線形状を有して形成されているために、テーパ形状に形成された場合と比較して耐圧を高めることができる。更に、トレンチ１１の開口幅を変えることなく溝の深さを容易に増加させることができるため、トレンチ１１を備えて構成される素子分離領域の耐圧の調整も容易となる。
【００２０】
以下、上記半導体装置の製造手順について、図３及び図４に基づいて説明する。
この製造手順においては、まず図３（ａ）に示すように、半導体基板１０上に、シリコン酸化膜３０及びシリコン窒化膜３１を順次堆積形成する。更に、図３（ｂ）に示すように、それらの上面にフォトレジスト３２を塗布し、トレンチ開口部を露光し、現像することで所定のパターンを形成する。
【００２１】
そして図３（ｃ）に示すように、上記フォトレジスト３２をマスクとして、シリコン窒化膜３１及びシリコン酸化膜３０をエッチングし、図３（ｄ）に示すよう、例えばウェットエッチングやアッシングによってフォトレジスト３２を除去する。なお、図３（ｃ）及び図３（ｄ）に示すように、シリコン窒化膜３１及びシリコン酸化膜３０をエッチングする際に、半導体基板１０の表面もエッチングされる。これにより確実にシリコン酸化膜３０をエッチング除去しつつも、エッチング制御が容易となる。
【００２２】
フォトレジスト３２を除去した後、シリコン窒化膜３１をマスクとして、半導体基板１０をエッチングして上記トレンチを形成する。このエッチングに関しては、基本的には、半導体基板１０が垂直にエッチングされる異方性エッチング条件よりも、エッチングされていく半導体基板１０の開口面に側壁保護膜を形成しやすい条件でエッチングを行う。
【００２３】
このように側壁保護膜が形成されやすい条件下においては、通常テーパ状のトレンチが形成されやすい。
ただし、本実施形態においては、エッチング条件を調整することで、溝幅が縮小して行くに従いその縮小率が減少していき、半導体基板１０を略垂直にエッチングするように自己制御的に変化するエッチング条件としている。
【００２４】
ここで望ましいエッチング条件としては、
圧力 ４．００〜６．６５Ｐａ
パワー ３５０〜４５０Ｗ（上） １５０〜２５０Ｗ（下）
基板温度 ５０〜７０℃
開口率 ５０〜６０％
トレンチ開口幅 ０．５〜１．０μｍ
エッチングガス Ｏ2流量 ５〜１５ｃｍ3／分（標準状態換算）
ＨＢｒ、Ｃｌ2流量 １５０〜２００ｃｍ3／分（標準状態 換算）
ただし、ＨＢｒ、Ｃｌ2に占めるＣｌ2の割合は０〜２０パ ーセント
であり、本実施形態では下記の条件を用いた。
圧力 ４．０Ｐａ
パワー ４００Ｗ（上） １００Ｗ（下）
基板温度 ６０℃
開口率 ５５％
トレンチ開口幅 ０．２４μｍ
エッチングガス Ｏ2流量 １０ｃｍ3／分（標準状態換算）
ＨＢｒ流量 １５０ｃｍ3／分（標準状態換算）
Ｃｌ2流量 ３０ｃｍ3／分（標準状態換算）
上記条件を用いてエッチングを行うことで、図４に示す態様でトレンチ１が形成される。
【００２５】
すなわち、図４（ａ）に示すように、エッチング開始当初は、シリコン酸化膜３０のエッチング時に垂直にエッチングされた半導体基板１０の開口部の形状に追従する態様で、ほぼ垂直に半導体基板１０がエッチングされる。そして、エッチングによって形成された溝が深くなるにつれ、図４（ｂ）に示すように、通常のテーパ形成時のエッチング条件に近づき、溝幅が徐々に縮小されていく。このように溝幅が縮小されると、図４（ｃ）に示すようにその縮小率が減少していき、最終的には半導体基板１０がほぼ垂直にエッチングされる異方性エッチング条件へと自己制御的にエッチング条件が変化する。
【００２６】
上記態様にてトレンチ１１を形成した後、よく知られた半導体装置の製造手順に従って、先の図１に示した半導体装置が形成される。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
【００２７】
（１）開口上端部近傍１１ａの溝幅よりも底面近傍１１ｃの溝幅の方が小さく設定されているために、埋め込み不良を好適に回避することができる。
（２）トレンチ１１の溝側面の半導体基板１０に直交する断面形状が、開口上端部１１ａ及び底面１１ｃを最短で結ぶ直線よりもその長さが長い形状であるために、素子分離領域としての耐圧特性が良好である。
【００２８】
（３）開口上端部１１ａの溝幅を変更することなく、素子分離領域に要請される耐圧に応じてトレンチ１１の深さを調整することができるため、トレンチ形成用の同一のマスクを用いて様々な耐圧特性を備えた半導体装置を生成することができる。
【００２９】
（４）自己制御的なエッチング条件を用いて、トレンチ形成工程時において、エッチング条件を人為的に変更することなく、埋め込み不良の回避が可能で且つ耐圧特性に優れた形状を備えたトレンチを形成することができる。
【００３０】
（第２の実施形態）
以下、本発明にかかる半導体装置の第２の実施形態について、上記第１の実施形態との相違点を中心に説明する。なお、本実施形態において、上記第１の実施形態と共通の部材については同一の符号を付した。
【００３１】
図２に、本実施形態にかかる半導体装置の断面図を示す。
本実施形態においては、トレンチ１１１の形状が上記実施形態のものと異なる。
【００３２】
すなわち、本実施形態においても上記第１の実施形態と同様、トレンチ１１１は、開口上端部の溝幅よりも底面の溝幅の方が狭く設定されている。
ただし、本実施形態においては、トレンチ１１１の溝側面は、開口上端部近傍１１１ａ及び底面近傍１１１ｃにおいて当該基板１０に略直交する態様にて形成されている。また、これら開口上端部近傍１１１ａの溝側面と底面近傍１１１ｃの溝側面とが直斜面状の側面１１１ｂによってつながれている。このため、本実施形態におけるトレンチ１１１の溝側面の断面は、図２に示されるように、開口上端部近傍１１１ａと底面近傍１１１ｃとを最短で結ぶ形状を有する側面１１１ｂを備えている。
【００３３】
このように、開口上端部の溝幅よりも底面の溝幅を狭く設定し、更に側面１１１ｂを備えることで、トレンチ１１１への絶縁物１２の埋め込み不良を回避することができる。
【００３４】
また、本実施形態においては、トレンチ１１１の溝側面が、開口上端部近傍１１１ａ及び底面近傍１１１ｃにおいて当該基板１０に略直交する態様にて形成されているために、テーパ形状に形成された場合と比較して耐圧を高めることができる。更に、トレンチ１１１の溝の深さを容易に増加させることができるため、トレンチ１１１を備えて構成される素子分離領域の耐圧の調整も容易となる。
【００３５】
なお、上記第１の実施形態同様、２．５Ｖの耐圧を得るためには、これら開口上端部近傍１１１ａ、側面１１１ｂ、及び底面近傍１１１ｃの基板１０に直交する方向の長さは、２０〜４０ｎｍ、１５０〜３００ｎｍ、５０〜１５０ｎｍに設定し、トレンチ１１１の深さを３００ｎｍ〜４００ｎｍに設定することが望ましい。
【００３６】
ここで、本実施形態にかかる半導体装置の製造手順について、図５に基づいて説明する。
この製造手順においても、先の図３に示した態様によって、半導体基板１０にトレンチ１１１の開口パターンを有するシリコン窒化膜３１等を形成した後、図５（ａ）に示すように、シリコン窒化膜３１をマスクとして半導体基板１０を垂直にエッチングする。
【００３７】
この基板を垂直にエッチングする異方性のエッチングに関しては、塩素ガス（Ｃｌ2）をメインとするガスを用いる。詳しくは、
圧力 ４．６６〜６．６５Ｐａ
パワー ３００〜６００Ｗ（上） ２５０〜３５０Ｗ（下）
基板温度 ２０〜６０℃
エッチングガス Ｏ2流量 ５〜１０ｃｍ3／分（標準状態換算）
Ｃｌ2流量 １００〜１５０ｃｍ3／分（標準状態換算）
であることが望ましく、本実施形態においては、
圧力 ５．３２Ｐａ
パワー ３００Ｗ（上） ３００Ｗ（下）
基板温度 ６０℃
エッチングガス Ｏ2流量 ５ｃｍ3／分（標準状態換算）
Ｃｌ2流量 １００ｃｍ3／分（標準状態換算）
とした。
【００３８】
次に、図５（ｂ）に示すように、テーパ状にエッチングする条件に切り替え、半導体基板１０のエッチングを行う。
この基板をテーパ状にエッチングするエッチング条件としては、上記Ｃｌ2よりもシリコンと反応してポリマーを生成やすい、換言すれば側壁保護膜を生成しやすい臭化水素（ＨＢｒ）をメインとするエッチングガスを用いる。詳しくは、このエッチング条件としては、
圧力 ４．００〜６．６５Ｐａ
パワー ３５０〜４５０Ｗ（上） １５０〜２５０Ｗ（下）
基板温度 ５０〜７０℃
エッチングガス Ｏ2流量 ５〜１５ｃｍ3／分（標準状態換算）
ＨＢｒ、Ｃｌ2流量 １５０〜２００ｃｍ3／分（標準状態換算）
ただし、ＨＢｒ、Ｃｌ2に占めるＣｌ2の割合は０〜２０パーセント
であることが望ましく、本実施形態では
圧力 ４．０Ｐａ
パワー ４００Ｗ（上） １００Ｗ（下）
基板温度 ６０℃
エッチングガス Ｏ2流量 １０ｃｍ3／分（標準状態換算）
ＨＢｒ流量 １５０ｃｍ3／分（標準状態換算）
Ｃｌ2流量 ３０ｃｍ3／分（標準状態換算）
とした。
【００３９】
更に、図５（ｃ）に示すように、上述した異方性エッチング条件へと切り替えてエッチングを行うことでトレンチ１１１を形成する。
なお、上記態様にてトレンチ１１１を形成した後、よく知られた半導体装置の製造手順に従って、先の図２に示した半導体装置が形成される。
【００４０】
以上説明した本実施形態によれば、上記（１）〜（３）の効果を得ることができるとともに、以下の効果を得ることができるようになる。
（５）異方性エッチング、テーパが形成されるエッチング、異方性エッチングとエッチング条件を切り替えることで、トレンチ形成の際、同トレンチ形状の制御を好適に行うことができる。
【００４１】
なお、上記第２の実施形態は、以下のように変更して実施してもよい。
・上記第２の実施形態においては、図５（ａ）に示されるように、まず、半導体基板１０を垂直にエッチングしたが、図３に示した工程で所望量のエッチングがすでに行われているなら、この工程を削除することもできる。
【００４２】
・上記第２の実施形態において、半導体基板１０を垂直にエッチングする異方性エッチング条件や、テーパ状にエッチングするエッチング条件は上記のものに限られない。
【００４３】
・上記第２の実施形態においては、トレンチの溝側面のうち、開口上端部近傍及び底面近傍を当該基板１０に略直交する態様にて形成したが、溝側面の形状が基板面と直交する形状である領域は、これらに限られない。例えば、当該基板に直交する側面を３カ所以上備え、しかも溝底面に近いほどこれら当該基板に直交する側面の開口幅が小さくなる構成としてもよい。
【００４４】
その他、上記各実施形態に共通して変更可能な要素としては、以下のものがある。
・上記各実施形態においては、図３に示したように、シリコン窒化膜３１やシリコン酸化膜３０のエッチング時において、半導体基板１０上面をエッチングしたが、これについては必ずしも行わなくてもよい。
【００４５】
・上記各実施形態においては、上記素子分離領域に「２．５」Ｖの耐圧を要請したが、これについては任意であり、要求される耐圧に基づいてトレンチの深さも適宜変更して実施してよい。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施形態の構成を示す断面図。
【図２】本発明にかかる半導体装置の第２の実施形態の構成を示す断面図。
【図３】上記第１の実施形態のトレンチ形成手順を示す断面図。
【図４】同実施形態のトレンチ形成手順を示す断面図。
【図５】上記第２の実施形態のトレンチ形成手順を示す断面図。
【符号の説明】
１０…半導体基板、１１、１１１…トレンチ、１１ａ、１１１ａ…開口上端部近傍、１１ｂ、１１１ｂ…側面、１１ｃ、１１１ｃ…底面近傍、１２…絶縁物、２１、２２…素子領域、２３…層間絶縁膜、３０…シリコン酸化膜、３１…シリコン窒化膜、３２…フォトレジスト。
【発明の属する技術分野】
本発明は、半導体基板に素子分離溝を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い、その微細加工技術はますます重要になってきている。それら微細加工技術の１つとして、半導体装置内の各半導体素子を分離する素子分離技術がある。そして、この素子分離技術としては、高集積化に伴い、トレンチ分離といわれる手法が用いられることが多くなってきている。
【０００３】
このトレンチ分離は、半導体基板に素子分離溝（トレンチ）を形成するとともに、この形成したトレンチの内部に絶縁物等を埋め込んだものであり、このトレンチ内に埋め込まれた絶縁物等により、その両側の素子領域が分離される。
【０００４】
【発明が解決しようとする課題】
ところで、上記トレンチによってその両側の素子領域が分離可能とはなるものの、このトレンチを垂直に形成する場合には、トレンチ内への絶縁物の埋め込み不良が発生し、素子分離領域が適切に形成できないことがある。一方、こうした埋め込み不良を回避すべく、トレンチをテーパ状に形成する場合には、垂直に形成する場合と同一の開口幅を持たせれば、トレンチの耐圧（耐絶縁性）が低下し、またトレンチの耐圧を高めるべくトレンチの溝の深さを増大させれば、テーパ形状に起因してその増大量にも自ずと限界が生ずる。他方、このテーパに起因した深さの制約を克服すべくトレンチの開口幅を広げる場合には、半導体装置としての微細化あるいは高集積化を妨げる要因となる。
【０００５】
本発明は上記実情に鑑みてなされたものであり、その目的は、絶縁物の埋め込み不良が生じ難く且つ良好な素子分離特性を有する素子分離溝を備える半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項１に記載の発明は、半導体基板に素子分離溝を備える半導体装置の製造方法において、異方性エッチングによって前記半導体基板に垂直な溝を形成する工程と、前記エッチング条件を、前記基板の開口部に側壁保護膜をより形成しやすい条件に切り替えて当該基板をエッチングする工程とを備え、前記異方性エッチングは、塩素を含み且つ臭化水素を含まないエッチングガスを用いて行い、前記側壁保護膜をより形成しやすい条件でのエッチングは、前記エッチングガスに臭化水素を添加して行うことをその要旨とする。
【０００７】
請求項２記載の発明は、請求項１記載の発明において、前記基板の開口部に側壁保護膜をより形成しやすい条件に切り替えて当該基板をエッチングする工程の後に、前記エッチング条件を切り替え、再び異方性エッチングによって当該基板に垂直な溝を形成する工程を更に備えて行うことをその要旨とする。このような製造方法を用いることで、エッチング条件の切り替えによって素子分離溝を所望の形状に形成することができるようになる。
【０００８】
また、素子分離溝の深さを容易に増加させることができるため、同素子分離溝を備えて構成される素子分離領域の耐圧の調整も容易である。この際、半導体基板の開口幅を変更する必要がないため、素子分離溝に用いるマスクの変更も不要であり、耐圧設計の変更に伴うコストを削減することもできる。
【０００９】
請求項３記載の発明は、請求項１又は２記載の発明において、前記異方性エッチングが、酸素を含むエッチングガスを用いて行うことをその要旨とする。
【００１０】
また、請求項４載の発明は、請求項１〜３記載の発明において、前記側壁保護膜をより形成しやすい条件でのエッチングが、塩素を含まないエッチングガスを用いて行うことをその要旨とする。
【００１４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明にかかる半導体装置の一実施形態について、図面を参照しつつ説明する。
【００１５】
図１に本実施形態にかかる半導体装置の断面図を示す。
同図１に示されるように、半導体基板１０には互いに隣接する素子領域２１と素子領域２２とを分離すべくトレンチ１１が形成され、同トレンチ１１には絶縁物１２が埋め込まれることで、素子分離領域が形成されている。また、これら素子領域２１、２２及び素子分離領域上には、層間絶縁膜２３や配線層２４が形成されている。
【００１６】
なお、本実施形態においては、上記素子分離領域に２．５Ｖの耐圧を要求しているため、上記トレンチ１１の深さを３００〜４００ｎｍに設定することが望ましく、本実施形態においては３５０ｎｍに設定している。
【００１７】
また、本実施形態においては、トレンチ１１の溝幅は、開口上端部１１ａよりも底面１１ｃの方が狭く設定されている。そして、トレンチ１１の半導体基板１０に直交する断面におけるこれら開口上端部１１ａ及び底面１１ｃを結ぶ線の長さは、同開口上端部１１ａ及び底面１１ｃを結ぶ直線の長さよりも長く設定されている。換言すれば、トレンチ１１の溝側面は、これら開口上端部１１ａと底面１１ｃとを滑らかにつなぐように、曲線状の側面１１ｂを有している。特に、本実施形態においては、溝側面が、基板直交方向下方へ行くに従いその傾斜角度が徐々に急になってく曲面状の形状を有している。詳しくは、側面１１ｂは、その断面が、図１に示されるように垂直下方に行くに従い下に凸の曲線から上に凸な曲線へと変化するほぼＳ字状の形状となっている。
【００１８】
このように、開口上端部１１ａの溝幅よりも底面１１ｃの溝幅を狭く設定し、更に側面１１ｂを備えることで、トレンチ１１への絶縁物１２の埋め込み不良を回避することができる。
【００１９】
また、トレンチ１１の溝側面の半導体基板１０に直交する断面が、開口上端部１１ａ及び底面１１ｃを最短で結ぶ直線よりも長さの長い曲線形状を有して形成されているために、テーパ形状に形成された場合と比較して耐圧を高めることができる。更に、トレンチ１１の開口幅を変えることなく溝の深さを容易に増加させることができるため、トレンチ１１を備えて構成される素子分離領域の耐圧の調整も容易となる。
【００２０】
以下、上記半導体装置の製造手順について、図３及び図４に基づいて説明する。
この製造手順においては、まず図３（ａ）に示すように、半導体基板１０上に、シリコン酸化膜３０及びシリコン窒化膜３１を順次堆積形成する。更に、図３（ｂ）に示すように、それらの上面にフォトレジスト３２を塗布し、トレンチ開口部を露光し、現像することで所定のパターンを形成する。
【００２１】
そして図３（ｃ）に示すように、上記フォトレジスト３２をマスクとして、シリコン窒化膜３１及びシリコン酸化膜３０をエッチングし、図３（ｄ）に示すよう、例えばウェットエッチングやアッシングによってフォトレジスト３２を除去する。なお、図３（ｃ）及び図３（ｄ）に示すように、シリコン窒化膜３１及びシリコン酸化膜３０をエッチングする際に、半導体基板１０の表面もエッチングされる。これにより確実にシリコン酸化膜３０をエッチング除去しつつも、エッチング制御が容易となる。
【００２２】
フォトレジスト３２を除去した後、シリコン窒化膜３１をマスクとして、半導体基板１０をエッチングして上記トレンチを形成する。このエッチングに関しては、基本的には、半導体基板１０が垂直にエッチングされる異方性エッチング条件よりも、エッチングされていく半導体基板１０の開口面に側壁保護膜を形成しやすい条件でエッチングを行う。
【００２３】
このように側壁保護膜が形成されやすい条件下においては、通常テーパ状のトレンチが形成されやすい。
ただし、本実施形態においては、エッチング条件を調整することで、溝幅が縮小して行くに従いその縮小率が減少していき、半導体基板１０を略垂直にエッチングするように自己制御的に変化するエッチング条件としている。
【００２４】
ここで望ましいエッチング条件としては、
圧力 ４．００〜６．６５Ｐａ
パワー ３５０〜４５０Ｗ（上） １５０〜２５０Ｗ（下）
基板温度 ５０〜７０℃
開口率 ５０〜６０％
トレンチ開口幅 ０．５〜１．０μｍ
エッチングガス Ｏ2流量 ５〜１５ｃｍ3／分（標準状態換算）
ＨＢｒ、Ｃｌ2流量 １５０〜２００ｃｍ3／分（標準状態 換算）
ただし、ＨＢｒ、Ｃｌ2に占めるＣｌ2の割合は０〜２０パ ーセント
であり、本実施形態では下記の条件を用いた。
圧力 ４．０Ｐａ
パワー ４００Ｗ（上） １００Ｗ（下）
基板温度 ６０℃
開口率 ５５％
トレンチ開口幅 ０．２４μｍ
エッチングガス Ｏ2流量 １０ｃｍ3／分（標準状態換算）
ＨＢｒ流量 １５０ｃｍ3／分（標準状態換算）
Ｃｌ2流量 ３０ｃｍ3／分（標準状態換算）
上記条件を用いてエッチングを行うことで、図４に示す態様でトレンチ１が形成される。
【００２５】
すなわち、図４（ａ）に示すように、エッチング開始当初は、シリコン酸化膜３０のエッチング時に垂直にエッチングされた半導体基板１０の開口部の形状に追従する態様で、ほぼ垂直に半導体基板１０がエッチングされる。そして、エッチングによって形成された溝が深くなるにつれ、図４（ｂ）に示すように、通常のテーパ形成時のエッチング条件に近づき、溝幅が徐々に縮小されていく。このように溝幅が縮小されると、図４（ｃ）に示すようにその縮小率が減少していき、最終的には半導体基板１０がほぼ垂直にエッチングされる異方性エッチング条件へと自己制御的にエッチング条件が変化する。
【００２６】
上記態様にてトレンチ１１を形成した後、よく知られた半導体装置の製造手順に従って、先の図１に示した半導体装置が形成される。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
【００２７】
（１）開口上端部近傍１１ａの溝幅よりも底面近傍１１ｃの溝幅の方が小さく設定されているために、埋め込み不良を好適に回避することができる。
（２）トレンチ１１の溝側面の半導体基板１０に直交する断面形状が、開口上端部１１ａ及び底面１１ｃを最短で結ぶ直線よりもその長さが長い形状であるために、素子分離領域としての耐圧特性が良好である。
【００２８】
（３）開口上端部１１ａの溝幅を変更することなく、素子分離領域に要請される耐圧に応じてトレンチ１１の深さを調整することができるため、トレンチ形成用の同一のマスクを用いて様々な耐圧特性を備えた半導体装置を生成することができる。
【００２９】
（４）自己制御的なエッチング条件を用いて、トレンチ形成工程時において、エッチング条件を人為的に変更することなく、埋め込み不良の回避が可能で且つ耐圧特性に優れた形状を備えたトレンチを形成することができる。
【００３０】
（第２の実施形態）
以下、本発明にかかる半導体装置の第２の実施形態について、上記第１の実施形態との相違点を中心に説明する。なお、本実施形態において、上記第１の実施形態と共通の部材については同一の符号を付した。
【００３１】
図２に、本実施形態にかかる半導体装置の断面図を示す。
本実施形態においては、トレンチ１１１の形状が上記実施形態のものと異なる。
【００３２】
すなわち、本実施形態においても上記第１の実施形態と同様、トレンチ１１１は、開口上端部の溝幅よりも底面の溝幅の方が狭く設定されている。
ただし、本実施形態においては、トレンチ１１１の溝側面は、開口上端部近傍１１１ａ及び底面近傍１１１ｃにおいて当該基板１０に略直交する態様にて形成されている。また、これら開口上端部近傍１１１ａの溝側面と底面近傍１１１ｃの溝側面とが直斜面状の側面１１１ｂによってつながれている。このため、本実施形態におけるトレンチ１１１の溝側面の断面は、図２に示されるように、開口上端部近傍１１１ａと底面近傍１１１ｃとを最短で結ぶ形状を有する側面１１１ｂを備えている。
【００３３】
このように、開口上端部の溝幅よりも底面の溝幅を狭く設定し、更に側面１１１ｂを備えることで、トレンチ１１１への絶縁物１２の埋め込み不良を回避することができる。
【００３４】
また、本実施形態においては、トレンチ１１１の溝側面が、開口上端部近傍１１１ａ及び底面近傍１１１ｃにおいて当該基板１０に略直交する態様にて形成されているために、テーパ形状に形成された場合と比較して耐圧を高めることができる。更に、トレンチ１１１の溝の深さを容易に増加させることができるため、トレンチ１１１を備えて構成される素子分離領域の耐圧の調整も容易となる。
【００３５】
なお、上記第１の実施形態同様、２．５Ｖの耐圧を得るためには、これら開口上端部近傍１１１ａ、側面１１１ｂ、及び底面近傍１１１ｃの基板１０に直交する方向の長さは、２０〜４０ｎｍ、１５０〜３００ｎｍ、５０〜１５０ｎｍに設定し、トレンチ１１１の深さを３００ｎｍ〜４００ｎｍに設定することが望ましい。
【００３６】
ここで、本実施形態にかかる半導体装置の製造手順について、図５に基づいて説明する。
この製造手順においても、先の図３に示した態様によって、半導体基板１０にトレンチ１１１の開口パターンを有するシリコン窒化膜３１等を形成した後、図５（ａ）に示すように、シリコン窒化膜３１をマスクとして半導体基板１０を垂直にエッチングする。
【００３７】
この基板を垂直にエッチングする異方性のエッチングに関しては、塩素ガス（Ｃｌ2）をメインとするガスを用いる。詳しくは、
圧力 ４．６６〜６．６５Ｐａ
パワー ３００〜６００Ｗ（上） ２５０〜３５０Ｗ（下）
基板温度 ２０〜６０℃
エッチングガス Ｏ2流量 ５〜１０ｃｍ3／分（標準状態換算）
Ｃｌ2流量 １００〜１５０ｃｍ3／分（標準状態換算）
であることが望ましく、本実施形態においては、
圧力 ５．３２Ｐａ
パワー ３００Ｗ（上） ３００Ｗ（下）
基板温度 ６０℃
エッチングガス Ｏ2流量 ５ｃｍ3／分（標準状態換算）
Ｃｌ2流量 １００ｃｍ3／分（標準状態換算）
とした。
【００３８】
次に、図５（ｂ）に示すように、テーパ状にエッチングする条件に切り替え、半導体基板１０のエッチングを行う。
この基板をテーパ状にエッチングするエッチング条件としては、上記Ｃｌ2よりもシリコンと反応してポリマーを生成やすい、換言すれば側壁保護膜を生成しやすい臭化水素（ＨＢｒ）をメインとするエッチングガスを用いる。詳しくは、このエッチング条件としては、
圧力 ４．００〜６．６５Ｐａ
パワー ３５０〜４５０Ｗ（上） １５０〜２５０Ｗ（下）
基板温度 ５０〜７０℃
エッチングガス Ｏ2流量 ５〜１５ｃｍ3／分（標準状態換算）
ＨＢｒ、Ｃｌ2流量 １５０〜２００ｃｍ3／分（標準状態換算）
ただし、ＨＢｒ、Ｃｌ2に占めるＣｌ2の割合は０〜２０パーセント
であることが望ましく、本実施形態では
圧力 ４．０Ｐａ
パワー ４００Ｗ（上） １００Ｗ（下）
基板温度 ６０℃
エッチングガス Ｏ2流量 １０ｃｍ3／分（標準状態換算）
ＨＢｒ流量 １５０ｃｍ3／分（標準状態換算）
Ｃｌ2流量 ３０ｃｍ3／分（標準状態換算）
とした。
【００３９】
更に、図５（ｃ）に示すように、上述した異方性エッチング条件へと切り替えてエッチングを行うことでトレンチ１１１を形成する。
なお、上記態様にてトレンチ１１１を形成した後、よく知られた半導体装置の製造手順に従って、先の図２に示した半導体装置が形成される。
【００４０】
以上説明した本実施形態によれば、上記（１）〜（３）の効果を得ることができるとともに、以下の効果を得ることができるようになる。
（５）異方性エッチング、テーパが形成されるエッチング、異方性エッチングとエッチング条件を切り替えることで、トレンチ形成の際、同トレンチ形状の制御を好適に行うことができる。
【００４１】
なお、上記第２の実施形態は、以下のように変更して実施してもよい。
・上記第２の実施形態においては、図５（ａ）に示されるように、まず、半導体基板１０を垂直にエッチングしたが、図３に示した工程で所望量のエッチングがすでに行われているなら、この工程を削除することもできる。
【００４２】
・上記第２の実施形態において、半導体基板１０を垂直にエッチングする異方性エッチング条件や、テーパ状にエッチングするエッチング条件は上記のものに限られない。
【００４３】
・上記第２の実施形態においては、トレンチの溝側面のうち、開口上端部近傍及び底面近傍を当該基板１０に略直交する態様にて形成したが、溝側面の形状が基板面と直交する形状である領域は、これらに限られない。例えば、当該基板に直交する側面を３カ所以上備え、しかも溝底面に近いほどこれら当該基板に直交する側面の開口幅が小さくなる構成としてもよい。
【００４４】
その他、上記各実施形態に共通して変更可能な要素としては、以下のものがある。
・上記各実施形態においては、図３に示したように、シリコン窒化膜３１やシリコン酸化膜３０のエッチング時において、半導体基板１０上面をエッチングしたが、これについては必ずしも行わなくてもよい。
【００４５】
・上記各実施形態においては、上記素子分離領域に「２．５」Ｖの耐圧を要請したが、これについては任意であり、要求される耐圧に基づいてトレンチの深さも適宜変更して実施してよい。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施形態の構成を示す断面図。
【図２】本発明にかかる半導体装置の第２の実施形態の構成を示す断面図。
【図３】上記第１の実施形態のトレンチ形成手順を示す断面図。
【図４】同実施形態のトレンチ形成手順を示す断面図。
【図５】上記第２の実施形態のトレンチ形成手順を示す断面図。
【符号の説明】
１０…半導体基板、１１、１１１…トレンチ、１１ａ、１１１ａ…開口上端部近傍、１１ｂ、１１１ｂ…側面、１１ｃ、１１１ｃ…底面近傍、１２…絶縁物、２１、２２…素子領域、２３…層間絶縁膜、３０…シリコン酸化膜、３１…シリコン窒化膜、３２…フォトレジスト。
Claims (4)
- 半導体基板に素子分離溝を備える半導体装置の製造方法において、異方性エッチングによって前記半導体基板に垂直な溝を形成する工程と、前記エッチング条件を、前記基板の開口部に側壁保護膜をより形成しやすい条件に切り替えて当該基板をエッチングする工程とを備え、
前記異方性エッチングは、塩素を含み且つ臭化水素を含まないエッチングガスを用いて行い、前記側壁保護膜をより形成しやすい条件でのエッチングは、前記エッチングガスに臭化水素を添加して行うことを特徴とする半導体装置の製造方法。 - 前記基板の開口部に側壁保護膜をより形成しやすい条件に切り替えて当該基板をエッチングする工程の後に、前記エッチング条件を切り替え、再び異方性エッチングによって当該基板に垂直な溝を形成する工程を更に備えることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記異方性エッチングは、酸素を含むエッチングガスを用いて行うことを特徴とする請求項１又は２記載の半導体装置の製造方法。
- 前記側壁保護膜をより形成しやすい条件でのエッチングは、塩素を含まないエッチングガスを用いて行うことを特徴とする請求項１〜３記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344754A JP3650022B2 (ja) | 2000-11-13 | 2000-11-13 | 半導体装置の製造方法 |
| US09/985,743 US7224038B2 (en) | 2000-11-13 | 2001-11-06 | Semiconductor device having element isolation trench and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344754A JP3650022B2 (ja) | 2000-11-13 | 2000-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151586A JP2002151586A (ja) | 2002-05-24 |
| JP3650022B2 true JP3650022B2 (ja) | 2005-05-18 |
Family
ID=18818905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000344754A Expired - Lifetime JP3650022B2 (ja) | 2000-11-13 | 2000-11-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7224038B2 (ja) |
| JP (1) | JP3650022B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772704B1 (ko) * | 2005-09-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법 |
| US20070246795A1 (en) * | 2006-04-20 | 2007-10-25 | Micron Technology, Inc. | Dual depth shallow trench isolation and methods to form same |
| US8120137B2 (en) * | 2008-05-08 | 2012-02-21 | Micron Technology, Inc. | Isolation trench structure |
| JP5305973B2 (ja) * | 2009-02-20 | 2013-10-02 | ラピスセミコンダクタ株式会社 | トレンチ形成方法 |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| JP2011243638A (ja) * | 2010-05-14 | 2011-12-01 | Sharp Corp | 半導体装置の製造方法 |
| US8598675B2 (en) * | 2011-02-10 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation structure profile for gap filling |
| CN111261509B (zh) * | 2018-11-30 | 2024-05-10 | 比亚迪半导体股份有限公司 | 在硅基体中蚀刻沟槽的方法及其应用 |
| CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3174468D1 (en) * | 1980-09-17 | 1986-05-28 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JPS5956740A (ja) | 1982-09-24 | 1984-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4533430A (en) * | 1984-01-04 | 1985-08-06 | Advanced Micro Devices, Inc. | Process for forming slots having near vertical sidewalls at their upper extremities |
| JPS61150230A (ja) | 1984-12-24 | 1986-07-08 | Hitachi Ltd | 溝及び絶縁分離領域の形成方法 |
| JPS62252139A (ja) * | 1986-04-24 | 1987-11-02 | Oki Electric Ind Co Ltd | 半導体基板のエツチング方法 |
| JPH02260424A (ja) | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
| KR920004368B1 (ko) * | 1989-09-04 | 1992-06-04 | 재단법인 한국전자통신연구소 | 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법 |
| JPH0574929A (ja) | 1991-09-17 | 1993-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5358891A (en) * | 1993-06-29 | 1994-10-25 | Intel Corporation | Trench isolation with planar topography and method of fabrication |
| JPH0974132A (ja) * | 1995-09-01 | 1997-03-18 | Toyota Motor Corp | 半導体装置の製造方法 |
| JPH09289313A (ja) | 1996-04-19 | 1997-11-04 | Sony Corp | 半導体装置におけるしきい値電圧の設定方法 |
| KR980005793A (ko) | 1996-06-12 | 1998-03-30 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
| US5910018A (en) * | 1997-02-24 | 1999-06-08 | Winbond Electronics Corporation | Trench edge rounding method and structure for trench isolation |
| US6242788B1 (en) * | 1997-08-01 | 2001-06-05 | Nippon Steel Corporation | Semiconductor device and a method of manufacturing the same |
| US5895253A (en) * | 1997-08-22 | 1999-04-20 | Micron Technology, Inc. | Trench isolation for CMOS devices |
| JPH1174339A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100253079B1 (ko) * | 1997-12-01 | 2000-04-15 | 윤종용 | 반도체 장치의 트렌치 격리 형성 방법 |
| US6251734B1 (en) * | 1998-07-01 | 2001-06-26 | Motorola, Inc. | Method for fabricating trench isolation and trench substrate contact |
| US6156620A (en) * | 1998-07-22 | 2000-12-05 | Lsi Logic Corporation | Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same |
| JP2000150634A (ja) * | 1998-11-13 | 2000-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100338766B1 (ko) * | 1999-05-20 | 2002-05-30 | 윤종용 | 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자 |
| KR100327604B1 (ko) * | 1999-09-22 | 2002-03-07 | 윤종용 | 트렌치 격리영역 형성방법 |
| US6207532B1 (en) * | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
| KR100350810B1 (ko) * | 2000-09-21 | 2002-09-05 | 삼성전자 주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
| JP3930256B2 (ja) | 2001-02-07 | 2007-06-13 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2003224183A (ja) * | 2002-01-31 | 2003-08-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005085996A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-11-13 JP JP2000344754A patent/JP3650022B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-06 US US09/985,743 patent/US7224038B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020056886A1 (en) | 2002-05-16 |
| US7224038B2 (en) | 2007-05-29 |
| JP2002151586A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830419B2 (ja) | 半導体素子の連結配線形成方法 | |
| US20130320546A1 (en) | Dual-metal self-aligned wires and vias | |
| US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
| JP3650022B2 (ja) | 半導体装置の製造方法 | |
| KR100816733B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| EP4148775B1 (en) | Integrated circuit devices including a via and methods of forming the same | |
| KR101124302B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR20080092614A (ko) | 반도체 소자의 제조 방법 | |
| JP2003197775A (ja) | 半導体素子の製造方法 | |
| JP2004311932A (ja) | 半導体素子及びその製造方法 | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| KR100224782B1 (ko) | 반도체의 소자의 소자분리 방법 | |
| KR20070001509A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100973130B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100578117B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| JP3469616B2 (ja) | 半導体装置製造方法 | |
| KR100945225B1 (ko) | 반도체소자 제조 방법 | |
| KR20080001883A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20040065975A (ko) | 반도체장치의 제조방법 | |
| KR100745058B1 (ko) | 반도체 소자의 셀프 얼라인 콘택홀 형성방법 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| KR100694975B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100977975B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005243978A (ja) | 半導体素子の製造方法 | |
| KR100673883B1 (ko) | 반도체소자의 콘택 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3650022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |