JP5305973B2 - トレンチ形成方法 - Google Patents

トレンチ形成方法 Download PDF

Info

Publication number
JP5305973B2
JP5305973B2 JP2009037807A JP2009037807A JP5305973B2 JP 5305973 B2 JP5305973 B2 JP 5305973B2 JP 2009037807 A JP2009037807 A JP 2009037807A JP 2009037807 A JP2009037807 A JP 2009037807A JP 5305973 B2 JP5305973 B2 JP 5305973B2
Authority
JP
Japan
Prior art keywords
gas
etching
trench
hydrogen bromide
mixed gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009037807A
Other languages
English (en)
Other versions
JP2010192811A (ja
Inventor
貞治 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009037807A priority Critical patent/JP5305973B2/ja
Priority to US12/656,911 priority patent/US8093152B2/en
Publication of JP2010192811A publication Critical patent/JP2010192811A/ja
Application granted granted Critical
Publication of JP5305973B2 publication Critical patent/JP5305973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

本発明は、SOI基板へのトレンチ形成方法に関する。
シリコン支持基板の上に酸化膜絶縁層及びシリコン半導体層が積層されているSOI(Silicon On Insulator)基板に対して、異方性ドライエッチングによりトレンチを形成する方法が知られている。当該エッチングは、エッチングガスのプラズマ作用によりシリコン半導体基板をその表面からエッチングするものであり、エッチングガスとしては例えばフッ素含有ガスと酸素ガスの混合ガスが用いられる。例えば特許文献1には、フッ素含有ガスとO2とを含む第1のエッチングガスによりシリコン半導体層にテーパー状の開口を形成する第1のエッチング工程と、フッ素含有ガスとO2とHBrとを含む第2のエッチングガスによりテーパー状の開口にエッチングを施す第2のエッチング工程とからなるエッチング方法が開示されている。
特開2006−93269号公報
しかしながら、シリコン半導体層の表面をエッチングする際のエッチングガスとしてフッ素含有ガス(SF6)と酸素ガス(O2)とからなる混合ガスを用いた場合には、エッチングマスクとしてのマスク酸化膜とシリコン半導体層との境界部にノッチングによるいわゆるエグレが生じるという問題があった。図1(a)は、エッチングガスとしてフッ素含有ガス(SF6)と酸素ガス(O2)からなる混合ガスを用いて形成したトレンチ70bの断面写真図である。ガス流量がSF6=30sccm(standard cc/min)、O2=30sccm、チャンバー内圧力が25mTのときのエッチング結果である。トレンチ深さは約10μmでエッチング時間は約260秒である。
図1(b)は、マスク酸化膜40bとシリコン半導体層30bとの境界部110bの一部分111bを拡大した断面写真図である。境界部110bにエッチングによるエグレ112が生じている。図1(c)は、酸化膜絶縁層20bとシリコン半導体層30bとの境界部120bの一部分121bを拡大した断面写真図である。境界部120bにエッチングによるエグレ122が生じている。
例えば高出力MOS等の用途の場合、トレンチ70bの内部に絶縁膜を形成するが、エグレ112又は122が生じていると、耐圧が低下するという問題がある。また、トレンチ70b内壁に形成した絶縁膜上に電極を形成する場合には、エグレ112又は122により、ショートし易くなるという問題がある。
本発明は上記した如き問題点に鑑みてなされたものであって、マスク酸化膜と半導体層との境界部及び酸化膜絶縁層と半導体層との境界部にエグレが生じないようにトレンチを形成するトレンチ形成方法を提供することを目的とする。
本発明によるトレンチ形成方法は支持基板の上に絶縁層及びシリコン半導体層が積層されているSOI基板を準備する基板準備ステップと、前記シリコン半導体の表面に酸化膜を形成する酸化膜形成ステップと、前記酸化膜の一部を除去する酸化膜除去ステップと、前記酸化膜をマスクとして前記シリコン半導体の表面をエッチングガスによりエッチングして前記絶縁層に達するトレンチを形成するエッチングステップと、を含むトレンチ形成方法であって、前記エッチングステップは、互いに異なる成分からなる少なくとも2種類のエッチングガスの1を前記エッチングガスとする少なくとも3つのサブステップからなり、前記3つのサブステップは、臭化水素ガスを含む第1エッチングガスを前記エッチングガスとしてエッチングする第1サブステップと、フッ素含有ガスと酸素ガスとを含む第2エッチングガスを前記エッチングガスとしてエッチングする第2サブステップと、臭化水素ガスを含む第3エッチングガスを前記エッチングガスとしてエッチングする第3サブステップと、からなることを特徴とする。
本発明によるトレンチ形成方法によれば、マスク酸化膜層と半導体基板との境界部及び酸化膜絶縁層と半導体基板との境界部にエグレが生じないようにトレンチを形成することができる。
従来のトレンチ形成方法により形成したトレンチの断面写真図である。 第1の実施例によるトレンチ形成方法における各工程の断面図である。 第1の実施例によるトレンチ形成方法により形成したトレンチの断面写真図である。 第2の実施例によるトレンチ形成方法における各工程の断面図である。 第2の実施例によるトレンチ形成方法により形成したトレンチの断面写真図である。
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
<第1の実施例>
図2は本実施例によるトレンチ形成方法における各工程の断面図である。以下、図2を参照しつつ、SOI基板1へのトレンチ形成工程について説明する。
先ず、図2(a)に示すように、例えばシリコンなどの半導体からなる支持基板10と、例えば酸化膜などの絶縁膜からなる絶縁層20と、例えばシリコンなどの半導体からなる半導体層30とが順に積層されてなるSOI基板1を準備する。
次に、半導体層30の表面にCVD(Chemical Vapor Deposition)法により、エッチングマスクとしてのマスク酸化膜40を形成する。マスク酸化膜40はシリコン酸化膜であり、その厚さは例えば約500nmである。
次に、マスク酸化膜40上にホトリソグラフィー技術により、後工程でトレンチを形成すべきトレンチ形成領域60を除いてエッチングマスクとしてのレジスト50を形成する。レジスト50は、例えば露光により硬化されたポジ型の感光性レジストであり、その厚さは例えば10μmである。
次に、図2(b)に示すように、レジスト50をマスクとして、ドライエッチング法により、トレンチ形成領域60に対応する部分のマスク酸化膜40をエッチングし、その後、レジスト50を除去する。
続いて、マスク酸化膜40をマスクとして、ドライエッチング法により、半導体層30をエッチングする。当該ドライエッチングは3つのエッチングステップからなる。
先ず、第1のエッチングステップについて図2(c)を参照して説明する。第1のエッチングステップでは、臭化水素ガス(HBr)を含む第1混合ガスをエッチングガスとして用いる。マスク酸化膜40が形成されたSOI基板1を図示せぬチャンバー内の基板固定テーブルに固定し、チャンバー内を排気した後、第1混合ガスを例えばガス流量HBr=30sccmで流入させ、チャンバー内圧力を例えば25mTとする。当該基板固定テーブルとそれに対向して設置された図示せぬ電極板との間に高周波電界を形成して発生させた第1混合ガスのガスプラズマGP1により、マスク酸化膜40をマスクとして半導体層30の表面をエッチングする。このとき、半導体層30の表面から絶縁層20までの距離(以下、トレンチ深さと称する)の例えば10%程度に相当する厚さd1だけエッチングする。
なお、第1混合ガスは、臭化水素ガス(HBr)のみからなるガスであっても良い。また、第1混合ガスは、臭化水素ガス(HBr)を主成分として例えばフッ素含有ガスなどの他のガスも僅かに含んだ混合ガスであっても良い。この場合、当該他のガスの流量は、臭化水素ガス(HBr)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。第1混合ガスが他のガスとしてフッ素含有ガス及び酸素ガス(O2)を含む場合であっても、当然ながら、その流量(又は含有量。以下、同じ。)は続く第2のエッチングステップの第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量よりも少ない。この場合、第1混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量は、第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。
次に、第2のエッチングステップについて図2(d)を参照して説明する。第2のエッチングステップでは、フッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む第2混合ガスをエッチングガスとして用いる。図示せぬチャンバー内から第1混合ガスを排気して第2混合ガスを例えばガス流量SF6=30sccm、O2=30sccmで流入させ、チャンバー内圧力を例えば25mTとする。同様にして発生させた第2混合ガスのガスプラズマGP2により、マスク酸化膜40をマスクとして半導体層30をエッチングする。このとき、トレンチ深さの例えば80%程度に相当する厚さd2だけエッチングする。
なお、第2混合ガスは、フッ素含有ガスと酸素ガス(O2)のみからなり、例えば臭化水素ガス(HBr)などの他のガスを全く含まない混合ガスであっても良い。また、第2混合ガスは、フッ素含有ガスと酸素ガス(O2)を主成分として例えば臭化水素ガス(HBr)などの他のガスも僅かに含んだ混合ガスであっても良い。この場合、当該他のガスの流量は、フッ素含有ガスと酸素ガス(O2)とを合わせた流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。第2混合ガスが他のガスとして臭化水素ガス(HBr)を含む場合であっても、当然ながら、その流量は第1混合ガスにおける臭化水素ガス(HBr)の流量よりも少ない。この場合、第2混合ガスにおける臭化水素ガス(HBr)の流量は、第1混合ガスにおける臭化水素ガス(HBr)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。また、第2混合ガスにおける臭化水素ガス(HBr)の流量は、続く第3のエッチングステップの第3混合ガスにおける臭化水素ガス(HBr)の流量よりも少ない。この場合、第2混合ガスにおける臭化水素ガス(HBr)の流量は、第3混合ガスにおける臭化水素ガス(HBr)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。
次に、第3のエッチングステップについて図2(e)を参照して説明する。第3のエッチングステップでは、臭化水素ガス(HBr)を含む第3混合ガスをエッチングガスとして用いる。図示せぬチャンバー内から第2混合ガスを排気して第3混合ガスを例えばガス流量HBr=30sccmで流入させ、チャンバー内圧力を例えば25mTとする。同様にして発生させた第3混合ガスのガスプラズマGP3により、マスク酸化膜40をマスクとして半導体層30をエッチングする。このとき、トレンチ深さの例えば10%程度に相当する厚さd3だけエッチングする。
なお、第3混合ガスは、臭化水素ガス(HBr)のみからなるガスであっても良い。また、第3混合ガスは、臭化水素ガス(HBr)を主成分として例えばフッ素含有ガスなどの他のガスも僅かに含んだ混合ガスであっても良い。この場合、当該他のガスの流量は、臭化水素ガス(HBr)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。第3混合ガスが他のガスとしてフッ素含有ガス及び酸素ガス(O2)を含む場合であっても、当然ながら、その流量は第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量よりも少ない。この場合、第3混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量は、第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。
更に、絶縁層20の表面からトレンチ深さの例えば10%程度に相当する厚さだけオーバーエッチングして、絶縁層20を確実に露出させるのが望ましい。以上の処理により、トレンチ70を形成する。
図3(a)は、本実施例によるトレンチ形成方法により形成したトレンチ70の断面写真図である。トレンチ深さは約10μm、トレンチ幅は約1.8μmである。すなわち、第1のエッチングステップにより半導体層30の表面から約1μmだけエッチングし、次に第2のエッチングステップにより約8μmだけエッチングし、最後に第3のエッチングステップにより約1μmだけエッチングして絶縁層20に達するトレンチ70を形成したものである。
図3(b)は、マスク酸化膜40と半導体層30との境界部110の一部分111を拡大した断面写真図である。境界部110にはエッチングによるエグレが生じていない。図3(c)は、絶縁層20と半導体層30との境界部120の一部分121を拡大した断面写真図である。境界部120にもエッチングによるエグレが生じていない。
上記したように本実施例によるトレンチ形成方法によれば、最初に半導体層の表面をエッチングする際に臭化水素ガス(HBr)を含む混合ガスによりエッチングする(第1のエッチングステップ)。臭化水素ガス(HBr)を含む混合ガスによるエッチングは、臭化水素ガス(HBr)を含まず且つフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスによるエッチングに比較して、いわゆるデポ(堆積物)が生じ易いとされる。そのため、臭化水素ガス(HBr)を含む混合ガスによるエッチングでは、トレンチ内壁に付着したデポが、マスク酸化膜と半導体層との境界部における横方向へのエッチングを防ぐなどの効果を奏することにより、トレンチの開口部付近にエグレが生じない。
また、本実施例によるトレンチ形成方法によれば、最初に半導体層の表面をトレンチ深さ全体の10%程度に相当する厚さだけエッチングした後、臭化水素ガス(HBr)を含まず且つフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスによりトレンチ深さの80%程度に相当する厚さだけ半導体層をエッチングする(第2のエッチングステップ)。臭化水素ガス(HBr)を含む混合ガスによるエッチングはデポを生じやすいので、仮に当該混合ガスにより絶縁層に達するまでエッチングした場合には、先細りのいわゆるテーパー形状のトレンチが形成されてしまう。一方、本実施例の如く臭化水素ガス(HBr)を含まず且つフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスによりトレンチ深さ全体の80%程度に相当する厚さだけ半導体層をエッチングすることにより、側壁が垂直なトレンチを比較的短時間で形成できる。
また、本実施例によるトレンチ形成方法によれば、第1及び第2のエッチングステップにより、トレンチ深さ全体の90%程度まで半導体層をエッチングした後、残りの10%の深さを臭化水素ガス(HBr)を含む混合ガスによりエッチングする(第3のエッチングステップ)。臭化水素ガス(HBr)を含む混合ガスによるエッチングでは、トレンチ内壁に付着したデポが、絶縁層と半導体層との境界部における横方向へのエッチングを防ぐなどの効果を奏することにより、トレンチの底部にもエグレが生じない。
上記したように本実施例によるトレンチ形成方法によれば、マスク酸化膜との境界部付近及び絶縁層との境界部付近の半導体層をエッチングする際のエッチングガスとして臭化水素ガス(HBr)を含む混合ガスを用い、その中間部の半導体層をエッチングする際のエッチングガスとしてフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスを用いることにより、マスク酸化膜と半導体層との境界部及び絶縁層と半導体層との境界部にエグレが生じず且つ側壁が垂直なトレンチを形成できる。
<第2の実施例>
図4は本実施例によるトレンチ形成方法における各工程の断面図である。以下、図4を参照しつつ、SOI基板1へのトレンチ形成工程について説明する。なお、マスク酸化膜40をエッチング工程までは第1の実施例(図2(a),(b))と同様である。
マスク酸化膜40のエッチング後、マスク酸化膜40をマスクとして、ドライエッチング法により、半導体層30をエッチングする。当該ドライエッチングは3つのエッチングステップからなる。
先ず、第1のエッチングステップについて図4(a)を参照して説明する。第1のエッチングステップでは、塩素ガス(CL2)を含む第1混合ガスをエッチングガスとして用いる。なお、第1混合ガスには臭化水素ガス(HBr)は含まれていない。マスク酸化膜40が形成されたSOI基板1を図示せぬチャンバー内の基板固定テーブルに固定し、チャンバー内を排気した後、第1混合ガスを例えばガス流量CL2=30sccmで流入させ、チャンバー内圧力を例えば25mTとする。当該基板固定テーブルとそれに対向して設置された図示せぬ電極板との間に高周波電界を形成して発生させた第1混合ガスのガスプラズマGP1により、マスク酸化膜40をマスクとして半導体層30の表面をエッチングする。このとき、半導体層30の表面から絶縁層20までの距離(以下、トレンチ深さと称する)の例えば10%程度に相当する厚さd1だけエッチングする。
なお、第1混合ガスは、塩素ガス(CL2)のみからなるガスであっても良い。また、第1混合ガスは、塩素ガス(CL2)を主成分として例えばフッ素含有ガスなどの他のガスも僅かに含んだ混合ガスであっても良い。この場合、当該他のガスの流量は、塩素ガス(CL2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。第1混合ガスが他のガスとしてフッ素含有ガス及び酸素ガス(O2)を含む場合であっても、当然ながら、その流量は続く第2のエッチングステップの第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量よりも少ない。この場合、第1混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量は、第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。
次に、第2のエッチングステップについて図4(b)を参照して説明する。第2のエッチングステップでは、フッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む第2混合ガスをエッチングガスとして用いる。なお、第2混合ガスには臭化水素ガス(HBr)は含まれていない。図示せぬチャンバー内から第1混合ガスを排気して第2混合ガスを例えばガス流量SF6=30sccm、O2=30sccmで流入させ、チャンバー内圧力を例えば25mTとする。同様にして発生させた第2混合ガスのガスプラズマGP2により、マスク酸化膜40をマスクとして半導体層30をエッチングする。このとき、トレンチ深さの例えば80%程度に相当する厚さd2だけエッチングする。
なお、第2混合ガスは、フッ素含有ガス(例えばSF6)と酸素ガス(O2)のみからなり、例えば塩素ガス(CL2)などの他のガスを全く含まない混合ガスであっても良い。また、第2混合ガスは、フッ素含有ガス(例えばSF6)と酸素ガス(O2)を主成分として例えば塩素ガス(CL2)などの他のガスも僅かに含んだ混合ガスであっても良い。この場合、当該他のガスの流量は、フッ素含有ガス(例えばSF6)と酸素ガス(O2)とを合わせた流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。第2混合ガスが他のガスとして塩素ガス(CL2)を含む場合であっても、当然ながら、その流量は第1混合ガスにおける塩素ガス(CL2)の流量よりも少ない。この場合、第2混合ガスにおける塩素ガス(CL2)の流量は、第1混合ガスにおける塩素ガス(CL2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。また、第2混合ガスにおける塩素ガス(CL2)の流量は、続く第3のエッチングステップの第3混合ガスにおける塩素ガス(CL2)の流量よりも少ない。この場合、第2混合ガスにおける塩素ガス(CL2)の流量は、第3混合ガスにおける塩素ガス(CL2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。
次に、第3のエッチングステップについて図4(c)を参照して説明する。第3のエッチングステップでは、塩素ガス(CL2)を含む第3混合ガスをエッチングガスとして用いる。なお、第3混合ガスには臭化水素ガス(HBr)は含まれていない。図示せぬチャンバー内から第2混合ガスを排気して第3混合ガスを例えばガス流量CL2=30sccmで流入させ、チャンバー内圧力を例えば25mTとする。同様にして発生させた第3混合ガスのガスプラズマGP3により、マスク酸化膜40をマスクとして半導体層30をエッチングする。このとき、トレンチ深さの例えば10%程度に相当する厚さd3だけエッチングする。
なお、第3混合ガスは、塩素ガス(CL2)のみからなるガスであっても良い。また、第3混合ガスは、塩素ガス(CL2)を主成分として例えばフッ素含有ガスなどの他のガスも僅かに含んだ混合ガスであっても良い。この場合、当該他のガスの流量は、塩素ガス(CL2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。第3混合ガスが他のガスとしてフッ素含有ガス及び酸素ガス(O2)を含む場合であっても、当然ながら、その流量は第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量よりも少ない。この場合、第3混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量は、第2混合ガスにおけるフッ素含有ガス及び酸素ガス(O2)の流量の例えば1/20〜1/10の範囲であり、好ましくは1/50以下である。
更に、絶縁層20の表面からトレンチ深さの例えば10%程度に相当する厚さだけオーバーエッチングして、絶縁層20を確実に露出させるのが望ましい。以上の処理により、トレンチ70を形成する。
図5(a)は、本実施例によるトレンチ形成方法により形成したトレンチ70の断面写真図である。トレンチ深さは約10μm、トレンチ幅は約1.8μmである。すなわち、第1のエッチングステップにより半導体層30の表面から約1μmだけエッチングし、次に第2のエッチングステップにより約8μmだけエッチングし、最後に第3のエッチングステップにより約1μmだけエッチングして絶縁層20に達するトレンチ70を形成したものである。
図5(b)は、マスク酸化膜40と半導体層30との境界部110の一部分111を拡大した断面写真図である。境界部110にはエッチングによるエグレが生じていない。図5(c)は、絶縁層20と半導体層30との境界部120の一部分121を拡大した断面写真図である。境界部120にもエッチングによるエグレが生じていない。
上記したように本実施例によるトレンチ形成方法によれば、最初に半導体層の表面をエッチングする際に塩素ガス(CL2)を含む混合ガスによりエッチングする(第1のエッチングステップ)。塩素ガス(CL2)を含む混合ガスによるエッチングは、デポ(堆積物)が生じ易いとされている。塩素ガス(CL2)を含む混合ガスによるエッチングでは、トレンチ内壁に付着したデポが、マスク酸化膜と半導体層との境界部における横方向へのエッチングを防ぐなどの効果を奏することにより、トレンチの開口部付近にエグレが生じない。
また、本実施例によるトレンチ形成方法によれば、最初に半導体層の表面をトレンチ深さ全体の10%程度に相当する厚さだけエッチングした後、塩素ガス(CL2)を含まず且つフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスによりトレンチ深さの80%程度に相当する厚さだけ半導体層をエッチングする(第2のエッチングステップ)。デポが形成され難いとされる当該混合ガスにより半導体層をエッチングするので、側壁が垂直なトレンチを比較的短時間で形成できる。
また、本実施例によるトレンチ形成方法によれば、第1及び第2のエッチングステップにより、トレンチ深さ全体の90%程度まで半導体層をエッチングした後、残りの10%の深さを塩素ガス(CL2)を含む混合ガスによりエッチングする(第3のエッチングステップ)。塩素ガス(CL2)を含む混合ガスによるエッチングでは、トレンチ内壁に付着したデポが、絶縁層と半導体層との境界部における横方向へのエッチングを防ぐなどの効果を奏することにより、トレンチの底部にもエグレが生じない。
なお、本実施例による第1及び第3のエッチングステップにおいては、混合ガスに塩素ガス(CL2)を含むので、当該混合ガスに臭化水素ガス(HBr)を含む必要がない。また、本実施例による第2のエッチングステップにおいては、側壁が垂直なトレンチを形成するために、通常、混合ガスに臭化水素ガス(HBr)を含めない。
上記したように本実施例によるトレンチ形成方法によれば、マスク酸化膜との境界部付近及び絶縁層との境界部付近の半導体層をエッチングする際のエッチングガスとして塩素ガス(CL2)を含む混合ガスを用い、その中間部の半導体層をエッチングする際のエッチングガスとしてフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスを用いることにより、マスク酸化膜と半導体層との境界部及び絶縁層と半導体層との境界部にエグレが生じず且つ側壁が垂直なトレンチを形成できる。
また、エッチングガスとしてエッチングレートが高い塩素ガス(CL2)を用いるので、臭化水素ガス(HBr)を用いた場合に比較してエッチングの処理時間を短縮できるという効果もある。
第1及び第2の実施例においては3つのエッチングステップによりトレンチを形成したが、4以上のエッチングステップによりトレンチを形成するようにしても良い。例えばトレンチ深さが大きい場合において、トレンチ中間部の側壁が外側に広がり過ぎないようにするために、最初に第1のエッチングステップで臭化水素ガス(HBr)を含む混合ガスによりトレンチ深さの10%までエッチングし、第2のエッチングステップでフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスによりトレンチ深さの40%までエッチングし、第3のエッチングステップで臭化水素ガス(HBr)を含む混合ガスによりトレンチ深さの50%までエッチングし、第4のエッチングステップでフッ素含有ガス(例えばSF6)と酸素ガス(O2)とを含む混合ガスによりトレンチ深さの90%までエッチングし、最後に臭化水素ガス(HBr)を含む混合ガスによりトレンチ深さの100%までエッチングするというようにしても良い。
1 SOI基板
10 支持基板
20 絶縁層
30 半導体層
40 マスク酸化膜
50 レジスト
60 トレンチ形成領域
70 トレンチ

Claims (9)

  1. 支持基板の上に絶縁層及びシリコン半導体層が積層されているSOI基板を準備する基板準備ステップと、
    前記シリコン半導体の表面に酸化膜を形成する酸化膜形成ステップと、
    前記酸化膜の一部を除去する酸化膜除去ステップと、
    前記酸化膜をマスクとして前記シリコン半導体の表面をエッチングガスによりエッチングして前記絶縁層に達するトレンチを形成するエッチングステップと、を含むトレンチ形成方法であって、
    前記エッチングステップは、互いに異なる成分からなる少なくとも2種類のエッチングガスの1を前記エッチングガスとする少なくとも3つのサブステップからなり、
    前記3つのサブステップは、
    臭化水素ガスを含む第1エッチングガスのプラズマによってエッチングする第1サブステップと、
    フッ素含有ガスと酸素ガスとを含む第2エッチングガスのプラズマによってエッチングする第2サブステップと、
    臭化水素ガスを含む第3エッチングガスのプラズマによってエッチングする第3サブステップと、からなることを特徴とするトレンチ形成方法。
  2. 前記第2エッチングガスは、臭化水素ガスを含まないことを特徴とする請求項1に記載のトレンチ形成方法。
  3. 前記第2エッチングガスに含まれる臭化水素ガスの含有量は、前記第1エッチングガスに含まれる臭化水素ガスの含有量よりも少なく且つ前記第3エッチングガスに含まれる臭化水素ガスの含有量よりも少ないことを特徴とする請求項1に記載のトレンチ形成方法。
  4. 前記第1エッチングガスは前記臭化水素ガスの代わりに塩素ガスを含み、
    前記第3エッチングガスは前記臭化水素ガスの代わりに塩素ガスを含むことを特徴とする請求項1に記載のトレンチ形成方法。
  5. 前記第2エッチングガスは、塩素ガスを含まないことを特徴とする請求項4に記載のトレンチ形成方法。
  6. 前記第2エッチングガスに含まれる塩素ガスの含有量は、前記第1エッチングガスに含まれる塩素ガスの含有量よりも少なく且つ前記第3エッチングガスに含まれる塩素ガスの含有量よりも少ないことを特徴とする請求項4に記載のトレンチ形成方法。
  7. 前記第1エッチングステップ、第2エッチングステップ及び第3エッチングステップの各々は、前記エッチングガスに臭化水素ガスを含まないことを特徴とする請求項4に記載のトレンチ形成方法。
  8. 前記第1エッチングステップ及び前記第3エッチングステップにおけるエッチング深さは前記第2エッチングステップにおけるエッチング深さよりも小さいことを特徴とする請求項1〜7のいずれか1に記載のトレンチ形成方法。
  9. 前記第1エッチングステップにおける前記エッチング深さは前記トレンチの深さの10%に相当し且つ前記第2エッチングステップにおける前記エッチング深さは前記トレンチの深さの80%に相当し且つ前記第3エッチングステップにおける前記エッチング深さは前記トレンチの深さの10%に相当することを特徴とする請求項8に記載のトレンチ形成方法。
JP2009037807A 2009-02-20 2009-02-20 トレンチ形成方法 Expired - Fee Related JP5305973B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009037807A JP5305973B2 (ja) 2009-02-20 2009-02-20 トレンチ形成方法
US12/656,911 US8093152B2 (en) 2009-02-20 2010-02-19 Trench forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037807A JP5305973B2 (ja) 2009-02-20 2009-02-20 トレンチ形成方法

Publications (2)

Publication Number Publication Date
JP2010192811A JP2010192811A (ja) 2010-09-02
JP5305973B2 true JP5305973B2 (ja) 2013-10-02

Family

ID=42631353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037807A Expired - Fee Related JP5305973B2 (ja) 2009-02-20 2009-02-20 トレンチ形成方法

Country Status (2)

Country Link
US (1) US8093152B2 (ja)
JP (1) JP5305973B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10189704B2 (en) 2013-06-15 2019-01-29 Brookhaven Science Associates, Llc Formation of superhydrophobic surfaces
WO2015053828A2 (en) 2013-06-15 2015-04-16 Brookhaven Science Associates, Llc Formation of antireflective surfaces
US10290507B2 (en) 2013-06-15 2019-05-14 Brookhaven Science Associates, Llc Formation of antireflective surfaces
US9564342B2 (en) * 2014-09-26 2017-02-07 Tokyo Electron Limited Method for controlling etching in pitch doubling
US9865471B2 (en) * 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191043B1 (en) * 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6071823A (en) * 1999-09-21 2000-06-06 Promos Technology, Inc Deep trench bottle-shaped etch in centura mark II NG
JP3650022B2 (ja) * 2000-11-13 2005-05-18 三洋電機株式会社 半導体装置の製造方法
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
JP4672318B2 (ja) 2004-09-22 2011-04-20 東京エレクトロン株式会社 エッチング方法
KR100772704B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion

Also Published As

Publication number Publication date
JP2010192811A (ja) 2010-09-02
US20100216311A1 (en) 2010-08-26
US8093152B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
JP5067636B2 (ja) 絶縁層中に高アスペクト比の開口部を形成する方法
JP4476196B2 (ja) 半導体装置の製造方法
US20050136616A1 (en) Method of fabricating a recess channel array transistor using a mask layer with a high etch selectivity with respect to a silicon substrate
JP5305973B2 (ja) トレンチ形成方法
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
JP2007110043A (ja) 半導体装置の製造方法
JP2008218999A (ja) 半導体装置の製造方法
KR100632630B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
US10770476B1 (en) Semiconductor structure for three-dimensional memory device and manufacturing method thereof
JP2012227440A (ja) シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
TWI701816B (zh) 用於三維記憶體元件的半導體結構及其製造方法
JP2007036018A (ja) 半導体装置の製造方法
KR20170015859A (ko) 반도체 소자 및 그 제조 방법
JP4550786B2 (ja) 半導体装置の製造方法
JP2007142258A (ja) 半導体装置の製造方法
JPH09120990A (ja) 接続孔の形成方法
US20070134869A1 (en) Method for fabricating semiconductor device
US7037778B2 (en) Method for fabricating capacitor in semiconductor memory device
JP2008028398A (ja) 半導体素子及びその製造方法
JP2007234961A (ja) 半導体装置の製造方法
JP2002134470A (ja) 半導体装置の製造方法、及び半導体装置
JP2006032801A (ja) 半導体装置の製造方法
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5305973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees