JP3830419B2 - 半導体素子の連結配線形成方法 - Google Patents
半導体素子の連結配線形成方法 Download PDFInfo
- Publication number
- JP3830419B2 JP3830419B2 JP2002135872A JP2002135872A JP3830419B2 JP 3830419 B2 JP3830419 B2 JP 3830419B2 JP 2002135872 A JP2002135872 A JP 2002135872A JP 2002135872 A JP2002135872 A JP 2002135872A JP 3830419 B2 JP3830419 B2 JP 3830419B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- forming
- interlayer insulating
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子製造方法に関し、特に半導体素子に低誘電物質を採用する時に半導体素子の連結配線を形成することを含む半導体素子製造方法に関する。
【０００２】
【従来の技術】
配線のＲＣ遅延による半導体素子の速度低下を克服するために、最近、銅配線を半導体素子に採用する試みが成されており、これと共に低誘電物質、または低誘電率を有する誘電物を、こうした配線間を絶縁する絶縁層に採用する試みがなされている。この際、銅配線のパターニングは、デュアルダマシン工程が採用されている。
【０００３】
デュアルダマシン工程を実行する方法として、これまで様々な類似した方法が提示されてきた。それらは基本的に、少なくとも二層以上の絶縁層と、当該絶縁層の界面または絶縁層の底面にエッチング終了層とを導入することを含むものである。こうしたエッチング終了層は、配線に形状を与えるためのトレンチを絶縁層または絶縁層等に形成する時、トレンチのエッチングを終了させるために導入されるものである。
【０００４】
ところで、こうした配線間を絶縁するために導入される絶縁層を前述のように低誘電物質で形成する場合に、当該絶縁層と、前述のエッチング終了層とのエッチング選択比が劣悪になるという問題がある。このような問題のために、絶縁層にビアホールおよび／またはトレンチを形成するエッチング工程で、下部膜質層を覆っているエッチング終了層のいずれか一つを過剰にエッチングし得るという問題を招く。
【０００５】
例えば、ビアホールを形成するエッチング工程で下部の配線を覆うエッチング終了層が過剰にエッチングされて、ビアホールを形成するエッチング工程に続くトレンチを形成するエッチング工程で下部配線の上側表面がこうしたエッチング工程により露出されたり、こうしたエッチング工程により下部配線の上側表面等が侵害されたり、望ましくない結果が生じることがある。即ち、デュアルダマシン工程により下部配線が損傷されるという、好ましくない結果が生じる問題がある。
【０００６】
図１〜５は従来のデュアルダマシン工程による配線形成方法を説明するための、基板の概略的な断面図である。
【０００７】
図１を参照すれば、半導体基板１０上に、下部絶縁層２０、下部導電層３０、および第１エッチング終了層４０を形成し、さらに第１層間絶縁層５０を形成する。この際、第１エッチング終了層４０は下部導電層３０を覆うように形成される。下部導電層３０は下部配線となり得、下部絶縁層２０により絶縁されている。こうした下部導電層３０は半導体基板１０に形成される動作素子又はトランジスタ素子等と電気的に連結されるように形成され得る。第１層間絶縁層５０上に第２エッチング終了層４５を形成し、第２エッチング終了層４５上に第２層間絶縁層５５を形成する。
【０００８】
図２を参照すれば、第２層間絶縁層５５上に第１エッチングマスク６０、例えばフォトレジストパターンを形成した後、こうした第１エッチングマスク６０により露出された部分をエッチングしてビアホール７１を形成する。この際、こうしたビアホール７１のために行われるエッチング工程は下部導電層３０上に位置する第１エッチング終了層４０上でエッチングが終了することが望ましい。
【０００９】
図３を参照すれば、ビアホール７１が形成された後、パターニングされた第２層間絶縁層５５上に第２エッチングマスク６５、例えばフォトレジストパターンを形成する。こうした第２エッチングマスク６５が露出する部分の線幅は、図２で示した第１エッチングマスク６０が露出する部分の線幅に比べて広いことが望ましい。
【００１０】
図４を参照すれば、第２エッチングマスク６５をマスクとして露出される第２層間絶縁層５５部分をエッチングしてビアホール７１に連結するトレンチ７５を形成する。このために、第２層間絶縁層５５をパターニングするエッチング工程は第２エッチング終了層４５をエッチング終了点として用いることが望ましい。こうしたトレンチ７５のためのエッチング工程はビアホール７１が形成された状態で行われるため、ビアホール７１により上側表面が露出した第１エッチング終了層４０にも影響を及ぼす。
【００１１】
前記のようにＲＣ遅延等を克服するために、第１層間絶縁層５０および／または第２層間絶縁層５５を、例えば炭素がドーピングされたケイ素酸化物（ＳｉＯＣ）などの低誘電物質で形成する場合に、第１エッチング終了層４０として用いる窒化ケイ素（ＳｉＮ）又は炭化ケイ素（ＳｉＣ）は、こうした低誘電物質とのエッチング選択比が十分ではない、という問題が発生しうる。これにより、前記のトレンチ７５のためのエッチング工程により、既に露出している第１エッチング終了層４０がエッチングにより全て除去されて、第１エッチング終了層４０で保護されねばならない下部導電層３０の上側表面がトレンチ７５のためのエッチング工程で露出してしまう。
【００１２】
このように下部導電層３０、例えば下部銅配線が露出されれば、こうした下部銅配線が損傷を受けることがある。より詳しく説明すれば、トレンチ７５を形成した後、第２エッチングマスク６５として用いたフォトレジストパターンをアッシング及びストリップ等で除去する。又、ビアホール７１の底に第１エッチング終了層４０が残留する場合、これを除去して下部導電層３０を開口させる。こうしたアッシングは酸素プラズマ等を用いるが、前記のように下部銅配線が既に露出されていれば、こうした酸素プラズマ等により大きく損傷を受ける。このように下部の銅配線が損傷を受ければ、図５に示されたようにトレンチ７５及びビアホール７１を埋める上部導電層８０、例えば上部銅配線を形成する時、上部銅配線と下部銅配線との接触不良等が発生する恐れがある。
【００１３】
このようにデュアルダマシン工程に採用される絶縁層とエッチング終了層とのエッチング選択比が劣悪であるために、下部配線の損傷等に起因する半導体素子の不良が誘導されうるので、これを克服するための試みが成されている。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、デュアルダマシン工程を行う時に、ビアホール及びトレンチ等の連結配線を形成する工程により下部導電層が損傷されることを防止することができる半導体素子の連結配線形成方法を提供することである。
【００１５】
【課題を解決するための手段】
すなわち上記目的は、半導体基板上に形成された下部導電層上に第１エッチング終了層を形成する段階と、前記第１エッチング終了層上に第１層間絶縁層を形成する段階と、前記第１層間絶縁層上に第２エッチング終了層を形成する段階と、前記第２エッチング終了層上に第２層間絶縁層を形成する段階と、前記第１エッチング終了層をエッチング終了点として前記第２層間絶縁層、前記第２エッチング終了層及び前記第１層間絶縁層を順次にエッチングして前記下部導電層上に配列されるビアホールを形成する段階と、前記ビアホール内に、前記ビアホールの底に結果的に現れる前記第１エッチング終了層の部分を覆って保護する非有機系の低誘電物質層（ＳＯＤ層）よりなる保護層を形成する段階と、前記第２エッチング終了層をエッチング終了点として前記ビアホールに隣接する前記第２層間絶縁層の部分をエッチングして前記ビアホールに連結するトレンチを形成する段階と、前記保護層を除去する段階と、前記ビアホールの底に位置する前記第１エッチング終了層の部分を除去する段階と、前記ビアホール及び前記トレンチを充填し、前記下部導電層に電気的に連結される上部導電層を形成する段階と、を含むことを特徴とする半導体素子の連結配線形成方法によって達成される。
【００１６】
さらに本発明においては、前記下部導電層は銅よりなることが好ましい。
【００１７】
さらに本発明においては、前記第１エッチング終了層は窒化ケイ素又は炭化ケイ素よりなることが好ましい。
【００１８】
さらに本発明においては、前記第１層間絶縁層は低誘電物質よりなることが好ましい。
【００１９】
さらに本発明においては、前記低誘電物質は炭素がドーピングされたケイ素酸化物であることが好ましい。
【００２０】
さらに本発明においては、前記第２エッチング終了層は窒化ケイ素又は炭化ケイ素よりなることが好ましい。
【００２１】
さらに本発明においては、前記第２層間絶縁層は低誘電物質よりなることが好ましく、前記低誘電物質は炭素がドーピングされたケイ素酸化物であることが好ましい。
【００２２】
さらに本発明においては、前記非有機系のＳＯＤ層は水素シルセスキオキサンよりなることが好ましい。
【００２３】
さらに本発明においては、前記保護層を形成する段階は、前記第２層間絶縁層上に前記ビアホールを充填する前記保護層を形成する段階と、前記保護層をエッチバックして、前記保護層の上側表面を前記第２層間絶縁層の上側表面より低くする段階と、を含むことが好ましい。
【００２４】
さらに本発明においては、前記エッチバックはレジスト現像液を用いる湿式エッチングでなされることが好ましく、前記レジスト現像液はテトラメチルアンモニウムヒドロキシド水溶液を含むことが好ましい。
【００２５】
さらに本発明においては、前記エッチバックはフッ化水素酸希釈液を用いる湿式エッチングで行われることが好ましい。
【００２６】
さらに本発明においては、前記保護層を除去する段階はレジスト現像液を用いる湿式エッチングで行われることが好ましく、前記レジスト現像液はテトラメチルアンモニウムヒドロキシド水溶液を含むことが好ましい。
【００２７】
さらに本発明においては、前記保護層を除去する段階はフッ化水素酸希釈液を用いる湿式エッチングで行われることが好ましい。
【００２８】
さらに本発明においては、前記上部導電層は、銅よりなることが好ましい。
【００２９】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、本発明の実施例は様々な他の形態に変形でき、本発明の範囲が、後述する実施例により限定されることではない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。従って、図面における各要素の形状等はより明確な説明を強調するために誇張されたものであり、図面上で同一の符号で表示された要素は同一の要素を意味する。又、ある層が他の層又は半導体基板の「上」にあると記載される場合に、ある層は他の層又は半導体基板に直接接触して存在してもよく、その間にさらに他の層が介在してもよい。
【００３０】
本発明は、半導体基板上に形成された下部導電層上に第１エッチング終了層を形成する段階と、前記第１エッチング終了層上に第１層間絶縁層を形成する段階と、前記第１層間絶縁層上に第２エッチング終了層を形成する段階と、前記第２エッチング終了層上に第２層間絶縁層を形成する段階と、前記第１エッチング終了層をエッチング終了点として前記第２層間絶縁層、前記第２エッチング終了層及び前記第１層間絶縁層を順次にエッチングして前記下部導電層上に配列されるビアホールを形成する段階と、前記ビアホール内に、前記ビアホールの底に結果的に現れる前記第１エッチング終了層の部分を覆って保護する非有機系の低誘電物質層（ＳＯＤ層）よりなる保護層を形成する段階と、前記第２エッチング終了層をエッチング終了点として前記ビアホールに隣接する前記第２層間絶縁層の部分をエッチングして前記ビアホールに連結するトレンチを形成する段階と、前記保護層を除去する段階と、前記ビアホールの底に位置する前記第１エッチング終了層の部分を除去する段階と、前記ビアホール及び前記トレンチを充填し、前記下部導電層に電気的に連結される上部導電層を形成する段階とを含むことを特徴とする半導体素子の連結配線形成方法である。
【００３１】
本発明の特徴は、ビアホールを形成した後に残留したエッチング終了層が、下部導電層又は下部配線を十分に保護できるように、前記残留したエッチング終了層を保護する保護層を導入したことである。このような保護層を導入することによって、層間絶縁層として用いられる低誘電物質に影響を与えることを防止する効果がある。
【００３２】
図６〜１４は本発明の半導体素子の連結配線形成方法を説明するための、基板の概略的な断面図である。以下、これらの図を参照しながら本発明を詳細に説明する。図６は、半導体基板１００上に第１層間絶縁層５１０および第２層間絶縁層５５０を形成する段階を概略的に示したものである。
【００３３】
具体的に説明すれば、半導体基板１００上に、下部絶縁層２００、下部導電層３００、および第１エッチング終了層４１０を形成し、その上に第１層間絶縁層５１０を形成する。この際、第１エッチング終了層４１０は下部導電層３００上を覆うように形成される。下部導電層３００は下部配線でもよく、半導体基板１００の導電領域でもよい。こうした下部導電層３００はケイ素酸化物等よりなる下部絶縁層２００により絶縁される。こうした下部導電層３００は半導体基板１００に形成される動作素子又はトランジスタ素子等と電気的に連結されるように形成され得る。下部導電層３００は様々な種類の金属層で形成されることができ特には限定されないが、好ましくは銅よりなる層である。
【００３４】
こうした下部導電層３００を覆う第１エッチング終了層４１０は、前記の第１層間絶縁層５１０等をパターニングする後続のエッチング工程でエッチング終了点として用いられる。従って第１エッチング終了層４１０は、第１層間絶縁層５１０等を構成する物質と、十分なエッチング選択比を有する物質で形成されることが好ましい。例えば第１層間絶縁層５１０がケイ素酸化物で形成される場合、ケイ素酸化物と優秀なエッチング選択比を有する物質を第１エッチング終了層４１０に用いることが好ましく、例えば、炭化ケイ素又は窒化ケイ素が好ましい。
【００３５】
こうした第１エッチング終了層４１０上に第１層間絶縁層５１０を形成する。こうした第１層間絶縁層５１０は、配線として用いられる導電層を絶縁させる作用がある。こうした第１層間絶縁層５１０は、様々なケイ素酸化物系絶縁物質で形成できるが、ＲＣ遅延等のような半導体素子の高速動作を妨害する要因を克服するためには、低い誘電定数（ｋ）を有する物質（以下、低誘電物質と称する）で形成されることが望ましい。このような低誘電物質としては、例えば炭素がドーピングされたケイ素酸化物が好ましい。
【００３６】
第１層間絶縁層５１０上に第２エッチング終了層４５０を形成し、その上に第２層間絶縁層５５０を形成する。こうした第２エッチング終了層４５０は前記第２層間絶縁層５５０をパターニングする後続のエッチング工程でエッチング終了点として用いられる。従って、第２エッチング終了層４５０は、第２層間絶縁層５５０を形成する物質と優秀なエッチング選択比を有する物質で形成されることが好ましい。例えば第２層間絶縁層５５０がケイ素酸化物で形成される場合、ケイ素酸化物と優秀なエッチング選択比を有する物質を第２エッチング終了層４５０に用いることが好ましく、例えば、炭化ケイ素又は窒化ケイ素が好ましい。
【００３７】
こうした第２エッチング終了層４５０上に第２層間絶縁層５５０を形成する。こうした第２層間絶縁層５５０は第１層間絶縁層５１０と共に配線として用いられる導電層を絶縁させる作用がある。こうした第２層間絶縁層５５０は様々なケイ素酸化物系絶縁物質で形成でき特には限定されないが、ＲＣ遅延のような半導体素子の高速動作を妨害する要因を克服するためには、低誘電物質で形成されることが望ましい。このような低誘電物質としては、例えば炭素がドーピングケイ素酸化物が好ましく用いられる。
【００３８】
図７は下部導電層３００上に配列されるビアホール７１０を形成する段階を概略的に示したものである。
【００３９】
具体的に説明すれば、第２層間絶縁層５５０上に第１エッチングマスク６１０、例えばフォトレジストパターンを形成した後、こうした第１エッチングマスク６１０により露出された第２層間絶縁層５５０の部分をエッチングする。こうしたエッチング工程は、第２層間絶縁層５５０の下部の第２エッチング終了層４５０及び第１層間絶縁層５１０を続けてエッチングした後、第１エッチング終了層４１０をエッチング終了点として終了する。このようにエッチング工程を行うことにより、下部導電層３００上に配列されるビアホール７１０を形成する。
【００４０】
こうしたビアホール７１０を形成するエッチング工程は、ケイ素酸化物をエッチングすることに用いられる乾式エッチング工程で行うことが好ましい。例えば、ＣxＦyＨz（ｘ、ｙ、ｚは任意の整数）系列のガスを含む反応ガスを用いた乾式エッチングによってビアホール７１０を形成することができる。前記ＣxＦyＨzとして具体的には、フルオロメタン、ジフルオロメタン、トリフルオロメタン、フルオロエタン、ジフルオロエタン、トリフルオロエタン、テトラフルオロエタン等、一般的にエッチングに用いられるものが同様に用いられ得る。この際、反応ガスには酸素ガス、窒素ガスまたはアルゴンガス等をさらに含んでいても良い。
【００４１】
この際、下部導電層３００を覆う第１エッチング終了層４１０は、下部導電層３００の上側表面を露出させないように充分な厚さで残留し、後続の工程により下部導電層３００が損傷しないように保護することが好ましい。残留する第１エッチング終了層４１０の厚さは、後続の工程等に依存するため特には限定されない。また、第１エッチング終了層４１０と層間絶縁層５１０、５５０とのエッチング選択比が十分高くない場合、ビアホール７１０を形成するエッチング工程で第１エッチング終了層４１０が一部除去されることが起こり得る。このような場合、第１エッチング終了層４１０は部分的にエッチングされることがあるが、下部導電層を露出していなければよい。
【００４２】
続いて、第１エッチングマスク６１０として用いられたフォトレジストパターンをアッシング等により除去する。
【００４３】
本発明において、前記保護層を形成する段階は、前記第２層間絶縁層上に前記ビアホールを充填する前記保護層を形成する段階と、前記保護層をエッチバックして前記保護層の上側表面が前記第２層間絶縁層の上側表面より低くする段階とを含むことが好ましい。
【００４４】
図８はビアホール７１０を充填する保護層８００を形成する段階を概略的に示したものである。
【００４５】
具体的に説明すれば、ビアホール７１０を充填する保護層８００を、第２層間絶縁層５５０上に形成する。こうした保護層８００は、後続の工程で第１エッチング終了層４１０が除去されて下部導電層３００の上側表面が露出されることを防止する役割を果たす。このような保護層８００は、保護層として機能し得るものであればどのような物質によっても形成されてもよいが、特に、非有機系の低誘電物質層（以下、ＳＯＤ層と称する）で形成されることが好ましい。当該非有機系のＳＯＤ層としては、例えば水素シルセスキオキサン（ＨＳＱ）からなる層が好ましく、なかでもＨＳＱからなる層が好ましい。具体例として、ＨＳＱで保護層８００を形成する場合を説明する。こうしたＨＳＱ層は、ＨＳＱを塗布した後、ソフトベークすることによって形成されることが好ましい。例えば、約２００℃〜４００℃以下の範囲の温度で、塗布されたＨＳＱを約１分〜５分程度ソフトベークする。ソフトベーク以後に約４００℃又はそれ以上の温度でハードベークを追加で行ってもよい。
【００４６】
こうした保護層８００をＨＳＱのような非有機系ＳＯＤで形成することによって、保護層８００をエッチバックする工程等でケイ素酸化物等からなる層間絶縁層５１０、５５０が損傷されることを防止することができる。保護層８００のエッチバックは、後続のエッチング工程で要求されるフォトレジストパターン等のために、保護層８００をビアホール７１０内に限定して存在させるためである。これについては以後詳細に説明する。
【００４７】
このようにして保護層８００として反射防止物質（以下、ＡＲＣ物質）のような有機物質を用いることもできるが、こうしたＡＲＣ物質で保護層８００を形成する場合、様々な問題が発生する恐れがある。例えば、ＡＲＣ物質からなる層（以下、ＡＲＣ層）がパターンの密度に激しく影響を受けてその厚さが不均一になる、という問題が起こりうる。又、こうしたＡＲＣ層の不均一性を改善するために、ＡＲＣ層をエッチバックする工程を行えば、こうしたエッチバック工程は酸素プラズマ等を用いる乾式工程で行うため、それによりケイ素酸化物よりなる層間絶縁層５１０、５５０が損傷を受ける恐れがある。すなわち本発明では、保護層８００は、こうした層間絶縁層５１０、５５０の損傷が防止できることから、非有機系ＳＯＤを含んでなることが好ましい。
【００４８】
図９は保護層８００をビアホール７１０内へエッチバックする段階を概略的に示したものである。
【００４９】
具体的に説明すれば、保護層８００をエッチバックしてビアホール７１０内へ限定して存在させる。これにより、保護層８００の上側表面は第２層間絶縁層５５０の上側表面に比べて低くなる。こうしたエッチバックは、エッチバックが行われる間に第２層間絶縁層５５０等が損傷されることを防止するために、第２層間絶縁層５５０に対して優秀なエッチング選択比を有し得る湿式エッチングで行われることが望ましい。例えば、レジスト現像液を用いる湿式エッチングによってエッチバックすることが好ましい。レジスト現像液としては、ネガティブレジスト用現像液（Ｎｅｇａｔｉｖｅ Ｒｅｓｉｓｔ Ｄｅｖｅｌｏｐｅｒ；以下、ＮＲＤとも称する）が好ましい。なぜならＮＲＤは、選択的に保護層８００として用いられるＨＳＱを良好に除去できるためである。この際、ＮＲＤは、テトラメチルアンモニウムヒドロキシド水溶液を含んでもよく、ここでテトラメチルアンモニウムヒドロキシド水溶液は水溶液総量中、テトラメチルアンモニウムヒドロキシドを約２質量％含有してなることが好ましい。
【００５０】
こうしたＮＲＤ等のレジスト現像液を用いたエッチバックにより保護層８００はビアホール７１０内に限定して存在し、これにより保護層８００の上側表面は第２層間絶縁層５５０の上側表面に比べて低くなる。この際、エッチバックされた保護層８００は比較的一定の厚さに残留され得るという利点がある。エッチバックされた保護層８００の実際プロファイルを図１５に示す。図１５は本発明の連結配線形成方法において、ＮＲＤを用いて保護層８００として用いられたＨＳＱ層をエッチバックした結果を示す走査電子顕微鏡写真である。図１５から分かるように、エッチバックされた保護層８００として用いられたＨＳＱ層は一定の厚さを有している。このようなＨＳＱ層の形状は後続のフォトエッチング工程に有利に作用できる。
【００５１】
一方、こうした保護層８００のエッチバックにフッ化水素酸希釈液を用いることが好ましい。なお本発明においてフッ化水素酸希釈液とは、フッ化水素酸（ＨＦ）水溶液を純水で希釈したものである。ここで用いられるフッ化水素酸水溶液は、半導体製造分野において通常用いられているものであればよく、具体的には約４９％のフッ化水素酸水溶液が使用可能である。フッ化水素酸の希釈率は、エッチング対象物により適宜調節することが好ましい。例えばＨＳＱをエッチングする場合、フッ化水素酸によるＨＳＱのエッチング速度は非常に速いので、ＨＳＱのエッチング速度を好適に制御するために、フッ化水素酸の希釈率を１／５００以上とすることが好ましい。例えば、１／５００に希釈したフッ化水素酸希釈液で、９０秒間エッチングしたＨＳＱの厚さは約４７０Åである一方で、層間絶縁層５１０、５５０として用いられたケイ素酸化物が上記フッ化水素酸希釈液によりエッチングされる量は約１５Å〜３１Åであり得る。従って、フッ化水素酸希釈液は、層間絶縁層５１０、５５０に損傷を与えることなく、保護層８００のエッチバックを行うことができる。
【００５２】
図１０は第２層間絶縁層５５０上に第２エッチングマスク６５０を形成する段階を概略的に示したものである。
【００５３】
具体的に説明すれば、ビアホール７１０が形成された第２層間絶縁層５５０上に第２エッチングマスク６５０、例えばフォトレジストパターンを形成する。こうした第２エッチングマスク６５０が露出する部分の線幅は、第１エッチングマスク６１０が露出する部分の線幅に比べて広いことが望ましい。第２エッチングマスク６５０は、第２層間絶縁層５５０の一部を露出するが、この露出される部分は、ビアホール７１０に隣接するパターニングされた第２層間絶縁層５５０のエッジ部位及び該エッジ部位に隣接する上側表面部分を含む。この際、第２エッチングマスク６５０により露出される部分はビアホール７１０を含むようにする。
【００５４】
図１１は第２エッチングマスク６５０により露出される第２層間絶縁層５５０をエッチングしてトレンチ７５０を形成する段階を概略的に示したものである。
【００５５】
具体的に説明すれば、第２エッチングマスク６５０をマスクとして露出された第２層間絶縁層５５０の部分をエッチングしてビアホール７１０に連結するトレンチ７５０を形成する。第２層間絶縁層５５０をパターニングするエッチング工程は第２エッチング終了層４５０をエッチング終了点として用いることが望ましい。こうしたトレンチ７５０のためのエッチング工程はビアホール７１０が形成された状態で行えるが、保護層８００により第１エッチング終了層４１０が保護されているため、こうしたエッチング工程により第１エッチング終了層４１０が除去されることが防止できる。こうしたエッチング工程により保護層８００は一部除去されうるが、保護層８００により保護されている第１エッチング終了層４１０はこうしたエッチング工程により除去されない。
【００５６】
一方、前記のトレンチ７５０を形成するエッチング工程は、ケイ素酸化物をエッチングするのに用いられる乾式エッチング工程により行うことが好ましい。例えば、ＣxＦyＨz（ｘ、ｙ、ｚは任意の整数）系列のガスを含む反応ガスを用いた乾式エッチングによりビアホール７１０を形成することが好ましい。前記ＣxＦyＨzとしては上記で列挙したものが同様に用いられる。この際、反応ガスには酸素ガス、窒素ガスまたはアルゴンガス等をさらに含んでも良い。
【００５７】
その後、第２エッチングマスク６５０として用いられたフォトレジストパターンを除去する。こうしたフォトレジストパターンはアッシング及びこれによるストリップ等で除去されうる。この際、下部導電層３００は第１エッチング終了層４１０等により充分に保護され、こうしたフォトレジストパターンを除去するアッシング等の工程中に露出されないため、損傷を防止できる。
【００５８】
図１２は残留した保護層８００を除去する段階を概略的に示ものである。
【００５９】
具体的に説明すれば、残留した保護層８００をＨＦを含む水溶液等を用いて除去することができる。例えば、１／５００に希釈されたフッ化水素酸希釈液で、９０秒間、保護層８００として採用されるＨＳＱ層をストリッピングすれば、ＨＳＱ層は約４７０Åの厚さを除去できる。一方で、このような１／５００に希釈されたフッ化水素酸希釈液に対して、層間絶縁層５１０、５５０を構成するケイ素酸化物は、約１５Å〜３１Åしか除去されない。従って、こうした保護層８００を構成するＨＳＱ層を除去する工程により、層間絶縁層５１０、５５０より構成されるビアホール７１０及びトレンチ７５０の側壁が損傷されることを最小化することができる。又、このような１／５００に希釈されたフッ化水素酸希釈液で約９０秒間ストリッピングすると、第１エッチング終了層４１０を構成し得る炭化ケイ素層は、約１３Å除去されるだけなので、こうした保護層８００を除去する工程により第１エッチング終了層４１０がエッチングされることも最小化することができる。
【００６０】
又、こうした保護層８００の除去には上述したＮＲＤのようなレジスト現像液を用いる湿式エッチングを用いることも好ましい。この際、レジスト組成物、特にＮＲＤは、テトラメチルアンモニウムヒドロキシド水溶液を含むことが好ましい。ここで、テトラメチルアンモニウムヒドロキシド水溶液は、水溶液総量中、テトラメチルアンモニウムヒドロキシドを約２質量％含むことが好ましい。レジスト組成物としては、ＮＲＤが好ましい。なぜなら、ＮＤＲは選択的に保護層８００として用いられるＨＳＱを良好に除去できると考えられるためであり、これは図１５により明白である。
【００６１】
図１３はビアホール７１０の底に露出した、第１エッチング終了層４１０の残留した部分を除去する段階を概略的に示したものである。
【００６２】
具体的に説明すれば、ビアホール７１０の底の第１エッチング終了層４１０の残留した部分を除去して、下部導電層３００の上側表面を露出する。こうした第１エッチング終了層４１０の残留した部分のエッチングは、乾式エッチング工程で行うことが好ましい。例えば、ＣxＦyＨz（ｘ、ｙ、ｚは任意の整数）系列のガスを含む反応ガスを用いた乾式エッチングに残留する第１エッチング終了層４１０が除去できる。ここでＣxＦyＨzとしては上述で説明したものと同様のものが用いられる。この際、反応ガスには酸素ガス、窒素ガスまたはアルゴンガス等がさらに含められる。
【００６３】
このようにして露出された下部導電層３００の上側表面は、トレンチ７５０及びビアホール７１０を形成するエッチング工程中、保護されてきたため、損傷されない良好な状態である。
【００６４】
図１４はビアホール７１０及びトレンチ７５０を充填する上部導電層９００を形成する段階を概略的に示したものである。
【００６５】
具体的に説明すれば、第２層間絶縁層５５０上に導電層を形成した後、こうした導電層を平坦化してビアホール７１０及びトレンチ７５０を充填する上部導電層９００を形成する。こうした上部導電層９００は様々な導電物質で形成できるが、銅よりなることが望ましい。上部導電層９００をこのような銅等で形成することによって、下部導電層３００と電気的に連結される配線を形成することができる。この際、下部導電層３００は、本発明の方法により上側表面が良好な状態であるため、上部導電層９００との良好な電気的連結を形成することができる。前述の平坦化は、当業界周知の方法によりなされ、例えばエッチバックやＣＭＰ等のような平坦化方法でが好ましく用いられる。
【００６６】
【発明の効果】
本発明の連結配線形成方法によれば、過剰なエッチング等による下部導電層の損傷を防止し、下部導電層の上部表面が良好な状態に保たれるので、上部導電層と良好な電気的連結を形成することができる。
【図面の簡単な説明】
【図１】 従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図２】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図３】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図４】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図５】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図６】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図７】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図８】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図９】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１０】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１１】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１２】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１３】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１４】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１５】 本発明の半導体素子の連結配線形成方法において、ＮＲＤを用いて保護層として用いられたＨＳＱ層をエッチバックした結果を示す走査電子顕微鏡写真である。
【符号の説明】
１０、１００：半導体基板、
２０、２００：下部絶縁層、
３０、３００：下部導電層、
４０、４１０：第１エッチング終了層、
４５、６５、４５０：第２エッチング終了層、
４１０：エッチング終了層、
５０、５１０：第１層間絶縁層、
５５、５５０：第２層間絶縁層、
６０、６１０：第１エッチングマスク、
６５０：第２エッチングマスク、
７１、７１０：ビアホール、
７５、７５０：トレンチ、
８００：保護層、
８０、９００：上部導電層。
【発明の属する技術分野】
本発明は半導体素子製造方法に関し、特に半導体素子に低誘電物質を採用する時に半導体素子の連結配線を形成することを含む半導体素子製造方法に関する。
【０００２】
【従来の技術】
配線のＲＣ遅延による半導体素子の速度低下を克服するために、最近、銅配線を半導体素子に採用する試みが成されており、これと共に低誘電物質、または低誘電率を有する誘電物を、こうした配線間を絶縁する絶縁層に採用する試みがなされている。この際、銅配線のパターニングは、デュアルダマシン工程が採用されている。
【０００３】
デュアルダマシン工程を実行する方法として、これまで様々な類似した方法が提示されてきた。それらは基本的に、少なくとも二層以上の絶縁層と、当該絶縁層の界面または絶縁層の底面にエッチング終了層とを導入することを含むものである。こうしたエッチング終了層は、配線に形状を与えるためのトレンチを絶縁層または絶縁層等に形成する時、トレンチのエッチングを終了させるために導入されるものである。
【０００４】
ところで、こうした配線間を絶縁するために導入される絶縁層を前述のように低誘電物質で形成する場合に、当該絶縁層と、前述のエッチング終了層とのエッチング選択比が劣悪になるという問題がある。このような問題のために、絶縁層にビアホールおよび／またはトレンチを形成するエッチング工程で、下部膜質層を覆っているエッチング終了層のいずれか一つを過剰にエッチングし得るという問題を招く。
【０００５】
例えば、ビアホールを形成するエッチング工程で下部の配線を覆うエッチング終了層が過剰にエッチングされて、ビアホールを形成するエッチング工程に続くトレンチを形成するエッチング工程で下部配線の上側表面がこうしたエッチング工程により露出されたり、こうしたエッチング工程により下部配線の上側表面等が侵害されたり、望ましくない結果が生じることがある。即ち、デュアルダマシン工程により下部配線が損傷されるという、好ましくない結果が生じる問題がある。
【０００６】
図１〜５は従来のデュアルダマシン工程による配線形成方法を説明するための、基板の概略的な断面図である。
【０００７】
図１を参照すれば、半導体基板１０上に、下部絶縁層２０、下部導電層３０、および第１エッチング終了層４０を形成し、さらに第１層間絶縁層５０を形成する。この際、第１エッチング終了層４０は下部導電層３０を覆うように形成される。下部導電層３０は下部配線となり得、下部絶縁層２０により絶縁されている。こうした下部導電層３０は半導体基板１０に形成される動作素子又はトランジスタ素子等と電気的に連結されるように形成され得る。第１層間絶縁層５０上に第２エッチング終了層４５を形成し、第２エッチング終了層４５上に第２層間絶縁層５５を形成する。
【０００８】
図２を参照すれば、第２層間絶縁層５５上に第１エッチングマスク６０、例えばフォトレジストパターンを形成した後、こうした第１エッチングマスク６０により露出された部分をエッチングしてビアホール７１を形成する。この際、こうしたビアホール７１のために行われるエッチング工程は下部導電層３０上に位置する第１エッチング終了層４０上でエッチングが終了することが望ましい。
【０００９】
図３を参照すれば、ビアホール７１が形成された後、パターニングされた第２層間絶縁層５５上に第２エッチングマスク６５、例えばフォトレジストパターンを形成する。こうした第２エッチングマスク６５が露出する部分の線幅は、図２で示した第１エッチングマスク６０が露出する部分の線幅に比べて広いことが望ましい。
【００１０】
図４を参照すれば、第２エッチングマスク６５をマスクとして露出される第２層間絶縁層５５部分をエッチングしてビアホール７１に連結するトレンチ７５を形成する。このために、第２層間絶縁層５５をパターニングするエッチング工程は第２エッチング終了層４５をエッチング終了点として用いることが望ましい。こうしたトレンチ７５のためのエッチング工程はビアホール７１が形成された状態で行われるため、ビアホール７１により上側表面が露出した第１エッチング終了層４０にも影響を及ぼす。
【００１１】
前記のようにＲＣ遅延等を克服するために、第１層間絶縁層５０および／または第２層間絶縁層５５を、例えば炭素がドーピングされたケイ素酸化物（ＳｉＯＣ）などの低誘電物質で形成する場合に、第１エッチング終了層４０として用いる窒化ケイ素（ＳｉＮ）又は炭化ケイ素（ＳｉＣ）は、こうした低誘電物質とのエッチング選択比が十分ではない、という問題が発生しうる。これにより、前記のトレンチ７５のためのエッチング工程により、既に露出している第１エッチング終了層４０がエッチングにより全て除去されて、第１エッチング終了層４０で保護されねばならない下部導電層３０の上側表面がトレンチ７５のためのエッチング工程で露出してしまう。
【００１２】
このように下部導電層３０、例えば下部銅配線が露出されれば、こうした下部銅配線が損傷を受けることがある。より詳しく説明すれば、トレンチ７５を形成した後、第２エッチングマスク６５として用いたフォトレジストパターンをアッシング及びストリップ等で除去する。又、ビアホール７１の底に第１エッチング終了層４０が残留する場合、これを除去して下部導電層３０を開口させる。こうしたアッシングは酸素プラズマ等を用いるが、前記のように下部銅配線が既に露出されていれば、こうした酸素プラズマ等により大きく損傷を受ける。このように下部の銅配線が損傷を受ければ、図５に示されたようにトレンチ７５及びビアホール７１を埋める上部導電層８０、例えば上部銅配線を形成する時、上部銅配線と下部銅配線との接触不良等が発生する恐れがある。
【００１３】
このようにデュアルダマシン工程に採用される絶縁層とエッチング終了層とのエッチング選択比が劣悪であるために、下部配線の損傷等に起因する半導体素子の不良が誘導されうるので、これを克服するための試みが成されている。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、デュアルダマシン工程を行う時に、ビアホール及びトレンチ等の連結配線を形成する工程により下部導電層が損傷されることを防止することができる半導体素子の連結配線形成方法を提供することである。
【００１５】
【課題を解決するための手段】
すなわち上記目的は、半導体基板上に形成された下部導電層上に第１エッチング終了層を形成する段階と、前記第１エッチング終了層上に第１層間絶縁層を形成する段階と、前記第１層間絶縁層上に第２エッチング終了層を形成する段階と、前記第２エッチング終了層上に第２層間絶縁層を形成する段階と、前記第１エッチング終了層をエッチング終了点として前記第２層間絶縁層、前記第２エッチング終了層及び前記第１層間絶縁層を順次にエッチングして前記下部導電層上に配列されるビアホールを形成する段階と、前記ビアホール内に、前記ビアホールの底に結果的に現れる前記第１エッチング終了層の部分を覆って保護する非有機系の低誘電物質層（ＳＯＤ層）よりなる保護層を形成する段階と、前記第２エッチング終了層をエッチング終了点として前記ビアホールに隣接する前記第２層間絶縁層の部分をエッチングして前記ビアホールに連結するトレンチを形成する段階と、前記保護層を除去する段階と、前記ビアホールの底に位置する前記第１エッチング終了層の部分を除去する段階と、前記ビアホール及び前記トレンチを充填し、前記下部導電層に電気的に連結される上部導電層を形成する段階と、を含むことを特徴とする半導体素子の連結配線形成方法によって達成される。
【００１６】
さらに本発明においては、前記下部導電層は銅よりなることが好ましい。
【００１７】
さらに本発明においては、前記第１エッチング終了層は窒化ケイ素又は炭化ケイ素よりなることが好ましい。
【００１８】
さらに本発明においては、前記第１層間絶縁層は低誘電物質よりなることが好ましい。
【００１９】
さらに本発明においては、前記低誘電物質は炭素がドーピングされたケイ素酸化物であることが好ましい。
【００２０】
さらに本発明においては、前記第２エッチング終了層は窒化ケイ素又は炭化ケイ素よりなることが好ましい。
【００２１】
さらに本発明においては、前記第２層間絶縁層は低誘電物質よりなることが好ましく、前記低誘電物質は炭素がドーピングされたケイ素酸化物であることが好ましい。
【００２２】
さらに本発明においては、前記非有機系のＳＯＤ層は水素シルセスキオキサンよりなることが好ましい。
【００２３】
さらに本発明においては、前記保護層を形成する段階は、前記第２層間絶縁層上に前記ビアホールを充填する前記保護層を形成する段階と、前記保護層をエッチバックして、前記保護層の上側表面を前記第２層間絶縁層の上側表面より低くする段階と、を含むことが好ましい。
【００２４】
さらに本発明においては、前記エッチバックはレジスト現像液を用いる湿式エッチングでなされることが好ましく、前記レジスト現像液はテトラメチルアンモニウムヒドロキシド水溶液を含むことが好ましい。
【００２５】
さらに本発明においては、前記エッチバックはフッ化水素酸希釈液を用いる湿式エッチングで行われることが好ましい。
【００２６】
さらに本発明においては、前記保護層を除去する段階はレジスト現像液を用いる湿式エッチングで行われることが好ましく、前記レジスト現像液はテトラメチルアンモニウムヒドロキシド水溶液を含むことが好ましい。
【００２７】
さらに本発明においては、前記保護層を除去する段階はフッ化水素酸希釈液を用いる湿式エッチングで行われることが好ましい。
【００２８】
さらに本発明においては、前記上部導電層は、銅よりなることが好ましい。
【００２９】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、本発明の実施例は様々な他の形態に変形でき、本発明の範囲が、後述する実施例により限定されることではない。本発明の実施例は、当業者に本発明をより完全に説明するために提供されるものである。従って、図面における各要素の形状等はより明確な説明を強調するために誇張されたものであり、図面上で同一の符号で表示された要素は同一の要素を意味する。又、ある層が他の層又は半導体基板の「上」にあると記載される場合に、ある層は他の層又は半導体基板に直接接触して存在してもよく、その間にさらに他の層が介在してもよい。
【００３０】
本発明は、半導体基板上に形成された下部導電層上に第１エッチング終了層を形成する段階と、前記第１エッチング終了層上に第１層間絶縁層を形成する段階と、前記第１層間絶縁層上に第２エッチング終了層を形成する段階と、前記第２エッチング終了層上に第２層間絶縁層を形成する段階と、前記第１エッチング終了層をエッチング終了点として前記第２層間絶縁層、前記第２エッチング終了層及び前記第１層間絶縁層を順次にエッチングして前記下部導電層上に配列されるビアホールを形成する段階と、前記ビアホール内に、前記ビアホールの底に結果的に現れる前記第１エッチング終了層の部分を覆って保護する非有機系の低誘電物質層（ＳＯＤ層）よりなる保護層を形成する段階と、前記第２エッチング終了層をエッチング終了点として前記ビアホールに隣接する前記第２層間絶縁層の部分をエッチングして前記ビアホールに連結するトレンチを形成する段階と、前記保護層を除去する段階と、前記ビアホールの底に位置する前記第１エッチング終了層の部分を除去する段階と、前記ビアホール及び前記トレンチを充填し、前記下部導電層に電気的に連結される上部導電層を形成する段階とを含むことを特徴とする半導体素子の連結配線形成方法である。
【００３１】
本発明の特徴は、ビアホールを形成した後に残留したエッチング終了層が、下部導電層又は下部配線を十分に保護できるように、前記残留したエッチング終了層を保護する保護層を導入したことである。このような保護層を導入することによって、層間絶縁層として用いられる低誘電物質に影響を与えることを防止する効果がある。
【００３２】
図６〜１４は本発明の半導体素子の連結配線形成方法を説明するための、基板の概略的な断面図である。以下、これらの図を参照しながら本発明を詳細に説明する。図６は、半導体基板１００上に第１層間絶縁層５１０および第２層間絶縁層５５０を形成する段階を概略的に示したものである。
【００３３】
具体的に説明すれば、半導体基板１００上に、下部絶縁層２００、下部導電層３００、および第１エッチング終了層４１０を形成し、その上に第１層間絶縁層５１０を形成する。この際、第１エッチング終了層４１０は下部導電層３００上を覆うように形成される。下部導電層３００は下部配線でもよく、半導体基板１００の導電領域でもよい。こうした下部導電層３００はケイ素酸化物等よりなる下部絶縁層２００により絶縁される。こうした下部導電層３００は半導体基板１００に形成される動作素子又はトランジスタ素子等と電気的に連結されるように形成され得る。下部導電層３００は様々な種類の金属層で形成されることができ特には限定されないが、好ましくは銅よりなる層である。
【００３４】
こうした下部導電層３００を覆う第１エッチング終了層４１０は、前記の第１層間絶縁層５１０等をパターニングする後続のエッチング工程でエッチング終了点として用いられる。従って第１エッチング終了層４１０は、第１層間絶縁層５１０等を構成する物質と、十分なエッチング選択比を有する物質で形成されることが好ましい。例えば第１層間絶縁層５１０がケイ素酸化物で形成される場合、ケイ素酸化物と優秀なエッチング選択比を有する物質を第１エッチング終了層４１０に用いることが好ましく、例えば、炭化ケイ素又は窒化ケイ素が好ましい。
【００３５】
こうした第１エッチング終了層４１０上に第１層間絶縁層５１０を形成する。こうした第１層間絶縁層５１０は、配線として用いられる導電層を絶縁させる作用がある。こうした第１層間絶縁層５１０は、様々なケイ素酸化物系絶縁物質で形成できるが、ＲＣ遅延等のような半導体素子の高速動作を妨害する要因を克服するためには、低い誘電定数（ｋ）を有する物質（以下、低誘電物質と称する）で形成されることが望ましい。このような低誘電物質としては、例えば炭素がドーピングされたケイ素酸化物が好ましい。
【００３６】
第１層間絶縁層５１０上に第２エッチング終了層４５０を形成し、その上に第２層間絶縁層５５０を形成する。こうした第２エッチング終了層４５０は前記第２層間絶縁層５５０をパターニングする後続のエッチング工程でエッチング終了点として用いられる。従って、第２エッチング終了層４５０は、第２層間絶縁層５５０を形成する物質と優秀なエッチング選択比を有する物質で形成されることが好ましい。例えば第２層間絶縁層５５０がケイ素酸化物で形成される場合、ケイ素酸化物と優秀なエッチング選択比を有する物質を第２エッチング終了層４５０に用いることが好ましく、例えば、炭化ケイ素又は窒化ケイ素が好ましい。
【００３７】
こうした第２エッチング終了層４５０上に第２層間絶縁層５５０を形成する。こうした第２層間絶縁層５５０は第１層間絶縁層５１０と共に配線として用いられる導電層を絶縁させる作用がある。こうした第２層間絶縁層５５０は様々なケイ素酸化物系絶縁物質で形成でき特には限定されないが、ＲＣ遅延のような半導体素子の高速動作を妨害する要因を克服するためには、低誘電物質で形成されることが望ましい。このような低誘電物質としては、例えば炭素がドーピングケイ素酸化物が好ましく用いられる。
【００３８】
図７は下部導電層３００上に配列されるビアホール７１０を形成する段階を概略的に示したものである。
【００３９】
具体的に説明すれば、第２層間絶縁層５５０上に第１エッチングマスク６１０、例えばフォトレジストパターンを形成した後、こうした第１エッチングマスク６１０により露出された第２層間絶縁層５５０の部分をエッチングする。こうしたエッチング工程は、第２層間絶縁層５５０の下部の第２エッチング終了層４５０及び第１層間絶縁層５１０を続けてエッチングした後、第１エッチング終了層４１０をエッチング終了点として終了する。このようにエッチング工程を行うことにより、下部導電層３００上に配列されるビアホール７１０を形成する。
【００４０】
こうしたビアホール７１０を形成するエッチング工程は、ケイ素酸化物をエッチングすることに用いられる乾式エッチング工程で行うことが好ましい。例えば、ＣxＦyＨz（ｘ、ｙ、ｚは任意の整数）系列のガスを含む反応ガスを用いた乾式エッチングによってビアホール７１０を形成することができる。前記ＣxＦyＨzとして具体的には、フルオロメタン、ジフルオロメタン、トリフルオロメタン、フルオロエタン、ジフルオロエタン、トリフルオロエタン、テトラフルオロエタン等、一般的にエッチングに用いられるものが同様に用いられ得る。この際、反応ガスには酸素ガス、窒素ガスまたはアルゴンガス等をさらに含んでいても良い。
【００４１】
この際、下部導電層３００を覆う第１エッチング終了層４１０は、下部導電層３００の上側表面を露出させないように充分な厚さで残留し、後続の工程により下部導電層３００が損傷しないように保護することが好ましい。残留する第１エッチング終了層４１０の厚さは、後続の工程等に依存するため特には限定されない。また、第１エッチング終了層４１０と層間絶縁層５１０、５５０とのエッチング選択比が十分高くない場合、ビアホール７１０を形成するエッチング工程で第１エッチング終了層４１０が一部除去されることが起こり得る。このような場合、第１エッチング終了層４１０は部分的にエッチングされることがあるが、下部導電層を露出していなければよい。
【００４２】
続いて、第１エッチングマスク６１０として用いられたフォトレジストパターンをアッシング等により除去する。
【００４３】
本発明において、前記保護層を形成する段階は、前記第２層間絶縁層上に前記ビアホールを充填する前記保護層を形成する段階と、前記保護層をエッチバックして前記保護層の上側表面が前記第２層間絶縁層の上側表面より低くする段階とを含むことが好ましい。
【００４４】
図８はビアホール７１０を充填する保護層８００を形成する段階を概略的に示したものである。
【００４５】
具体的に説明すれば、ビアホール７１０を充填する保護層８００を、第２層間絶縁層５５０上に形成する。こうした保護層８００は、後続の工程で第１エッチング終了層４１０が除去されて下部導電層３００の上側表面が露出されることを防止する役割を果たす。このような保護層８００は、保護層として機能し得るものであればどのような物質によっても形成されてもよいが、特に、非有機系の低誘電物質層（以下、ＳＯＤ層と称する）で形成されることが好ましい。当該非有機系のＳＯＤ層としては、例えば水素シルセスキオキサン（ＨＳＱ）からなる層が好ましく、なかでもＨＳＱからなる層が好ましい。具体例として、ＨＳＱで保護層８００を形成する場合を説明する。こうしたＨＳＱ層は、ＨＳＱを塗布した後、ソフトベークすることによって形成されることが好ましい。例えば、約２００℃〜４００℃以下の範囲の温度で、塗布されたＨＳＱを約１分〜５分程度ソフトベークする。ソフトベーク以後に約４００℃又はそれ以上の温度でハードベークを追加で行ってもよい。
【００４６】
こうした保護層８００をＨＳＱのような非有機系ＳＯＤで形成することによって、保護層８００をエッチバックする工程等でケイ素酸化物等からなる層間絶縁層５１０、５５０が損傷されることを防止することができる。保護層８００のエッチバックは、後続のエッチング工程で要求されるフォトレジストパターン等のために、保護層８００をビアホール７１０内に限定して存在させるためである。これについては以後詳細に説明する。
【００４７】
このようにして保護層８００として反射防止物質（以下、ＡＲＣ物質）のような有機物質を用いることもできるが、こうしたＡＲＣ物質で保護層８００を形成する場合、様々な問題が発生する恐れがある。例えば、ＡＲＣ物質からなる層（以下、ＡＲＣ層）がパターンの密度に激しく影響を受けてその厚さが不均一になる、という問題が起こりうる。又、こうしたＡＲＣ層の不均一性を改善するために、ＡＲＣ層をエッチバックする工程を行えば、こうしたエッチバック工程は酸素プラズマ等を用いる乾式工程で行うため、それによりケイ素酸化物よりなる層間絶縁層５１０、５５０が損傷を受ける恐れがある。すなわち本発明では、保護層８００は、こうした層間絶縁層５１０、５５０の損傷が防止できることから、非有機系ＳＯＤを含んでなることが好ましい。
【００４８】
図９は保護層８００をビアホール７１０内へエッチバックする段階を概略的に示したものである。
【００４９】
具体的に説明すれば、保護層８００をエッチバックしてビアホール７１０内へ限定して存在させる。これにより、保護層８００の上側表面は第２層間絶縁層５５０の上側表面に比べて低くなる。こうしたエッチバックは、エッチバックが行われる間に第２層間絶縁層５５０等が損傷されることを防止するために、第２層間絶縁層５５０に対して優秀なエッチング選択比を有し得る湿式エッチングで行われることが望ましい。例えば、レジスト現像液を用いる湿式エッチングによってエッチバックすることが好ましい。レジスト現像液としては、ネガティブレジスト用現像液（Ｎｅｇａｔｉｖｅ Ｒｅｓｉｓｔ Ｄｅｖｅｌｏｐｅｒ；以下、ＮＲＤとも称する）が好ましい。なぜならＮＲＤは、選択的に保護層８００として用いられるＨＳＱを良好に除去できるためである。この際、ＮＲＤは、テトラメチルアンモニウムヒドロキシド水溶液を含んでもよく、ここでテトラメチルアンモニウムヒドロキシド水溶液は水溶液総量中、テトラメチルアンモニウムヒドロキシドを約２質量％含有してなることが好ましい。
【００５０】
こうしたＮＲＤ等のレジスト現像液を用いたエッチバックにより保護層８００はビアホール７１０内に限定して存在し、これにより保護層８００の上側表面は第２層間絶縁層５５０の上側表面に比べて低くなる。この際、エッチバックされた保護層８００は比較的一定の厚さに残留され得るという利点がある。エッチバックされた保護層８００の実際プロファイルを図１５に示す。図１５は本発明の連結配線形成方法において、ＮＲＤを用いて保護層８００として用いられたＨＳＱ層をエッチバックした結果を示す走査電子顕微鏡写真である。図１５から分かるように、エッチバックされた保護層８００として用いられたＨＳＱ層は一定の厚さを有している。このようなＨＳＱ層の形状は後続のフォトエッチング工程に有利に作用できる。
【００５１】
一方、こうした保護層８００のエッチバックにフッ化水素酸希釈液を用いることが好ましい。なお本発明においてフッ化水素酸希釈液とは、フッ化水素酸（ＨＦ）水溶液を純水で希釈したものである。ここで用いられるフッ化水素酸水溶液は、半導体製造分野において通常用いられているものであればよく、具体的には約４９％のフッ化水素酸水溶液が使用可能である。フッ化水素酸の希釈率は、エッチング対象物により適宜調節することが好ましい。例えばＨＳＱをエッチングする場合、フッ化水素酸によるＨＳＱのエッチング速度は非常に速いので、ＨＳＱのエッチング速度を好適に制御するために、フッ化水素酸の希釈率を１／５００以上とすることが好ましい。例えば、１／５００に希釈したフッ化水素酸希釈液で、９０秒間エッチングしたＨＳＱの厚さは約４７０Åである一方で、層間絶縁層５１０、５５０として用いられたケイ素酸化物が上記フッ化水素酸希釈液によりエッチングされる量は約１５Å〜３１Åであり得る。従って、フッ化水素酸希釈液は、層間絶縁層５１０、５５０に損傷を与えることなく、保護層８００のエッチバックを行うことができる。
【００５２】
図１０は第２層間絶縁層５５０上に第２エッチングマスク６５０を形成する段階を概略的に示したものである。
【００５３】
具体的に説明すれば、ビアホール７１０が形成された第２層間絶縁層５５０上に第２エッチングマスク６５０、例えばフォトレジストパターンを形成する。こうした第２エッチングマスク６５０が露出する部分の線幅は、第１エッチングマスク６１０が露出する部分の線幅に比べて広いことが望ましい。第２エッチングマスク６５０は、第２層間絶縁層５５０の一部を露出するが、この露出される部分は、ビアホール７１０に隣接するパターニングされた第２層間絶縁層５５０のエッジ部位及び該エッジ部位に隣接する上側表面部分を含む。この際、第２エッチングマスク６５０により露出される部分はビアホール７１０を含むようにする。
【００５４】
図１１は第２エッチングマスク６５０により露出される第２層間絶縁層５５０をエッチングしてトレンチ７５０を形成する段階を概略的に示したものである。
【００５５】
具体的に説明すれば、第２エッチングマスク６５０をマスクとして露出された第２層間絶縁層５５０の部分をエッチングしてビアホール７１０に連結するトレンチ７５０を形成する。第２層間絶縁層５５０をパターニングするエッチング工程は第２エッチング終了層４５０をエッチング終了点として用いることが望ましい。こうしたトレンチ７５０のためのエッチング工程はビアホール７１０が形成された状態で行えるが、保護層８００により第１エッチング終了層４１０が保護されているため、こうしたエッチング工程により第１エッチング終了層４１０が除去されることが防止できる。こうしたエッチング工程により保護層８００は一部除去されうるが、保護層８００により保護されている第１エッチング終了層４１０はこうしたエッチング工程により除去されない。
【００５６】
一方、前記のトレンチ７５０を形成するエッチング工程は、ケイ素酸化物をエッチングするのに用いられる乾式エッチング工程により行うことが好ましい。例えば、ＣxＦyＨz（ｘ、ｙ、ｚは任意の整数）系列のガスを含む反応ガスを用いた乾式エッチングによりビアホール７１０を形成することが好ましい。前記ＣxＦyＨzとしては上記で列挙したものが同様に用いられる。この際、反応ガスには酸素ガス、窒素ガスまたはアルゴンガス等をさらに含んでも良い。
【００５７】
その後、第２エッチングマスク６５０として用いられたフォトレジストパターンを除去する。こうしたフォトレジストパターンはアッシング及びこれによるストリップ等で除去されうる。この際、下部導電層３００は第１エッチング終了層４１０等により充分に保護され、こうしたフォトレジストパターンを除去するアッシング等の工程中に露出されないため、損傷を防止できる。
【００５８】
図１２は残留した保護層８００を除去する段階を概略的に示ものである。
【００５９】
具体的に説明すれば、残留した保護層８００をＨＦを含む水溶液等を用いて除去することができる。例えば、１／５００に希釈されたフッ化水素酸希釈液で、９０秒間、保護層８００として採用されるＨＳＱ層をストリッピングすれば、ＨＳＱ層は約４７０Åの厚さを除去できる。一方で、このような１／５００に希釈されたフッ化水素酸希釈液に対して、層間絶縁層５１０、５５０を構成するケイ素酸化物は、約１５Å〜３１Åしか除去されない。従って、こうした保護層８００を構成するＨＳＱ層を除去する工程により、層間絶縁層５１０、５５０より構成されるビアホール７１０及びトレンチ７５０の側壁が損傷されることを最小化することができる。又、このような１／５００に希釈されたフッ化水素酸希釈液で約９０秒間ストリッピングすると、第１エッチング終了層４１０を構成し得る炭化ケイ素層は、約１３Å除去されるだけなので、こうした保護層８００を除去する工程により第１エッチング終了層４１０がエッチングされることも最小化することができる。
【００６０】
又、こうした保護層８００の除去には上述したＮＲＤのようなレジスト現像液を用いる湿式エッチングを用いることも好ましい。この際、レジスト組成物、特にＮＲＤは、テトラメチルアンモニウムヒドロキシド水溶液を含むことが好ましい。ここで、テトラメチルアンモニウムヒドロキシド水溶液は、水溶液総量中、テトラメチルアンモニウムヒドロキシドを約２質量％含むことが好ましい。レジスト組成物としては、ＮＲＤが好ましい。なぜなら、ＮＤＲは選択的に保護層８００として用いられるＨＳＱを良好に除去できると考えられるためであり、これは図１５により明白である。
【００６１】
図１３はビアホール７１０の底に露出した、第１エッチング終了層４１０の残留した部分を除去する段階を概略的に示したものである。
【００６２】
具体的に説明すれば、ビアホール７１０の底の第１エッチング終了層４１０の残留した部分を除去して、下部導電層３００の上側表面を露出する。こうした第１エッチング終了層４１０の残留した部分のエッチングは、乾式エッチング工程で行うことが好ましい。例えば、ＣxＦyＨz（ｘ、ｙ、ｚは任意の整数）系列のガスを含む反応ガスを用いた乾式エッチングに残留する第１エッチング終了層４１０が除去できる。ここでＣxＦyＨzとしては上述で説明したものと同様のものが用いられる。この際、反応ガスには酸素ガス、窒素ガスまたはアルゴンガス等がさらに含められる。
【００６３】
このようにして露出された下部導電層３００の上側表面は、トレンチ７５０及びビアホール７１０を形成するエッチング工程中、保護されてきたため、損傷されない良好な状態である。
【００６４】
図１４はビアホール７１０及びトレンチ７５０を充填する上部導電層９００を形成する段階を概略的に示したものである。
【００６５】
具体的に説明すれば、第２層間絶縁層５５０上に導電層を形成した後、こうした導電層を平坦化してビアホール７１０及びトレンチ７５０を充填する上部導電層９００を形成する。こうした上部導電層９００は様々な導電物質で形成できるが、銅よりなることが望ましい。上部導電層９００をこのような銅等で形成することによって、下部導電層３００と電気的に連結される配線を形成することができる。この際、下部導電層３００は、本発明の方法により上側表面が良好な状態であるため、上部導電層９００との良好な電気的連結を形成することができる。前述の平坦化は、当業界周知の方法によりなされ、例えばエッチバックやＣＭＰ等のような平坦化方法でが好ましく用いられる。
【００６６】
【発明の効果】
本発明の連結配線形成方法によれば、過剰なエッチング等による下部導電層の損傷を防止し、下部導電層の上部表面が良好な状態に保たれるので、上部導電層と良好な電気的連結を形成することができる。
【図面の簡単な説明】
【図１】 従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図２】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図３】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図４】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図５】従来のデュアルダマシン工程による配線形成方法を説明するための概略的な断面図である。
【図６】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図７】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図８】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図９】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１０】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１１】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１２】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１３】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１４】 本発明の半導体素子の連結配線形成方法を説明するための概略的な断面図である。
【図１５】 本発明の半導体素子の連結配線形成方法において、ＮＲＤを用いて保護層として用いられたＨＳＱ層をエッチバックした結果を示す走査電子顕微鏡写真である。
【符号の説明】
１０、１００：半導体基板、
２０、２００：下部絶縁層、
３０、３００：下部導電層、
４０、４１０：第１エッチング終了層、
４５、６５、４５０：第２エッチング終了層、
４１０：エッチング終了層、
５０、５１０：第１層間絶縁層、
５５、５５０：第２層間絶縁層、
６０、６１０：第１エッチングマスク、
６５０：第２エッチングマスク、
７１、７１０：ビアホール、
７５、７５０：トレンチ、
８００：保護層、
８０、９００：上部導電層。
Claims (17)
- 半導体基板上に形成された下部導電層上に第１エッチング終了層を形成する段階と、
前記第１エッチング終了層上に第１層間絶縁層を形成する段階と、
前記第１層間絶縁層上に第２エッチング終了層を形成する段階と、
前記第２エッチング終了層上に第２層間絶縁層を形成する段階と、
前記第１エッチング終了層をエッチング終了点として前記第２層間絶縁層、前記第２エッチング終了層及び前記第１層間絶縁層を順次にエッチングして前記下部導電層上に配列されるビアホールを形成する段階と、
前記ビアホール内に、前記ビアホールの底に結果的に現れる前記第１エッチング終了層の部分を覆って保護する非有機系の低誘電物質層（ＳＯＤ層）よりなる保護層を形成する段階と、
前記第２エッチング終了層をエッチング終了点として前記ビアホールに隣接する前記第２層間絶縁層の部分をエッチングして前記ビアホールに連結するトレンチを形成する段階と、
前記保護層を除去する段階と、
前記ビアホールの底に位置する前記第１エッチング終了層の部分を除去する段階と、
前記ビアホール及び前記トレンチを充填し、前記下部導電層に電気的に連結される上部導電層を形成する段階と、
を含むことを特徴とする半導体素子の連結配線形成方法。 - 前記下部導電層は銅よりなる、請求項１に記載の連結配線形成方法。
- 前記第１エッチング終了層は窒化ケイ素又は炭化ケイ素よりなる、請求項１または２に記載の連結配線形成方法。
- 前記第１層間絶縁層は低誘電物質よりなる、請求項１〜３のいずれか一項に記載の連結配線形成方法。
- 前記低誘電物質は炭素がドーピングされたケイ素酸化物よりなる、請求項４に記載の連結配線形成方法。
- 前記第２エッチング終了層は窒化ケイ素又は炭化ケイ素よりなる、請求項１〜５のいずれか一項に記載の連結配線形成方法。
- 前記第２層間絶縁層は低誘電物質よりなる、請求項１〜６のいずれか一項に記載の連結配線形成方法。
- 前記低誘電物質は炭素がドーピングされたケイ素酸化物である、請求項７に記載の連結配線形成方法。
- 前記非有機系のＳＯＤ層は水素シルセスキオキサンよりなる、請求項１〜８のいずれか一項に記載の連結配線形成方法。
- 前記保護層を形成する段階は、
前記第２層間絶縁層上に前記ビアホールを充填する前記保護層を形成する段階と、
前記保護層をエッチバックして、前記保護層の上側表面を前記第２層間絶縁層の上側表面より低くする段階と、
を含む、請求項１〜９のいずれか一項に記載の連結配線形成方法。 - 前記エッチバックはレジスト現像液を用いる湿式エッチングでなされる、請求項１０に記載の連結配線形成方法。
- 前記レジスト現像液はテトラメチルアンモニウムヒドロキシド水溶液を含む、請求項１１に記載の連結配線形成方法。
- 前記エッチバックはフッ化水素酸希釈液を用いる湿式エッチングで行われる、請求項１０に記載の連結配線形成方法。
- 前記保護層を除去する段階はレジスト現像液を用いる湿式エッチングで行われる、請求項１〜１３のいずれか一項に記載の連結配線形成方法。
- 前記レジスト現像液はテトラメチルアンモニウムヒドロキシド水溶液を含む、請求項１４に記載の連結配線形成方法。
- 前記保護層を除去する段階はフッ化水素酸希釈液を用いる湿式エッチングで行われる、請求項１〜１３のいずれか一項に記載の連結配線形成方法。
- 前記上部導電層は、銅よりなる、請求項１〜１６のいずれか一項に記載の連結配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0025573A KR100416596B1 (ko) | 2001-05-10 | 2001-05-10 | 반도체 소자의 연결 배선 형성 방법 |
| KR2001-025573 | 2001-05-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353310A JP2002353310A (ja) | 2002-12-06 |
| JP3830419B2 true JP3830419B2 (ja) | 2006-10-04 |
Family
ID=19709305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002135872A Expired - Fee Related JP3830419B2 (ja) | 2001-05-10 | 2002-05-10 | 半導体素子の連結配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6828229B2 (ja) |
| JP (1) | JP3830419B2 (ja) |
| KR (1) | KR100416596B1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4606713B2 (ja) | 2002-10-17 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN100352036C (zh) * | 2002-10-17 | 2007-11-28 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| US6833320B2 (en) * | 2002-11-04 | 2004-12-21 | Intel Corporation | Removing sacrificial material by thermal decomposition |
| US6917108B2 (en) * | 2002-11-14 | 2005-07-12 | International Business Machines Corporation | Reliable low-k interconnect structure with hybrid dielectric |
| KR100459733B1 (ko) * | 2002-12-30 | 2004-12-03 | 삼성전자주식회사 | 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법 |
| JP4454242B2 (ja) | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US7309448B2 (en) * | 2003-08-08 | 2007-12-18 | Applied Materials, Inc. | Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material |
| US6916697B2 (en) * | 2003-10-08 | 2005-07-12 | Lam Research Corporation | Etch back process using nitrous oxide |
| KR101189397B1 (ko) * | 2003-10-15 | 2012-10-11 | 브레우어 사이언스 인코포레이션 | 비아-퍼스트 듀얼 다마신 적용예에서 사용되는 현상제에 용해성인 물질 및 상기 물질 사용 방법 |
| US7138707B1 (en) * | 2003-10-21 | 2006-11-21 | Amkor Technology, Inc. | Semiconductor package including leads and conductive posts for providing increased functionality |
| KR100529673B1 (ko) * | 2003-12-24 | 2005-11-17 | 동부아남반도체 주식회사 | 듀얼-다마신 패턴을 이용한 반도체 소자의 제조 방법 |
| KR100593737B1 (ko) | 2004-01-28 | 2006-06-28 | 삼성전자주식회사 | 반도체 소자의 배선 방법 및 배선 구조체 |
| KR100621541B1 (ko) | 2004-02-06 | 2006-09-14 | 삼성전자주식회사 | 듀얼다마신 배선 형성방법 및 듀얼다마신 공정에서 보호막제거용 식각액 |
| KR100655774B1 (ko) * | 2004-10-14 | 2006-12-11 | 삼성전자주식회사 | 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| US7575984B2 (en) * | 2006-05-31 | 2009-08-18 | Sandisk 3D Llc | Conductive hard mask to protect patterned features during trench etch |
| KR100745091B1 (ko) * | 2006-09-18 | 2007-08-01 | 윤주철 | 도자기 첨장기법 |
| KR100965031B1 (ko) | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 |
| KR100950760B1 (ko) * | 2008-04-23 | 2010-04-05 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| JP2010003894A (ja) * | 2008-06-20 | 2010-01-07 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| CN102024746A (zh) * | 2009-09-09 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 用于铜互连布线制造工艺的方法 |
| KR20130026119A (ko) * | 2011-09-05 | 2013-03-13 | 에스케이하이닉스 주식회사 | 패드리스 구조를 갖는 반도체 장치 및 그 제조방법 |
| US9437606B2 (en) * | 2013-07-02 | 2016-09-06 | Sandisk Technologies Llc | Method of making a three-dimensional memory array with etch stop |
| US9548313B2 (en) * | 2014-05-30 | 2017-01-17 | Sandisk Technologies Llc | Method of making a monolithic three dimensional NAND string using a select gate etch stop layer |
| US9666590B2 (en) | 2014-09-24 | 2017-05-30 | Sandisk Technologies Llc | High stack 3D memory and method of making |
| US9230979B1 (en) | 2014-10-31 | 2016-01-05 | Sandisk Technologies Inc. | High dielectric constant etch stop layer for a memory structure |
| US9530788B2 (en) | 2015-03-17 | 2016-12-27 | Sandisk Technologies Llc | Metallic etch stop layer in a three-dimensional memory structure |
| US9799671B2 (en) | 2015-04-07 | 2017-10-24 | Sandisk Technologies Llc | Three-dimensional integration schemes for reducing fluorine-induced electrical shorts |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
| KR102344320B1 (ko) * | 2017-08-11 | 2021-12-28 | 삼성전자주식회사 | 더미 콘택을 갖는 반도체 소자 |
| US10910216B2 (en) | 2017-11-28 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low-k dielectric and processes for forming same |
| CN111524855B (zh) * | 2019-02-02 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11056404B1 (en) * | 2019-12-18 | 2021-07-06 | Applied Materials Israel Ltd. | Evaluating a hole formed in an intermediate product |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
| US6432846B1 (en) * | 1999-02-02 | 2002-08-13 | Asm Japan K.K. | Silicone polymer insulation film on semiconductor substrate and method for forming the film |
| TW437017B (en) * | 1998-02-05 | 2001-05-28 | Asm Japan Kk | Silicone polymer insulation film on semiconductor substrate and method for formation thereof |
| US6514880B2 (en) * | 1998-02-05 | 2003-02-04 | Asm Japan K.K. | Siloxan polymer film on semiconductor substrate and method for forming same |
| US6383955B1 (en) * | 1998-02-05 | 2002-05-07 | Asm Japan K.K. | Silicone polymer insulation film on semiconductor substrate and method for forming the film |
| TW410455B (en) * | 1998-02-16 | 2000-11-01 | United Microelectronics Corp | Forming method for dual damascene structure |
| US6093966A (en) * | 1998-03-20 | 2000-07-25 | Motorola, Inc. | Semiconductor device with a copper barrier layer and formation thereof |
| US6221759B1 (en) * | 1998-06-19 | 2001-04-24 | Philips Electronics North America Corp. | Method for forming aligned vias under trenches in a dual damascene process |
| US6319815B1 (en) * | 1998-10-21 | 2001-11-20 | Tokyo Ohka Kogyo Co., Ltd. | Electric wiring forming method with use of embedding material |
| JP2000150644A (ja) * | 1998-11-10 | 2000-05-30 | Mitsubishi Electric Corp | 半導体デバイスの製造方法 |
| US6461955B1 (en) * | 1999-04-29 | 2002-10-08 | Texas Instruments Incorporated | Yield improvement of dual damascene fabrication through oxide filling |
| US6391761B1 (en) * | 1999-09-20 | 2002-05-21 | Taiwan Semiconductor Manufacturing Company | Method to form dual damascene structures using a linear passivation |
| US6323121B1 (en) * | 2000-05-12 | 2001-11-27 | Taiwan Semiconductor Manufacturing Company | Fully dry post-via-etch cleaning method for a damascene process |
| JP4377040B2 (ja) * | 2000-07-24 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体の製造方法 |
| US6465358B1 (en) * | 2000-10-06 | 2002-10-15 | Intel Corporation | Post etch clean sequence for making a semiconductor device |
| US6458705B1 (en) * | 2001-06-06 | 2002-10-01 | United Microelectronics Corp. | Method for forming via-first dual damascene interconnect structure |
| US6509267B1 (en) * | 2001-06-20 | 2003-01-21 | Advanced Micro Devices, Inc. | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer |
-
2001
- 2001-05-10 KR KR10-2001-0025573A patent/KR100416596B1/ko active IP Right Grant
-
2002
- 2002-02-22 US US10/081,661 patent/US6828229B2/en not_active Expired - Lifetime
- 2002-05-10 JP JP2002135872A patent/JP3830419B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100416596B1 (ko) | 2004-02-05 |
| US6828229B2 (en) | 2004-12-07 |
| US20020168849A1 (en) | 2002-11-14 |
| JP2002353310A (ja) | 2002-12-06 |
| KR20020085722A (ko) | 2002-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830419B2 (ja) | 半導体素子の連結配線形成方法 | |
| US5885883A (en) | Methods of forming trench-based isolation regions with reduced susceptibility to edge defects | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US6368979B1 (en) | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure | |
| JP4012381B2 (ja) | 導電層の剥離を抑制できる半導体素子及びその製造方法 | |
| US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| KR100555512B1 (ko) | 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 | |
| JP3386438B2 (ja) | 二次元波形構造の製造方法 | |
| KR100614655B1 (ko) | 반도체 장치의 소자분리막을 형성하는 방법 | |
| JP2003197775A (ja) | 半導体素子の製造方法 | |
| KR100562301B1 (ko) | 트랜지스터의 게이트 구조 및 그 제조 방법 | |
| US20020115249A1 (en) | Method for manufacturing gate spacer for self-aligned contact | |
| KR100275136B1 (ko) | 반도체장치의 폴리실리콘 플러그패드 형성 방법 | |
| KR100553517B1 (ko) | 반도체 메모리 소자의 콘택 플러그 형성 방법 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| JP3469616B2 (ja) | 半導体装置製造方法 | |
| KR100597090B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100844935B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100365557B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100981511B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100537185B1 (ko) | 반도체소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3830419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |