KR100977975B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100977975B1
KR100977975B1 KR1020080048987A KR20080048987A KR100977975B1 KR 100977975 B1 KR100977975 B1 KR 100977975B1 KR 1020080048987 A KR1020080048987 A KR 1020080048987A KR 20080048987 A KR20080048987 A KR 20080048987A KR 100977975 B1 KR100977975 B1 KR 100977975B1
Authority
KR
South Korea
Prior art keywords
insulating film
contact plug
forming
damascene pattern
conductive material
Prior art date
Application number
KR1020080048987A
Other languages
English (en)
Other versions
KR20090123091A (ko
Inventor
조직호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080048987A priority Critical patent/KR100977975B1/ko
Publication of KR20090123091A publication Critical patent/KR20090123091A/ko
Application granted granted Critical
Publication of KR100977975B1 publication Critical patent/KR100977975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 절연막 상부에 도전성 물질의 잔여물이 남더라도 콘택 플러그 간 브릿지가 발생하는 현상을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 제1 다마신 패턴이 형성된 제1 절연막을 포함하는 반도체 기판이 제공되는 단계, 제1 다마신 패턴의 내부가 매립되도록 제1 다마신 패턴을 포함하는 제1 절연막 상에 도전성 물질을 형성하는 단계, 제1 절연막 상에 형성된 도전성 물질을 제거하여 제1 절연막 상에 도전성 물질의 잔여물을 남기고 제1 다마신 패턴의 내부에 콘택 플러그를 형성하는 단계, 제1 절연막 상에 남은 잔여물을 모두 산화시켜 콘택 플러그를 포함한 제1 절연막의 표면에 산화막을 형성하는 단계, 산화막 상에 제2 절연막을 형성하는 단계, 콘택 플러그 상부에 형성된 제2 절연막 및 산화막을 식각하여 콘택 플러그를 노출시키는 제2 다마신 패턴을 형성하는 단계, 및 제2 다마신 패턴 내부에 상부 도전성 패턴을 형성하는 단계를 포함한다.
다마신 패턴, 콘택 플러그, 브릿지, 도전성 잔여물, 산화

Description

반도체 소자의 제조방법{Manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 절연막 상부에 도전성 물질의 잔여물이 남더라도 콘택 플러그 간 브릿지가 발생하는 현상을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자는 다수의 트랜지스터들을 포함하고 있으며, 이러한 트랜지스터들은 반도체 기판에 형성된 접합 영역과 접속되는 금속배선을 통하여 전압을 인가받아 동작한다. 금속 배선은 접합 영역에 연결된 콘택 플러그를 통해 접합 영역에 접속된다. 콘택 플러그는 접합 영역을 노출시키도록 절연막을 식각하여 형성된 콘택홀의 내부에 형성된다.
콘택 플러그가 형성될 영역을 정의하는 콘택홀은 반도체 소자가 고집적화됨에 따라 그 크기가 감소하고 있으며 콘택홀 사이의 간격도 가까워지고 있는 추세이다. 콘택홀의 크기가 감소함에 따라 콘택홀의 종횡비가 증가하여 콘택홀 상부 및 콘택홀 하부의 임계 선폭을 동시에 확보하기 어려워졌다. 다시 말해서 반도체 소 자가 고집적화됨에 따라 콘택홀 상부의 선폭을 확보하게 되면 콘택홀 하부의 임계 선폭을 확보할 수 없는 문제가 발생한다. 이러한 문제점을 해결하기 위해 식각 정도를 조절하여 콘택홀을 형성하게 되면 절연막 중간 깊이의 측벽이 과도하게 식각되는 보잉(bowing) 현상이 발생한다. 보잉 현상에 의해 콘택홀 상부는 오버행(overhang)구조로 형성된다. 이 후, 오버행 구조의 콘택홀에는 콘택 플러그가 형성된다. 콘택 플러그는 오버행 구조의 콘택홀 내부를 도전성 물질로 매립한 후 화학적 기계적 연마(Chemical Mechanical Polishing : 이하, "CMP"라 함) 방법으로 콘택홀 내부에만 도전성 물질을 남기는 일련의 공정을 통해 형성된다. 그러나 오버행 구조 때문에 콘택홀 내부를 도전성 물질로 매립하는 과정에서 심(seam)이 발생하게 된다. 이러한 심은 후속 CMP공정에서 이용되는 슬러리에 포함된 H2O2의 침투경로 역할을 하여 콘택홀 내부에 형성된 도전성 물질의 일부 또는 모두를 제거시키는 문제를 야기한다. 이와 같이 콘택홀 내부에 형성된 도전성 물질의 일부 또는 모두가 제거되면 콘택 플러그가 비정상적으로 형성되거나 콘택 플러그가 형성되지 않으므로 금속 배선과 접합 영역의 전기적인 접속이 어려워 반도체 소자의 동작이 불가능해진다. 이러한 문제점을 해결하기 위해 도전성 물질을 식각하는 물질인 H2O2의 농도를 낮추는 방안이 제시된 바 있으나, 이 경우 콘택홀 이외의 절연막 상에 도전성 물질이 남아 콘택 플러그간 전기적 분리가 이루어지지 않고 브릿지(bridge)가 발생하는 문제가 있다.
상술한 문제는 콘택홀 내부에 콘택 플러그를 형성하는 경우에 한정되는 것이 아니라, 절연막에 다마신 패턴을 형성한 후 다마신 패턴 내부에만 도전성 물질을 형성하는 공지의 어떠한 구조에서도 발생할 수 있다.
본 발명은 절연막 상부에 도전성 물질의 잔여물이 남더라도 콘택 플러그 간 브릿지가 발생하는 현상을 방지할 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 다마신 패턴이 형성된 제1 절연막을 포함하는 반도체 기판이 제공되는 단계, 다마신 패턴의 내부가 매립되도록 다마신 패턴을 포함하는 절연막 상에 도전성 물질을 형성하는 단계, 절연막 상에 형성된 도전성 물질을 제거하여 절연막 상에 도전성 물질의 잔여물을 남기고 다마신 패턴의 내부에 콘택 플러그를 형성하는 단계, 절연막 상에 남은 잔여물을 모두 산화시켜 콘택 플러그를 포함한 절연막의 표면에 산화막을 형성하는 단계, 및 콘택 플러그 상에 형성된 산화막을 제거하여 콘택 플러그를 노출시키는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 제조방법은 제1 다마신 패턴이 형성된 제1 절연막을 포함하는 반도체 기판이 제공되는 단계, 제1 다마신 패턴의 내부가 매립되도록 제1 다마신 패턴을 포함하는 제1 절연막 상에 도전성 물질을 형성하는 단계, 제1 절연막 상에 형성된 도전성 물질을 제거하여 제1 절연막 상에 도전성 물질의 잔여물을 남기고 제1 다마신 패턴의 내부에 콘택 플러그를 형성하는 단계, 제1 절연막 상에 남은 잔여물을 모두 산화시켜 콘택 플러그를 포함한 제1 절 연막의 표면에 산화막을 형성하는 단계, 산화막 상에 제2 절연막을 형성하는 단계, 콘택 플러그 상부에 형성된 제2 절연막 및 산화막을 식각하여 콘택 플러그를 노출시키는 제2 다마신 패턴을 형성하는 단계, 및 제2 다마신 패턴 내부에 상부 도전성 패턴을 형성하는 단계를 포함한다.
콘택 플러그를 형성하는 단계는 화학적 기계적 연마 공정을 이용하여 실시된다.
산화막을 형성하는 단계는 열산화 또는 O2 플라즈마를 이용한 방법으로 실시된다.
콘택 플러그를 형성하는 단계에서 도전성 물질을 제거하는 식각 물질의 농도는 0.1% 내지 1%인 것이 바람직하다.
도전성 물질은 금속을 포함한다.
식각 물질로 H2O2를 이용한다.
상기 금속은 텅스텐을 포함한다.
산화막을 형성하는 단계에서 콘택 플러그 상부에 형성되는 산화막은 절연막의 표면으로부터 20Å이내의 두께로 제어된다.
본 발명은 절연막 상부에 도전성 물질의 잔여물이 남더라도 후속 산화공정을 통해 이를 산화시킨 후 제거함으로써 도전성 물질의 잔여물에 의해 콘택 플러그 간 브릿지가 발생하는 현상을 방지할 수 있다.
본 발명은 절연막 상부에 도전성 물질의 잔여물이 남더라도 콘택 플러그간 브릿지를 방지할 수 있으므로 도전성 물질을 식각하기 위한 식각 물질의 농도를 낮출 수 있어 다마신 패턴 내부의 콘택 플러그가 제거되는 현상을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 제조방법을 단계적으로 나타내는 단면도들이다.
도 1a를 참조하면, 반도체 기판(101)상에 다수의 제1 다마신 패턴(104)을 포함하는 제1 절연막(103)을 형성한다.
제1 절연막(103)은 게이트 패턴(미도시)등 적어도 어느 하나의 하부 도전성 패턴이 형성된 반도체 기판(101)상에 형성되어 하부 도전성 패턴을 전기적으로 격리시키기 위해 형성되는 것이다. 플래시 소자의 경우, 게이트 패턴은 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 것일 수 있다.
제1 다마신 패턴(104)은 게이트 패턴 양측의 반도체 기판(101)에 미리 형성 된 접합영역을 노출시키거나, 반도체 기판(101)에 미리 형성된 하부 도전성 패턴을 노출시키기 위해 형성되는 것이다. 이러한 제1 다마신 패턴(104)은 제1 절연막(103) 형성한 후 제1 절연막(103) 상에 형성된 하드 마스크 패턴(미도시)을 식각 마스크로 사용하여 접합 영역 또는 하부 도전성 패턴 상부에 형성된 제1 절연막(103)을 식각함으로써 형성된다. 제1 절연막(103)은 산화막을 이용하여 형성될 수 있다. 하드 마스크 패턴은 제1 절연막(103)을 식각하는 과정에서 제거되거나, 별도의 식각 공정을 통해 제거될 수 있다. 상술한 공정을 통해 제1 절연막(103)에 형성된 제1 다마신 패턴(104)은 콘택 플러그가 형성될 영역을 정의한다. 콘택 플러그는 후속 공정에서 제1 절연막(103) 상부에 형성되는 상부 도전성 패턴과 접합 영역(101a) 또는 상부 도전성 패턴과 하부 도전성 패턴을 전기적으로 연결하기 위한 것이다.
도 1b를 참조하면, 제1 다마신 패턴(104) 형성 후 발생한 잔여물을 제거하기 위한 세정 공정을 실시하고 제1 다마신 패턴(104)의 내부가 매립되도록 제1 절연막(103) 상에 제1 도전성 물질(107)을 형성한다. 제1 도전성 물질(107)을 형성하기 이전에 제1 다마신 패턴(104)의 표면을 포함한 제1 절연막(103)의 표면에는 베리어 메탈(105)이 더 형성될 수 있다.
베리어 메탈(105)은 후속 형성되는 제1 도전성 물질(107)의 접착 특성을 향상시키기 위해 형성된다. 이러한 베리어 메탈(105)은 Ti 및 TiN의 이중층으로 형성될 수 있다. Ti 및 TiN은 인-시튜(in-situ) 방법으로 형성될 수 있다.
제1 도전성 물질(107)은 제1 다마신 패턴(104)을 통해 노출된 접합 영역 또 는 하부 도전성 패턴에 연결되도록 형성되며, 후속 공정에서 제1 다마신 패턴(104) 내부에 남아 콘택 플러그가 될 부분이다. 이러한 제1 도전성 물질(107)은 콘택 플러그의 저항을 낮추기 위해 텅스텐(W)등의 금속으로 형성되는 것이 바람직하다. 제1 도전성 물질(107)은 CVD(Chemical Vapor Deposition)방법으로 형성될 수 있다.
도 1c를 참조하면, 제1 절연막(103) 상에 형성된 제1 도전성 물질을 제거하여 제1 다마신 패턴(104)의 내부에 콘택 플러그(107a)를 형성한다. 콘택 플러그(107a)를 형성하기 위한 공정은 화학적 기계적 연마(Chemical Mechanical Polishing : 이하, "CMP"라 함) 공정을 실시함으로써 형성될 수 있다. 이 때, 제1 도전성 물질이 제1 다마신 패턴(104) 내부에서 제거되는 현상을 방지하기 위해 CMP에서 이용하는 슬러리(slurry)에 포함된 식각 물질의 농도를 0.1% 내지 1%로 낮추어야 한다. 보다 상세히 설명하면, 제1 도전성 물질이 텅스텐 등의 금속 물질인 경우 제1 도전성 물질을 식각하는 물질로 H2O2가 이용된다. H2O2는 제1 다마신 패턴(104) 내부에 형성된 콘택 플러그(107a)가 제거되지 않도록 하기 위해서 0.1% 내지 1%의 농도인 것이 바람직하다.
이와 같이 저농도의 식각 물질을 포함하는 슬러리를 이용하여 CMP공정을 실시하면, 제1 다마신 패턴(104) 내부에서 제1 도전성 물질이 제거되는 현상을 개선할 수 있다. 그리고 저농도의 식각 물질을 포함하는 슬러리를 이용하여 CMP공정을 실시하면, 제1 절연막(103)의 상부에 제1 도전성 물질의 식각 잔여물(109)이 제거되지 않고 남게 된다. 이러한 식각 잔여물(109)에 의해 이웃하는 제1 다마신 패 턴(104) 내부에 형성된 콘택 플러그(107a)간에 절연이 제대로 이루어지지 않아 브릿지(bridge)가 발생할 수 있다.
도 1d를 참조하면, 도 1c에서 상술한 식각 잔여물(109)을 모두 산화시켜 제1 절연막(103) 상에 산화막(111)을 형성한다.
식각 잔여물(109)을 모두 산화시키는 단계에서 노출된 콘택 플러그(107a)의 표면 또한 산화될 수 있다. 산화막(111) 형성시 콘택 플러그(107a)의 표면에 형성되는 산화막(111)은 콘택 플러그(107a)의 저항이 낮아지지 않도록 상기 제1 절연막(103)의 표면으로부터 20Å이내로 제어되는 것이 바람직하다. 이러한 산화막(111) 형성 공정을 통해 이웃하는 제1 다마신 패턴(104) 내부에 형성된 콘택 플러그(107a) 간의 브릿지를 유발하는 식각 잔여물(109)이 산화되므로 콘택 플러그(107a)간 브릿지 현상을 방지할 수 있다.
식각 잔여물(109)을 모두 산화시키는 단계는 HDP(High Density Plasma) 방식으로 산화막을 형성하는 과정에서 사용되는 열산화(pre-O2 heating) 방법을 통해 실시될 수 있다. 또한 식각 잔여물(109)을 모두 산화시키는 단계는 O2 플라즈마 처리 방법을 통해 실시될 수 있다.
도 1e를 참조하면, 산화막(111) 상에 제2 절연막(115)을 형성한다. 제2 절연막(115)은 산화막을 포함할 수 있다. 또한 제2 절연막(115)을 형성하기 전 산화막(111)과 제2 절연막(115) 사이에는 질화막을 포함하는 식각 정지막(113)이 더 형성될 수 있다.
도 1f를 참조하면, 콘택 플러그(107a) 상부에 형성된 제2 절연막(115) 및 식각 정지막(113)을 식각하여 콘택 플러그(107a)의 표면을 노출시키는 제2 다마신 패턴(117)을 형성한다. 이 때, 제2 절연막(115) 및 식각 정지막(113)을 과도 식각하여 콘택 플러그(107a) 상부에 형성된 산화막(111)이 식각될 수 있도록 한다. 이러한 식각 공정의 결과 제2 다마신 패턴(117)은 제2 절연막(115), 식각 정지막(113) 및 산화막(111)을 관통하여 콘택 플러그(107a)의 표면이 노출된다.
제2 다마신 패턴(117)은 제2 절연막(115) 상에 형성된 하드 마스크 패턴(미도시)을 식각 마스크로 사용하여 식각 공정을 진행함으로써 형성된다. 하드 마스크 패턴은 제2 다마신 패턴(117)을 형성하기 위한 식각 공정 진행시 제거되거나, 제2 다마신 패턴(117) 형성 후 별도의 식각 공정을 통해 제거될 수 있다.
도 1g를 참조하면, 제2 다마신 패턴(117) 내부를 제2 도전성 물질(119)로 채워 콘택 플러그(107a)에 연결된 상부 도전성 패턴(119)을 형성한다. 여기서 상부 도전성 패턴(119)은 반도체 소자의 비트 라인일 수 있다.
상부 도전성 패턴(119) 또한 도 1b 내지 도 1d에서 상술한 콘택 플러그(107a) 형성방법과 동일한 방법으로 형성될 수 있다.
본 발명에서는 콘택 플러그 상부에 형성되는 산화막을 후속 공정에서 형성되는 제2 다마신 패턴 형성하는 과정에서 제거되는 경우를 예로 들었으나, 산화막은 산화막 형성 직후 별도로 진행되는 식각 공정을 통해 제거될 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 제조방법을 단계적으로 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 103 : 제1 절연막
104 : 제1 다마신 패턴 105 : 베리어 메탈
107 : 제1 도전성 물질 107a : 콘택 플러그
109 : 잔여물 111 : 산화막
113 : 식각 정지막 115 : 제2 절연막
117 : 제2 다마신 패턴 119 : 상부 도전성 패턴

Claims (9)

  1. 삭제
  2. 제1 다마신 패턴이 형성된 제1 절연막을 포함하는 반도체 기판이 제공되는 단계;
    상기 제1 다마신 패턴의 내부가 매립되도록 상기 다마신 패턴을 포함하는 상기 제1 절연막 상에 도전성 물질을 형성하는 단계;
    상기 제1 절연막 상에 형성된 상기 도전성 물질을 제거하여 상기 제1 절연막 상에 상기 도전성 물질의 잔여물을 남기고 상기 제1 다마신 패턴의 내부에 콘택 플러그를 형성하는 단계;
    상기 제1 절연막 상에 남은 잔여물을 모두 산화시켜 상기 콘택 플러그를 포함한 상기 제1 절연막의 표면에 산화막을 형성하는 단계;
    상기 산화막 상에 제2 절연막을 형성하는 단계;
    상기 콘택 플러그 상부에 형성된 상기 제2 절연막 및 상기 산화막을 식각하여 상기 콘택 플러그를 노출시키는 제2 다마신 패턴을 형성하는 단계; 및
    상기 제2 다마신 패턴 내부에 상부 도전성 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 콘택 플러그를 형성하는 단계는 화학적 기계적 연마 공정을 이용하여 실시되는 반도체 소자의 제조방법.
  4. 제 2 항에 있어서,
    상기 산화막을 형성하는 단계는 열산화 또는 O2 플라즈마를 이용한 방법으로 실시되는 반도체 소자의 제조방법.
  5. 제 2 항에 있어서,
    상기 콘택 플러그를 형성하는 단계에서 상기 도전성 물질을 제거하는 식각 물질의 농도는 0.1% 내지 1%인 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 도전성 물질은 금속을 포함하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 식각 물질로 H2O2를 이용하는 반도체 소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 금속은 텅스텐을 포함하는 반도체 소자의 제조방법.
  9. 제 2 항에 있어서,
    상기 산화막을 형성하는 단계에서 상기 콘택 플러그 상부에 형성되는 상기 산화막은 상기 절연막의 표면으로부터 20Å이내의 두께로 제어되는 반도체 소자의 제조방법.
KR1020080048987A 2008-05-27 2008-05-27 반도체 소자의 제조방법 KR100977975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048987A KR100977975B1 (ko) 2008-05-27 2008-05-27 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048987A KR100977975B1 (ko) 2008-05-27 2008-05-27 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20090123091A KR20090123091A (ko) 2009-12-02
KR100977975B1 true KR100977975B1 (ko) 2010-08-24

Family

ID=41685380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048987A KR100977975B1 (ko) 2008-05-27 2008-05-27 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100977975B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044891A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 알루미늄 금속 배선 형성 방법
KR20050022292A (ko) * 2003-08-27 2005-03-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044891A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 알루미늄 금속 배선 형성 방법
KR20050022292A (ko) * 2003-08-27 2005-03-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR20090123091A (ko) 2009-12-02

Similar Documents

Publication Publication Date Title
KR101003496B1 (ko) 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법
JP2005175420A (ja) Ｎａｎｄフラッシュ素子の製造方法
KR20000048294A (ko) 듀얼 다마신 배선의 형성방법
KR100941865B1 (ko) 반도체 소자의 제조방법
KR100580118B1 (ko) 반도체 소자의 게이트 전극 패턴 형성방법
KR100977975B1 (ko) 반도체 소자의 제조방법
KR100483845B1 (ko) 듀얼 다마신 구조의 금속배선 형성 방법
JP3898669B2 (ja) 半導体装置の製造方法
KR20100013948A (ko) 반도체 소자 및 그 제조 방법
KR20090078109A (ko) 반도체 소자의 제조 방법
KR20090080281A (ko) 반도체 소자의 제조 방법
KR20100074654A (ko) 플래시 소자의 형성 방법
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100965219B1 (ko) 고전압 반도체 소자 제조 방법
KR20080000269A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20040080599A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
KR100558049B1 (ko) 전력 소자의 금속 배선 형성 방법
KR20110001586A (ko) 반도체 소자의 패턴 형성방법
KR20080095654A (ko) 반도체 소자의 금속배선 형성 방법
KR20100011478A (ko) 반도체 소자의 도전성 패턴 및 그 형성방법
KR20050024853A (ko) 플래쉬 메모리 소자의 금속배선 형성방법
KR20100025715A (ko) 반도체 소자의 게이트 패턴 형성방법
KR20020049373A (ko) 반도체 소자의 제조방법
KR20060135242A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee