KR20000044891A - 반도체 소자의 알루미늄 금속 배선 형성 방법 - Google Patents

반도체 소자의 알루미늄 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20000044891A
KR20000044891A KR1019980061394A KR19980061394A KR20000044891A KR 20000044891 A KR20000044891 A KR 20000044891A KR 1019980061394 A KR1019980061394 A KR 1019980061394A KR 19980061394 A KR19980061394 A KR 19980061394A KR 20000044891 A KR20000044891 A KR 20000044891A
Authority
KR
South Korea
Prior art keywords
aluminum
forming
metal wiring
semiconductor device
layer
Prior art date
Application number
KR1019980061394A
Other languages
English (en)
Inventor
김형준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061394A priority Critical patent/KR20000044891A/ko
Publication of KR20000044891A publication Critical patent/KR20000044891A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 알루미늄 금속 배선 형성 방법에 관한 것으로, 다마신(damascene) 공정과 화학 기계적 연마(CMP) 공정을 적용하여 알루미늄 금속 배선을 형성함에 있어, 다마신 패턴이 매립되도록 알루미늄층을 형성한 후에 실시되는 화학 기계적 연마 공정에서 버핑(buffing) 공정 시에 알루미늄층 표면에 알루미늄의 부동태 피막(passivation film)을 형성시킨 후 연마 공정을 진행하거나, 슬러리(slurry)의 화학적 작용에 의해 알루미늄층 표면에 알루미늄의 부동태 피막을 형성시키면서 연마 공정을 진행하므로써, 알루미늄보다 경도가 높은 알루미늄의 부동태 피막에 의해 알루미늄층 위의 스크래치(scratch)를 감소시킬 수 있어, 알루미늄 금속 배선 형성 공정의 안정성을 증대시켜 소자의 신뢰성 및 수율을 향상시킬 수 있는 반도체 소자의 알루미늄 금속 배선 형성 방법에 관하여 기술된다.

Description

반도체 소자의 알루미늄 금속 배선 형성 방법
본 발명은 반도체 소자의 알루미늄 금속 배선 형성 방법에 관한 것으로, 특히 알루미늄보다 경도가 높은 알루미늄의 부동태 피막을 이용한 화학 기계적 연마(CMP) 공정을 진행하므로써, 금속 배선을 이루는 알루미늄층 위의 스크래치(scratch)를 감소시킬 수 있어, 알루미늄 금속 배선 형성 공정의 안정성 확보와 소자의 신뢰성 및 수율을 향상시킬 수 있는 반도체 소자의 알루미늄 금속 배선 형성 방법에 관한 것이다.
일반적으로, 금속 박막의 화학 기계적 연마 공정은 산화막의 화학 기계적 연마 공정에 비해 화학적 반응에 의한 연마가 주요 부분을 차지한다. 연마 공정에 사용되는 슬러리의 개발도 대부분 그러한 원리에 중점을 두고 추진되어 오고 있다. 그러나, 알루미늄과 같이 연성이 매우 큰 금속의 경우 연마속도 보다는 박막의 표면에 발생하는 스크래치(scratch)의 감소가 현재 가장 시급히 해결해야할 과제이다. 스크래치 발생의 억제는 연마제의 성분, 성상 등의 개선을 통해서 어느 정도 개선의 효과는 있으나, 재료 자체의 연성 때문에 근본적인 해결책이 될 수 없다.
화학 기계적 연마 기술을 이용하여 알루미늄 금속 배선을 형성하는 공정은 층간 절연막에 다마신(damascene) 기술을 이용하여 트랜치 및 콘택홀을 갖는 다마신 패턴을 형성한 후, 타이타늄(Ti) 및/또는 타이타늄나이트라이드(TiN)로 된 배리어 메탈층(barrier metal layer) 및 알루미늄층을 순차적으로 형성하고, 이후 화학 기계적 연마 공정을 통해 층간 절연막 상부에 있는 모든 금속 박막을 제거하는 방법으로 진행된다. 개발중인 알루미늄 화학 기계적 연마용 슬러리(slurry)는 pH 범위가 슬러리 제조사에 따라 산성과 알칼리성 슬러리 모두 사용될 수 있으며, 대부분 알루미늄을 Al3+또는 AlO2-이온 상태로 용해하는 원리를 기본으로 하고 있다. 평형 pH-전위(pH-potential)에서 pH4 이하의 영역에서는 Al3+용해반응이, pH9 이상의 영역에서는 AlO2-에 의한 용해반응이 일반적으로 발생한다. 그러나, Al 뿐만 아니라 가장 쉽게 생성되는 부동태 피막인 Al(OH)3는 경도가 Mho's 경도계 단위 2 ∼ 3으로 거의 비슷하기 때문에 스크래치(scratch)는 부동태 피막 형성 유무에 관계없이 발생한다. 또한 슬러리의 화학적 작용이 층간 절연막 위의 금속을 모두 제거되는 순간까지 계속될 경우 실리콘의 평형 산화 전위가 알루미늄의 평형 산화 전위에 비해 액티브(active)하기 때문에 층간 절연막의 표면에 흠집(pitting)이 발생할 우려가 있다. 반면에, 알루미늄의 배선 형성공정에서 사용되는 알루미늄 내에 함유된 미량의 구리는 알루미늄의 평형 산화 전위에 비해 노블(noble)하기 때문에 층간 절연막 위에 석출되는 현상이 발생한다. 따라서, 최종적으로 층간 절연막 위의 금속을 모두 제거하는 순간에는 슬러리의 화학적 효과를 변경시킬 필요가 있다. 또한, 통상적으로 사용되는 Shore Scale D 57의 비교적 표면 경도가 높은 연마 패드도 스크래치 감소를 위해 좀더 부드러운 종류로 변경시킬 필요가 있다.
따라서, 본 발명은 알루미늄보다 경도가 높은 알루미늄의 부동태 피막을 이용한 화학 기계적 연마(CMP) 공정을 진행하므로써, 금속 배선을 이루는 알루미늄층 위의 스크래치(scratch)를 감소시킬 수 있어, 알루미늄 금속 배선 형성 공정의 안정성 확보와 소자의 신뢰성 및 수율을 향상시킬 수 있는 반도체 소자의 알루미늄 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 알루미늄 금속 배선 형성 방법은 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계; 상기 다마신 패턴을 포함한 층간 절연막 상에 배리어 메탈층 및 알루미늄층을 형성하는 단계; 1차 화학 기계적 연마 공정에 의해 상기 알루미늄층을 일정 두께 연마하는 단계; 상기 층간 절연막 위에 남아 있는 알루미늄층을 산화시켜 알루미늄의 부동태 피막을 형성하는 단계; 2차 화학 기계적 연마 공정에 의해 상기 부동태 피막 및 배리어 메탈층을 연마하여 알루미늄 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 알루미늄 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: 층간 절연막
13: 다마신 패턴 14: 배리어 메탈층
15: 알루미늄층 15A: 알루미늄의 부동태 피막
150: 알루미늄 금속 배선
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 알루미늄 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판의 접합부나 반도체 소자의 전극 또는 배선으로 사용되는 전도성 패턴으로 된 기판(11) 상에 층간 절연막(12)을 형성한다. 다마신(damascene) 기술로 층간 절연막(12)의 일부분을 식각 하여 콘택홀과 트랜치를 갖는 다마신 패턴(13)을 형성한다. 다마신 패턴(13)을 포함한 층간 절연막(12) 표면에 타이타늄(Ti) 및/또는 타이타늄나이트라이드(TiN)로 된 배리어 메탈층(barrier metal layer; 14)을 형성한다. 배리어 메탈층(14) 상에 다마신 패턴(13)이 충분히 매립될 정도로 알루미늄층(15)을 형성한다.
도 1b를 참조하면, 1차 화학 기계적 연마 공정에 의해 알루미늄층(15)을 일정 두께 연마한다.
상기에서, 1차 화학 기계적 연마 공정은 알루미늄층(15)을 화학적 작용에 의해 이온 상태로 용해시킬 수 있는 슬러리를 사용하여 진행한다. 일반적으로 산성의 수용액보다 알칼리성의 수용액에서 알루미늄의 용해속도가 빠르기 때문에 알칼리성의 슬러리를 주로 사용한다. 1차 화학 기계적 연마 공정은 알루미늄층(15)을 화학적 작용 및 기계적 작용이 모두 포함된 슬러리를 사용하여 진행할 수도 있다. 연마공정은 층간 절연막(12) 위의 알루미늄층(15)을 전부 제거하지 않고 종료한다.
도 1c를 참조하면, 층간 절연막(12) 위에 남아 있는 알루미늄층(15)을 전기 화학적 방법 또는 O2분위기에서 확산에 의해 산화시켜 경도가 높은 알루미늄의 부동태 피막(15A)을 형성한다.
상기에서, 알루미늄층(15)의 산화로 γ-AlOOH (boehmite) 또는 최종 안정상인 α-Al2O3(corundum)이 형성되어 알루미늄의 부동태 피막(15A)이 된다.
도 1d를 참조하면, 2차 화학 기계적 연마 공정에 의해 알루미늄의 부동태 피막(15A) 및 배리어 메탈층(14)을 층간 절연막(12)이 충분히 노출되는 시점까지 연마하고, 이로 인하여 다마신 패턴(13) 내에 알루미늄 금속 배선(150)이 형성한다.
상기에서, 2차 화학 기계적 연마 공정은 pH가 중성 영역대의 슬러리를 사용하여 기계적 작용에 의해 부동태 피막(15A)을 연마하며, 연마시 사용되는 패드의 경도는 Shore Scale A에서 61정도를 나타내는 부드러운 패드를 사용하고, 연마 압력을 낮추어 연마제에 의한 스크래치의 발생을 최대한 줄인다.
이후, 스크러버(scrubber)에서 웨이퍼를 세척하여 알루미늄 금속 배선 형성 공정을 완료한다.
한편, 상기한 본 발명의 실시예에서 1차 화학 기계적 연마 공정을 진행한 후, 인위적으로 알루미늄의 부동태 피막(15A)을 형성하지 않고, 2차 화학 기계적 연마 공정시 경도가 높은 부동태 피막(15A)을 형성시킬 수 있는 슬러리를 선택하여 남아 있는 알루미늄층(15)을 산화시키면서 연마 공정을 진행할 수도 있다.
상술한 바와 같이, 본 발명은 다마신(damascene) 공정과 화학 기계적 연마(CMP) 공정을 적용하여 알루미늄 금속 배선을 형성함에 있어, 다마신 패턴이 매립되도록 알루미늄층을 형성한 후에 실시되는 화학 기계적 연마 공정에서 버핑(buffing) 공정 시에 알루미늄층 표면에 알루미늄의 부동태 피막(passivation film)을 형성시킨 후 연마 공정을 진행하거나, 슬러리(slurry)의 화학적 작용에 의해 알루미늄층 표면에 알루미늄의 부동태 피막을 형성시키면서 연마 공정을 진행하므로써, 알루미늄보다 경도가 높은 알루미늄의 부동태 피막에 의해 알루미늄층 위의 스크래치(scratch)를 감소시킬 수 있어, 알루미늄 금속 배선 형성 공정의 안정성을 증대시켜 소자의 신뢰성 및 수율을 향상시킬 수 있다.

Claims (8)

  1. 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계;
    상기 다마신 패턴을 포함한 층간 절연막 상에 배리어 메탈층 및 알루미늄층을 형성하는 단계;
    1차 화학 기계적 연마 공정에 의해 상기 알루미늄층을 일정 두께 연마하는 단계;
    상기 층간 절연막 위에 남아 있는 알루미늄층을 산화시켜 알루미늄의 부동태 피막을 형성하는 단계;
    2차 화학 기계적 연마 공정에 의해 상기 부동태 피막 및 배리어 메탈층을 연마하여 알루미늄 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판은 반도체 기판에 형성된 접합부이거나 반도체 소자의 전극 및 배선으로 사용되는 전도성 패턴인 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 1차 화학 기계적 연마 공정은 상기 알루미늄층을 화학적 작용에 의해 이온 상태로 용해시킬 수 있는 슬러리를 사용하여 진행하는 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  4. 제 3 항에 있어서,
    상기 슬러리는 알칼리성의 슬러리인 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 1차 화학 기계적 연마 공정은 상기 알루미늄층을 화학적 작용 및 기계적 작용이 모두 포함된 슬러리를 사용하여 진행하는 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 부동태 피막은 전기 화학적 방법이나 O2분위기에서 확산에 의해 형성하는 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  7. 제 1 항 있어서,
    상기 부동태 피막은 γ-AlOOH (boehmite)이거나 최종 안정상인 α-Al2O3(corundum)인 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 2차 화학 기계적 연마 공정은 pH가 중성 영역대의 슬러리를 사용하여 기계적 작용에 의해 상기 부동태 피막을 연마하며, 경도가 약한 연마 패드를 사용하는 것을 특징으로 하는 반도체 소자의 알루미늄 금속 배선 형성 방법.
KR1019980061394A 1998-12-30 1998-12-30 반도체 소자의 알루미늄 금속 배선 형성 방법 KR20000044891A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061394A KR20000044891A (ko) 1998-12-30 1998-12-30 반도체 소자의 알루미늄 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061394A KR20000044891A (ko) 1998-12-30 1998-12-30 반도체 소자의 알루미늄 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20000044891A true KR20000044891A (ko) 2000-07-15

Family

ID=19568146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061394A KR20000044891A (ko) 1998-12-30 1998-12-30 반도체 소자의 알루미늄 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20000044891A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977975B1 (ko) * 2008-05-27 2010-08-24 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977975B1 (ko) * 2008-05-27 2010-08-24 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US5773364A (en) Method for using ammonium salt slurries for chemical mechanical polishing (CMP)
KR100357806B1 (ko) 화학기계적연마슬러리및연마방법
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
US20020061635A1 (en) Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
EP0747939A2 (en) Copper-based metal polishing solution and method for manufacturing a semiconductor device
US7052625B2 (en) Slurry and use thereof for polishing
CA2431591A1 (en) Composition for chemical mechanical planarization of copper, tantalum and tantalum nitride
JP2002511192A (ja) 絶緑体、金属及びチタニウムからなる複合物の研磨方法
JP2006294815A (ja) 半導体装置及びその製造方法
JP4756814B2 (ja) ルテニウムcmp用溶液及びこれらを利用するルテニウムパターン形成方法
TWI235691B (en) Oxidizer-free chemical mechanical polishing (CMP) slurry and method for manufacturing metal line contact plug of semiconductor device
JP2000277612A (ja) 半導体装置の製造方法
KR100338272B1 (ko) 매립 금속배선의 형성방법
KR101238773B1 (ko) 구리 화학적 기계적 연마용 슬러리 조성물
KR20000044891A (ko) 반도체 소자의 알루미늄 금속 배선 형성 방법
KR100549332B1 (ko) 구리 박막의 화학기계적 연마 방법
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection
KR20020010811A (ko) 금속배선의 형성 방법
KR100605943B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
JP3432754B2 (ja) 半導体装置の製造方法
KR100537207B1 (ko) 불활성금속의 화학적 기계적 연마방법
KR100700860B1 (ko) 반도체 소자의 cmp 공정의 세정방법
KR100815949B1 (ko) 반도체 소자의 제조 방법
JP2000091278A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination