JP2000091278A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000091278A JP2000091278A JP10257093A JP25709398A JP2000091278A JP 2000091278 A JP2000091278 A JP 2000091278A JP 10257093 A JP10257093 A JP 10257093A JP 25709398 A JP25709398 A JP 25709398A JP 2000091278 A JP2000091278 A JP 2000091278A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- polishing
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims abstract description 65
- 238000005498 polishing Methods 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 239000002245 particle Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000243 solution Substances 0.000 claims abstract description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 6
- 239000003929 acidic solution Substances 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000007864 aqueous solution Substances 0.000 abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 3
- 238000007517 polishing process Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 2
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 2
- 239000003082 abrasive agent Substances 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 20
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 6
- 239000006260 foam Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- -1 and contains H 2 O 2 Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 酸化膜研磨を追加しても酸化膜表面上のキズ
は完全には除去できず、金属膜プラグの突出が後工程の
平坦性に影響を及ぼす。さらに酸化膜研磨用の部材が必
要になりコスト高になる。 【解決手段】 研磨工程とウェットエッチング工程を組
み合わせて金属膜プラグ、または金属配線を形成する半
導体装置の製造方法を用いたことで、キズの除去、金属
膜プラグの突出を抑制でき、低コストが実現する。
は完全には除去できず、金属膜プラグの突出が後工程の
平坦性に影響を及ぼす。さらに酸化膜研磨用の部材が必
要になりコスト高になる。 【解決手段】 研磨工程とウェットエッチング工程を組
み合わせて金属膜プラグ、または金属配線を形成する半
導体装置の製造方法を用いたことで、キズの除去、金属
膜プラグの突出を抑制でき、低コストが実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に化学的機械的研磨（CMP：Chemical Me
chanical Polishing）法を用いた半導体装置の製造方法
に関する。
方法に関し、特に化学的機械的研磨（CMP：Chemical Me
chanical Polishing）法を用いた半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法における化
学的機械的研磨法（以下、CMP法と云う）に関する技術
は例えば、特開平５−２７５３６６号公報に開示されて
いる。該公報に開示された技術を図４を例に説明する。
図4の（ａ）のように配線下絶縁膜（BPSG膜）２中のコ
ンタクトホールを1000nm厚のブランケットW膜６で埋設
したウェハーを製作する。このブランケットW膜６は化
学蒸着（CVD：Chemical Vapor Deposition）法で形成さ
せればコンタクトホールを十分に埋設できるが、他の有
効な方法を採用しても良い。次に、このウェハーをW膜
に関して選択的に作用するCMP法で処理した。このCMP法
は、回転プラテン上に載せたポリッシングパッド上で行
い、Al2O3等の研磨性粒子、及びH2O2、KOHまたはNH4OH
等の酸、塩基を含有するスラリーを用いた。なお、この
CMP法は、米国特許第 ４，９９２，１３５号明細書に開
示されている。
学的機械的研磨法（以下、CMP法と云う）に関する技術
は例えば、特開平５−２７５３６６号公報に開示されて
いる。該公報に開示された技術を図４を例に説明する。
図4の（ａ）のように配線下絶縁膜（BPSG膜）２中のコ
ンタクトホールを1000nm厚のブランケットW膜６で埋設
したウェハーを製作する。このブランケットW膜６は化
学蒸着（CVD：Chemical Vapor Deposition）法で形成さ
せればコンタクトホールを十分に埋設できるが、他の有
効な方法を採用しても良い。次に、このウェハーをW膜
に関して選択的に作用するCMP法で処理した。このCMP法
は、回転プラテン上に載せたポリッシングパッド上で行
い、Al2O3等の研磨性粒子、及びH2O2、KOHまたはNH4OH
等の酸、塩基を含有するスラリーを用いた。なお、この
CMP法は、米国特許第 ４，９９２，１３５号明細書に開
示されている。
【０００３】この方法により、図4の（ｂ）に示すよう
にBPSG膜２中のコンタクトホールに埋設されたW膜6は表
面が凹状になっていた。周囲のBPSG膜２に対して窪んで
いるW膜凹状プラグ１１を改善する方法として、BPSG膜
２に対して選択的に作用するCMP法を行った。このCMP法
で用いるスラリーはコロイド性シリカスラリーを使用
し、BPSG膜２に対して選択的に作用するH2O2及びKOH等
を含んでいる。このCMP法は、図4の（ｃ）に見られるよ
うにW膜凸状プラグ１２が得られるまで継続した。このW
膜凸状プラグ１１は上部に形成する配線層との接続を容
易にする特色がある。
にBPSG膜２中のコンタクトホールに埋設されたW膜6は表
面が凹状になっていた。周囲のBPSG膜２に対して窪んで
いるW膜凹状プラグ１１を改善する方法として、BPSG膜
２に対して選択的に作用するCMP法を行った。このCMP法
で用いるスラリーはコロイド性シリカスラリーを使用
し、BPSG膜２に対して選択的に作用するH2O2及びKOH等
を含んでいる。このCMP法は、図4の（ｃ）に見られるよ
うにW膜凸状プラグ１２が得られるまで継続した。このW
膜凸状プラグ１１は上部に形成する配線層との接続を容
易にする特色がある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
CMP法では２ステップの研磨が必要なため、第２ステッ
プの研磨に対する、酸化膜用研磨剤、研磨パッド等の研
磨部材が必要になるので、上記研磨プロセスではコスト
が高くなった。また、酸化膜に選択的に作用する研磨剤
を用いて、第2ステップのCMP法を高研磨速度で施すの
で、形成される金属膜プラグが突出し、次工程以降の平
坦化に影響を及ぼし、信頼性が低下した。
CMP法では２ステップの研磨が必要なため、第２ステッ
プの研磨に対する、酸化膜用研磨剤、研磨パッド等の研
磨部材が必要になるので、上記研磨プロセスではコスト
が高くなった。また、酸化膜に選択的に作用する研磨剤
を用いて、第2ステップのCMP法を高研磨速度で施すの
で、形成される金属膜プラグが突出し、次工程以降の平
坦化に影響を及ぼし、信頼性が低下した。
【０００５】本発明の目的は、上記のような従来の半導
体装置の製造方法におけるCMP法の問題点に鑑みて成さ
れたものであって、低コストかつ高信頼性を実現する半
導体装置の製造方法を提供することである。
体装置の製造方法におけるCMP法の問題点に鑑みて成さ
れたものであって、低コストかつ高信頼性を実現する半
導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、研磨工程とウェットエッチング工程を組
み合わせることを特徴として、上記の目的を達成したも
のである。
の製造方法は、研磨工程とウェットエッチング工程を組
み合わせることを特徴として、上記の目的を達成したも
のである。
【０００７】即ち、本発明に係る半導体装置の製造方法
は、「半導体基板上に、凹凸形状を以って形成された酸
化膜を有する半導体装置に対して、該酸化膜上に金属膜
を形成し、該金属膜を研磨工程とウエットエッチング工
程とを用いて、金属膜プラグまたは金属配線に形成する
ことを特徴とする半導体装置の製造方法」（請求項１）
を要旨とし、 ・「前記ウエットエッチング工程は、少なくとも酸化膜
をエッチング溶液に浸漬させる」（請求項２）、 ・「前記ウエットエッチング工程は、少なくとも酸化膜
をエッチング溶液の蒸気に晒す」（請求項３）、 ・「前記ウエットエッチング工程で用いるエッチング溶
液は酸性溶液である」（請求項４）、 ・「前記研磨工程で用いる研磨粒子はアルミナ(Al
2O3)、シリカ（SiO2)、酸化セリウム(CeO2)のうち少な
くとも1つを含むこと」（請求項５）、 ・「前記金属膜はシリコン(Si)、タングステン(W)、ア
ルミニウム(Al)合金、銅(Cu)、チタン(Ti)合金のうち少
なくとも1つを含むこと」（請求項６）、を特徴とする
ものである。
は、「半導体基板上に、凹凸形状を以って形成された酸
化膜を有する半導体装置に対して、該酸化膜上に金属膜
を形成し、該金属膜を研磨工程とウエットエッチング工
程とを用いて、金属膜プラグまたは金属配線に形成する
ことを特徴とする半導体装置の製造方法」（請求項１）
を要旨とし、 ・「前記ウエットエッチング工程は、少なくとも酸化膜
をエッチング溶液に浸漬させる」（請求項２）、 ・「前記ウエットエッチング工程は、少なくとも酸化膜
をエッチング溶液の蒸気に晒す」（請求項３）、 ・「前記ウエットエッチング工程で用いるエッチング溶
液は酸性溶液である」（請求項４）、 ・「前記研磨工程で用いる研磨粒子はアルミナ(Al
2O3)、シリカ（SiO2)、酸化セリウム(CeO2)のうち少な
くとも1つを含むこと」（請求項５）、 ・「前記金属膜はシリコン(Si)、タングステン(W)、ア
ルミニウム(Al)合金、銅(Cu)、チタン(Ti)合金のうち少
なくとも1つを含むこと」（請求項６）、を特徴とする
ものである。
【０００８】（作用）本発明に係る半導体装置の製造方
法によれば、若干の突起を有する金属膜プラグ及び埋め
込み金属膜配線を形成する工程において、研磨工程と酸
性溶液ウェットエッチング工程とを組みあわせている。
この方法では酸化膜表面のキズ発生がなく、従来用いら
れている酸性溶液、例えばフッ酸水溶液でエッチングす
るのでコスト低減が可能になる。また、キズの発生が無
いので、金属膜プラグ又は溝配線形成後のプロセスが容
易になり、平坦性、配線抵抗等の半導体の信頼性が向上
する。また、CMP法実施後の金属膜プラグ突出が最小限
に抑制でき良好な平坦性が得られ、次工程以降のプロセ
スが容易になる。
法によれば、若干の突起を有する金属膜プラグ及び埋め
込み金属膜配線を形成する工程において、研磨工程と酸
性溶液ウェットエッチング工程とを組みあわせている。
この方法では酸化膜表面のキズ発生がなく、従来用いら
れている酸性溶液、例えばフッ酸水溶液でエッチングす
るのでコスト低減が可能になる。また、キズの発生が無
いので、金属膜プラグ又は溝配線形成後のプロセスが容
易になり、平坦性、配線抵抗等の半導体の信頼性が向上
する。また、CMP法実施後の金属膜プラグ突出が最小限
に抑制でき良好な平坦性が得られ、次工程以降のプロセ
スが容易になる。
【０００９】
【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。図１は、本発明に係る半導
体装置の製造方法の第１実施例における工程断面図。図
２は、従来の半導体装置の製造方法による酸化膜上のキ
ズの個数と、本発明の係る半導体装置の製造方法による
酸化膜上のキズの個数を表す図。図３は、本発明に係る
半導体装置の製造方法の第２実施例における工程断面図
である。
を参照して詳細に説明する。図１は、本発明に係る半導
体装置の製造方法の第１実施例における工程断面図。図
２は、従来の半導体装置の製造方法による酸化膜上のキ
ズの個数と、本発明の係る半導体装置の製造方法による
酸化膜上のキズの個数を表す図。図３は、本発明に係る
半導体装置の製造方法の第２実施例における工程断面図
である。
【００１０】図１を参照すると、本発明の実施の形態は
半導体基板上の酸化膜に形成された穴形状に金属膜を埋
設し、金属膜プラグをCMP法とウェットエッチング法で
形成している。ここで用いる金属膜はCVD法によるW膜、
スパッタ法またはメッキ法によるAl合金膜あるいはCu合
金膜が望ましい。CMP法は金属膜に選択的に作用する研
磨粒子、例えばアルミナ（Al2O3)粒子を含有する研磨
剤、さらにウェットエッチング法で使用するエッチング
液はフッ酸水溶液またはその蒸気が望ましい。
半導体基板上の酸化膜に形成された穴形状に金属膜を埋
設し、金属膜プラグをCMP法とウェットエッチング法で
形成している。ここで用いる金属膜はCVD法によるW膜、
スパッタ法またはメッキ法によるAl合金膜あるいはCu合
金膜が望ましい。CMP法は金属膜に選択的に作用する研
磨粒子、例えばアルミナ（Al2O3)粒子を含有する研磨
剤、さらにウェットエッチング法で使用するエッチング
液はフッ酸水溶液またはその蒸気が望ましい。
【００１１】図１を参照すると、本発明の実施の形態は
半導体基板上に穴形状を有する酸化膜をCVD法を用いて
形成し、金属膜を該穴形状にCVD法、スパッタ法または
メッキ法で埋設させる。次に、金属膜に作用するCMP法
を用いて酸化膜が露出するまで研磨する。さらに、フッ
酸水溶液（図１参照）またはその蒸気（図３参照）を用
いて酸化膜をエッチングし、金属膜プラグを若干突起さ
せる。
半導体基板上に穴形状を有する酸化膜をCVD法を用いて
形成し、金属膜を該穴形状にCVD法、スパッタ法または
メッキ法で埋設させる。次に、金属膜に作用するCMP法
を用いて酸化膜が露出するまで研磨する。さらに、フッ
酸水溶液（図１参照）またはその蒸気（図３参照）を用
いて酸化膜をエッチングし、金属膜プラグを若干突起さ
せる。
【００１２】
【実施例】（第１実施例）本発明における第１実施例の
構成について、図面を参照して説明する。まず、図１の
（ａ）に示すようにプラズマ酸化膜３に穴加工が施さ
れ、バリアメタル層５とブランケットW膜６が埋設され
た半導体装置を有するウェハーを金属膜に選択的に作用
するアルミナ（Al2O3)粒子を含有する研磨剤を用いて研
磨する。
構成について、図面を参照して説明する。まず、図１の
（ａ）に示すようにプラズマ酸化膜３に穴加工が施さ
れ、バリアメタル層５とブランケットW膜６が埋設され
た半導体装置を有するウェハーを金属膜に選択的に作用
するアルミナ（Al2O3)粒子を含有する研磨剤を用いて研
磨する。
【００１３】この研磨では図1の（ｂ）に示すようにW膜
下層のプラズマ酸化膜３が露出するまで行う。この時使
用する研磨パッドは独立発泡体／連続発泡体の２層構造
の研磨パッド、研磨剤は酸化剤に硝酸鉄を使用するタイ
プを用いる。次に、図１の（ｃ）に示すようにこの研磨
したウェハーを研磨終了直後に30%のフッ酸水溶液８に
浸し、図1の（ｄ）の様にW膜プラグ９が若干突起する形
状が得られる時までプラズマ酸化膜をエッチングする。
下層のプラズマ酸化膜３が露出するまで行う。この時使
用する研磨パッドは独立発泡体／連続発泡体の２層構造
の研磨パッド、研磨剤は酸化剤に硝酸鉄を使用するタイ
プを用いる。次に、図１の（ｃ）に示すようにこの研磨
したウェハーを研磨終了直後に30%のフッ酸水溶液８に
浸し、図1の（ｄ）の様にW膜プラグ９が若干突起する形
状が得られる時までプラズマ酸化膜をエッチングする。
【００１４】次に、上記第１実施例の動作について図面
を参照して説明する。まず、図1の（ａ）に示すように
プラズマ酸化膜３に穴加工が施され、バリアメタル層５
とブランケットW膜６が埋設された半導体装置を有する
ウェハーを金属膜に選択的に作用するアルミナ（Al2O3)
粒子を含有する研磨剤を用いて研磨する。
を参照して説明する。まず、図1の（ａ）に示すように
プラズマ酸化膜３に穴加工が施され、バリアメタル層５
とブランケットW膜６が埋設された半導体装置を有する
ウェハーを金属膜に選択的に作用するアルミナ（Al2O3)
粒子を含有する研磨剤を用いて研磨する。
【００１５】この研磨ではW膜下層のプラズマ酸化膜３
が露出するまで行う。この時使用する研磨パッドは独立
発泡体／連続発泡体の２層構造の研磨パッド、研磨剤は
酸化剤に硝酸鉄を使用するタイプを用いる。この方法で
研磨を行うと、研磨速度が約500nm/min.であるため、50
0nmW膜6/100nm窒化チタン（TiN）膜/30nmチタン（Ti）
膜構造の金属層はほぼ１分３０秒で除去され、図1の
（ｂ）の様にプラズマ酸化膜３が露出する。
が露出するまで行う。この時使用する研磨パッドは独立
発泡体／連続発泡体の２層構造の研磨パッド、研磨剤は
酸化剤に硝酸鉄を使用するタイプを用いる。この方法で
研磨を行うと、研磨速度が約500nm/min.であるため、50
0nmW膜6/100nm窒化チタン（TiN）膜/30nmチタン（Ti）
膜構造の金属層はほぼ１分３０秒で除去され、図1の
（ｂ）の様にプラズマ酸化膜３が露出する。
【００１６】しかしAl2O3粒子を用いて研磨するため、
このプラズマ酸化膜３表面には深さ約50nmのキズ７が発
生している。このキズ７は異物混入の可能性及びリソグ
ラフィー工程での目合わせ等で不良を起こす危険がある
ために除去する必要がある。そこで、このキズ７を除去
するために低コストで容易に実施できる次の工程を用い
た。
このプラズマ酸化膜３表面には深さ約50nmのキズ７が発
生している。このキズ７は異物混入の可能性及びリソグ
ラフィー工程での目合わせ等で不良を起こす危険がある
ために除去する必要がある。そこで、このキズ７を除去
するために低コストで容易に実施できる次の工程を用い
た。
【００１７】図1の（ｃ）に示すように、この研磨した
ウェハーを研磨終了直後に30%のフッ酸水溶液に浸し、
図1の（ｄ）の様にW膜プラグ９が若干突起する形状が得
られる時までプラズマ酸化膜をエッチングする。この時
のエッチング時間はエッチングレートが約30nm/min.で
あるため、キズを解消するには約2分が必要である。こ
の時間にすることで、後工程での平坦性に影響を及ぼす
W膜プラグ９の突出量は必要最小限に抑制することが出
来る。上記方法を用いると、図2に示すように従来技術
でのキズ発生数（ウェハー内面積3mm2当たり）とほぼ同
等のレベルにすることができる。
ウェハーを研磨終了直後に30%のフッ酸水溶液に浸し、
図1の（ｄ）の様にW膜プラグ９が若干突起する形状が得
られる時までプラズマ酸化膜をエッチングする。この時
のエッチング時間はエッチングレートが約30nm/min.で
あるため、キズを解消するには約2分が必要である。こ
の時間にすることで、後工程での平坦性に影響を及ぼす
W膜プラグ９の突出量は必要最小限に抑制することが出
来る。上記方法を用いると、図2に示すように従来技術
でのキズ発生数（ウェハー内面積3mm2当たり）とほぼ同
等のレベルにすることができる。
【００１８】本発明のウェットエッチング法は従来技術
とは異なって、バッチ処理が可能であるので大幅なスル
ープットの向上につながる。また、この方法では本ウェ
ットエッチング法の方が除去速度が遅いので、時間管理
による第2ステップ目でのW膜プラグ９の突出量が必要最
低限に抑制することが可能である。さらに、従来使用さ
れてきた材料を使用するので、最適な研磨剤・研磨パッ
ド等の部材選定が不要であり、かつ、本発明の第2ステ
ップは新規部材でもないので低コスト化が可能になる。
なお、本実施例は金属膜プラグ（W膜プラグ）形成につ
いて述べたが、金属配線形成においても同様の効果が得
られることは言うまでもない。
とは異なって、バッチ処理が可能であるので大幅なスル
ープットの向上につながる。また、この方法では本ウェ
ットエッチング法の方が除去速度が遅いので、時間管理
による第2ステップ目でのW膜プラグ９の突出量が必要最
低限に抑制することが可能である。さらに、従来使用さ
れてきた材料を使用するので、最適な研磨剤・研磨パッ
ド等の部材選定が不要であり、かつ、本発明の第2ステ
ップは新規部材でもないので低コスト化が可能になる。
なお、本実施例は金属膜プラグ（W膜プラグ）形成につ
いて述べたが、金属配線形成においても同様の効果が得
られることは言うまでもない。
【００１９】（第２実施例）次に、本発明における第２
実施例について図面を参照して説明する。まず、第１実
施例と同様に図３の（ａ）に示すようにプラズマ酸化膜
３に穴加工が施され、バリアメタル層５とブランケット
W膜６が埋設された半導体装置を有するウェハーを金属
膜に選択的に作用するアルミナ（Al2O3)粒子を含有する
研磨剤を用いて研磨する。
実施例について図面を参照して説明する。まず、第１実
施例と同様に図３の（ａ）に示すようにプラズマ酸化膜
３に穴加工が施され、バリアメタル層５とブランケット
W膜６が埋設された半導体装置を有するウェハーを金属
膜に選択的に作用するアルミナ（Al2O3)粒子を含有する
研磨剤を用いて研磨する。
【００２０】この研磨では図３の（ｂ）に示すようにW
膜下層のプラズマ酸化膜３が露出するまで行う。第１実
施例と同様に、この時使用する研磨パッドは独立発泡体
／連続発泡体の２層構造の研磨パッド、研磨剤は酸化剤
に硝酸鉄を使用するタイプを用いる。
膜下層のプラズマ酸化膜３が露出するまで行う。第１実
施例と同様に、この時使用する研磨パッドは独立発泡体
／連続発泡体の２層構造の研磨パッド、研磨剤は酸化剤
に硝酸鉄を使用するタイプを用いる。
【００２１】次に図３の（ｃ）に示すように、この研磨
したウェハーを研磨終了直後に30%以上のフッ酸水溶液
から発生する蒸気にさらし、図３の（ｄ）の様にW膜プ
ラグ９が若干突起する形状が得られる時までプラズマ酸
化膜３を蒸気によりエッチングする。この時用いるフッ
酸蒸気１０はフッ酸水溶液が入っている容器をホットプ
レート上に設置することで発生する蒸気を用いる。本実
施例においても、従来用いられてきた材料を使用するこ
とができるので、低コストプロセスが実現でき、W膜プ
ラグ９の突出を最小限に抑制することができる。
したウェハーを研磨終了直後に30%以上のフッ酸水溶液
から発生する蒸気にさらし、図３の（ｄ）の様にW膜プ
ラグ９が若干突起する形状が得られる時までプラズマ酸
化膜３を蒸気によりエッチングする。この時用いるフッ
酸蒸気１０はフッ酸水溶液が入っている容器をホットプ
レート上に設置することで発生する蒸気を用いる。本実
施例においても、従来用いられてきた材料を使用するこ
とができるので、低コストプロセスが実現でき、W膜プ
ラグ９の突出を最小限に抑制することができる。
【００２２】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法は、従来使用されてきたエッチング液
及び装置を使用し、さらなる研磨剤・研磨パッド等の部
材を用いないので、平坦化プロセスのコストを低減でき
る。また、第2ステップで酸化膜CMP法を用いずに、酸化
膜の除去速度が遅いウェットエッチングを用いているの
で、金属膜プラグの突出が最小限に抑制でき、信頼性の
高い半導体装置の製造方法を提供することができる。
体装置の製造方法は、従来使用されてきたエッチング液
及び装置を使用し、さらなる研磨剤・研磨パッド等の部
材を用いないので、平坦化プロセスのコストを低減でき
る。また、第2ステップで酸化膜CMP法を用いずに、酸化
膜の除去速度が遅いウェットエッチングを用いているの
で、金属膜プラグの突出が最小限に抑制でき、信頼性の
高い半導体装置の製造方法を提供することができる。
【図１】本発明に係る半導体装置の製造方法の第１実施
例における工程断面図。
例における工程断面図。
【図２】従来の半導体装置の製造方法による酸化膜上の
キズの個数と本発明の係る半導体装置の製造方法による
酸化膜上のキズの個数を表す図。
キズの個数と本発明の係る半導体装置の製造方法による
酸化膜上のキズの個数を表す図。
【図３】本発明に係る半導体装置の製造方法の第２実施
例における工程断面図。
例における工程断面図。
【図４】従来の半導体装置の製造方法における工程断面
図。
図。
１ 基板 ２ 配線下絶縁膜(BPSG膜) ３ プラズマ酸化膜 ４ 配線 ５ バリアメタル層 ６ W膜 ７ キズ ８ フッ酸水溶液 ９ W膜プラグ １０ フッ酸蒸気 １１ W膜凹状プラグ １２ W膜凸状プラグ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ
Claims (6)
- 【請求項１】 半導体基板上に、凹凸形状を以って形成
された酸化膜を有する半導体装置に対して、該酸化膜上
に金属膜を形成し、該金属膜を研磨工程とウエットエッ
チング工程とを用いて、金属膜プラグまたは金属配線に
形成することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ウエットエッチング工程は、少なく
とも酸化膜をエッチング溶液に浸漬させることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記ウエットエッチング工程は、少なく
とも酸化膜をエッチング溶液の蒸気に晒すことを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記ウエットエッチング工程で用いるエ
ッチング溶液は酸性溶液であることを特徴とする請求項
２又は３記載の半導体装置の製造方法。 - 【請求項５】 前記研磨工程で用いる研磨粒子はアルミ
ナ(Al2O3)、シリカ（SiO2)、酸化セリウム(CeO2)のうち
少なくとも1つを含むことを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項６】 前記金属膜はシリコン(Si)、タングステ
ン(W)、アルミニウム(Al)合金、銅(Cu)、チタン(Ti)合
金のうち少なくとも1つを含むことを特徴とする請求項
１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257093A JP2000091278A (ja) | 1998-09-10 | 1998-09-10 | 半導体装置の製造方法 |
| US09/392,661 US6274480B1 (en) | 1998-09-10 | 1999-09-09 | Method of Fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10257093A JP2000091278A (ja) | 1998-09-10 | 1998-09-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091278A true JP2000091278A (ja) | 2000-03-31 |
Family
ID=17301649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10257093A Pending JP2000091278A (ja) | 1998-09-10 | 1998-09-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6274480B1 (ja) |
| JP (1) | JP2000091278A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383928B1 (en) * | 1999-09-02 | 2002-05-07 | Texas Instruments Incorporated | Post copper CMP clean |
| KR100641992B1 (ko) | 2005-06-28 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 구리 배선 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3752949B2 (ja) * | 2000-02-28 | 2006-03-08 | 日立化成工業株式会社 | 配線基板及び半導体装置 |
| KR20050056348A (ko) * | 2003-12-10 | 2005-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 금속배선 형성방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992135A (en) | 1990-07-24 | 1991-02-12 | Micron Technology, Inc. | Method of etching back of tungsten layers on semiconductor wafers, and solution therefore |
| US5244534A (en) | 1992-01-24 | 1993-09-14 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
| JP3335705B2 (ja) | 1993-04-15 | 2002-10-21 | 富士フイルムマイクロデバイス株式会社 | 気相分解方法および分解装置 |
| US5662769A (en) * | 1995-02-21 | 1997-09-02 | Advanced Micro Devices, Inc. | Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning |
| JPH09153472A (ja) | 1995-11-30 | 1997-06-10 | Toshiba Corp | 半導体装置の製造装置および製造方法 |
| JP3521200B2 (ja) | 1995-12-12 | 2004-04-19 | 松下電器産業株式会社 | 配線構造およびその形成方法 |
| JPH1056014A (ja) | 1996-08-12 | 1998-02-24 | Sony Corp | 基板処理方法 |
| JP3013787B2 (ja) | 1996-09-20 | 2000-02-28 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-09-10 JP JP10257093A patent/JP2000091278A/ja active Pending
-
1999
- 1999-09-09 US US09/392,661 patent/US6274480B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383928B1 (en) * | 1999-09-02 | 2002-05-07 | Texas Instruments Incorporated | Post copper CMP clean |
| KR100641992B1 (ko) | 2005-06-28 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 구리 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6274480B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3076244B2 (ja) | 多層配線の研磨方法 | |
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| US6696759B2 (en) | Semiconductor device with diamond-like carbon layer as a polish-stop layer | |
| US20020061635A1 (en) | Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same | |
| JPH11238709A (ja) | 銅のための化学的機械的研磨（ｃｍｐ）スラリおよびその使用方法 | |
| JPH081899B2 (ja) | 半導体装置を平坦化する方法 | |
| JPH1116877A (ja) | 半導体素子の形成方法 | |
| US5776833A (en) | Method for forming metal plug | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JP3172008B2 (ja) | 半導体装置の製造方法 | |
| KR100282240B1 (ko) | 화학적기계연마법,화학적기계연마법에사용하는연마제및반도체장치의제조방법 | |
| US6443807B1 (en) | Polishing process for use in method of fabricating semiconductor device | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| US6251789B1 (en) | Selective slurries for the formation of conductive structures | |
| WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
| US6066570A (en) | Method and apparatus for preventing formation of black silicon on edges of wafers | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| JPH10214809A (ja) | 半導体装置の製造方法 | |
| US20080261402A1 (en) | Method of removing insulating layer on substrate | |
| JP2000091278A (ja) | 半導体装置の製造方法 | |
| JP2000277612A (ja) | 半導体装置の製造方法 | |
| US6746954B2 (en) | Method of reworking tungsten particle contaminated semiconductor wafers | |
| US6867142B2 (en) | Method to prevent electrical shorts between tungsten interconnects | |
| JP2000012543A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002270566A (ja) | 洗浄液および半導体装置の製造方法 |