JP2000277612A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000277612A JP2000277612A JP11086660A JP8666099A JP2000277612A JP 2000277612 A JP2000277612 A JP 2000277612A JP 11086660 A JP11086660 A JP 11086660A JP 8666099 A JP8666099 A JP 8666099A JP 2000277612 A JP2000277612 A JP 2000277612A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- polishing
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N11/00—Generators or motors not provided for elsewhere; Alleged perpetua mobilia obtained by electric or magnetic means
- H02N11/002—Generators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K7/00—Arrangements for handling mechanical energy structurally associated with dynamo-electric machines, e.g. structural association with mechanical driving motors or auxiliary dynamo-electric machines
- H02K7/10—Structural association with clutches, brakes, gears, pulleys or mechanical starters
- H02K7/116—Structural association with clutches, brakes, gears, pulleys or mechanical starters with gears
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K7/00—Arrangements for handling mechanical energy structurally associated with dynamo-electric machines, e.g. structural association with mechanical driving motors or auxiliary dynamo-electric machines
- H02K7/18—Structural association of electric generators with mechanical driving motors, e.g. with turbines
- H02K7/1807—Rotary generators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＰ工程に起因するビア抵抗の増大や銅配
線の腐食を抑制でき、素子特性および信頼性に優れた半
導体装置を容易に作製する。 【解決手段】 ウェハ上に絶縁膜を形成し、該絶縁膜の
所定の箇所に溝または接続孔を設ける工程と、全面にタ
ンタル、窒化タンタルの少なくとも一つでバリア膜を形
成する工程と、前記溝または接続孔を埋め込むように全
面に銅または銅合金からなる銅系金属膜を形成する工程
と、前記バリア膜に対して前記銅系金属膜の研磨速度が
大きい第１の研磨剤を用いて前記バリア膜の表面が露出
するまで化学的機械的研磨法により研磨する第１の研磨
工程と、前記銅系金属膜に対して前記バリア膜および前
記絶縁膜の研磨速度が大きい第２の研磨剤を用いて前記
銅系金属膜の上面が前記絶縁膜の上面と同じか或いは高
くなるまで化学的機械的研磨法により研磨する第２の研
磨工程を実施する。
線の腐食を抑制でき、素子特性および信頼性に優れた半
導体装置を容易に作製する。 【解決手段】 ウェハ上に絶縁膜を形成し、該絶縁膜の
所定の箇所に溝または接続孔を設ける工程と、全面にタ
ンタル、窒化タンタルの少なくとも一つでバリア膜を形
成する工程と、前記溝または接続孔を埋め込むように全
面に銅または銅合金からなる銅系金属膜を形成する工程
と、前記バリア膜に対して前記銅系金属膜の研磨速度が
大きい第１の研磨剤を用いて前記バリア膜の表面が露出
するまで化学的機械的研磨法により研磨する第１の研磨
工程と、前記銅系金属膜に対して前記バリア膜および前
記絶縁膜の研磨速度が大きい第２の研磨剤を用いて前記
銅系金属膜の上面が前記絶縁膜の上面と同じか或いは高
くなるまで化学的機械的研磨法により研磨する第２の研
磨工程を実施する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、化学的機械的研磨（ＣＭＰ）を用いた
埋め込み配線の形成方法に関する。
法に関し、特に、化学的機械的研磨（ＣＭＰ）を用いた
埋め込み配線の形成方法に関する。
【０００２】
【従来の技術】従来、銅配線の形成には、ドライエッチ
ングによるパターニングが困難である等の問題から、絶
縁膜に溝を形成しその溝に銅を埋め込んで配線パターン
を形成する方法、いわゆるダマシン法が専ら用いられて
いる。
ングによるパターニングが困難である等の問題から、絶
縁膜に溝を形成しその溝に銅を埋め込んで配線パターン
を形成する方法、いわゆるダマシン法が専ら用いられて
いる。
【０００３】このダマシン法による埋め込み配線の形成
は、半導体装置の製造プロセスにおいて、例えば以下の
ようにして行われている。
は、半導体装置の製造プロセスにおいて、例えば以下の
ようにして行われている。
【０００４】半導体基板１上に形成されたシリコン酸化
膜等の絶縁膜２上にシリコン窒化膜等のエッチングスト
ッパ膜３を介して第１の層間絶縁膜４を形成する。続い
て、フォトリソグラフィ工程を経てエッチングストッパ
膜３に達する深さの配線溝５を形成する（図２
（ａ））。
膜等の絶縁膜２上にシリコン窒化膜等のエッチングスト
ッパ膜３を介して第１の層間絶縁膜４を形成する。続い
て、フォトリソグラフィ工程を経てエッチングストッパ
膜３に達する深さの配線溝５を形成する（図２
（ａ））。
【０００５】続いて、チタンや窒化チタン等のバリア膜
６を形成後、配線溝５を埋め込むように全面に銅を堆積
して銅膜７を形成する（図２（ｂ））。
６を形成後、配線溝５を埋め込むように全面に銅を堆積
して銅膜７を形成する（図２（ｂ））。
【０００６】次に、第１の層間絶縁膜に対して銅の研磨
速度が十分に大きい条件でＣＭＰを行い、配線溝５外部
の銅およびバリア膜を研磨除去して埋め込み銅配線８を
形成する（図２（ｃ））。第１の層間絶縁膜に対して銅
の研磨速度が十分に大きい条件にすることにより、第１
の層間絶縁膜が研磨のストッパとして作用する。
速度が十分に大きい条件でＣＭＰを行い、配線溝５外部
の銅およびバリア膜を研磨除去して埋め込み銅配線８を
形成する（図２（ｃ））。第１の層間絶縁膜に対して銅
の研磨速度が十分に大きい条件にすることにより、第１
の層間絶縁膜が研磨のストッパとして作用する。
【０００７】次いで、第２の層間絶縁膜１０を形成し、
この層間絶縁膜１０に接続孔を形成した後、窒化チタン
等のバリア膜１１を形成し、さらにタングステンを埋め
込むようにタングステン層を堆積し、続いてＣＭＰを行
ってビア（プラグ）１２を形成する。その後、公知の方
法で、窒化チタン等のバリア膜１３を介してアルミ等か
らなる上層配線１４を形成する（図２（ｄ））。
この層間絶縁膜１０に接続孔を形成した後、窒化チタン
等のバリア膜１１を形成し、さらにタングステンを埋め
込むようにタングステン層を堆積し、続いてＣＭＰを行
ってビア（プラグ）１２を形成する。その後、公知の方
法で、窒化チタン等のバリア膜１３を介してアルミ等か
らなる上層配線１４を形成する（図２（ｄ））。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の銅配線の形成方法には次のような問題点があった。
すなわち、図２（ｃ）に示す工程において、配線溝５に
埋め込まれた銅配線８の上部表面が第１の層間絶縁膜４
の上部表面より下方まで研磨されてしまいリセスが形成
されるという問題があった。
来の銅配線の形成方法には次のような問題点があった。
すなわち、図２（ｃ）に示す工程において、配線溝５に
埋め込まれた銅配線８の上部表面が第１の層間絶縁膜４
の上部表面より下方まで研磨されてしまいリセスが形成
されるという問題があった。
【０００９】このようなリセスが形成されると、リセス
内、特に銅配線と層間絶縁膜による段差の隅にＣＭＰに
用いた研磨スラリが残留し（残留スラリ９）、その結
果、ビア抵抗が増大したり、配線が腐食して配線抵抗が
増大したりする。
内、特に銅配線と層間絶縁膜による段差の隅にＣＭＰに
用いた研磨スラリが残留し（残留スラリ９）、その結
果、ビア抵抗が増大したり、配線が腐食して配線抵抗が
増大したりする。
【００１０】ところで、特開平１０−１８９６０２号公
報には、２段階のＣＭＰ工程による埋め込み形のタング
ステンプラグの形成方法が開示されている。この形成方
法では、まず、コンタクト開孔を有するＢＰＳＧからな
る絶縁材料層上にタングステン層を形成してコンタクト
開孔中にタングステンを充填する。続いて、第１のＣＭ
Ｐ工程で、絶縁材料層上のタングステン層を除去する。
この工程の最終段階では、チタン窒化物およびチタン層
等のバリアを包含する金属残留物は完全に取り除かれる
が、絶縁材料層表面の高さ以下のタングステンの一部も
除去され、タングステンプラグに凹部ができる。第２の
ＣＭＰ工程では、この凹部を取り除くため、絶縁材料層
に関して選択的に働くＣＭＰを行い、絶縁材料層の一部
を取り除いて高さがタングステンプラグと同じか、また
は若干低めにする。
報には、２段階のＣＭＰ工程による埋め込み形のタング
ステンプラグの形成方法が開示されている。この形成方
法では、まず、コンタクト開孔を有するＢＰＳＧからな
る絶縁材料層上にタングステン層を形成してコンタクト
開孔中にタングステンを充填する。続いて、第１のＣＭ
Ｐ工程で、絶縁材料層上のタングステン層を除去する。
この工程の最終段階では、チタン窒化物およびチタン層
等のバリアを包含する金属残留物は完全に取り除かれる
が、絶縁材料層表面の高さ以下のタングステンの一部も
除去され、タングステンプラグに凹部ができる。第２の
ＣＭＰ工程では、この凹部を取り除くため、絶縁材料層
に関して選択的に働くＣＭＰを行い、絶縁材料層の一部
を取り除いて高さがタングステンプラグと同じか、また
は若干低めにする。
【００１１】しかしながら、このようなタングステンプ
ラグの形成方法の第１のＣＭＰ工程において、バリアを
含む金属残留物を完全に取り除き且つ絶縁材料層がほと
んど除去されない状態で第１のＣＭＰ操作を終了させる
には、金属に関して選択的に働くＣＭＰ条件、すなわち
絶縁材料に対して金属の研磨速度が十分に大きい条件で
ＣＭＰを行う必要がある。このようなＣＭＰ条件にする
ためには、通常、金属に対して選択性を有するエッチャ
ントの量を増大させるなど化学的な研磨作用を大きくす
ることにより行われるが、化学的な研磨作用を大きくし
すぎると、開孔内の金属が過剰に除去され、凹部がさら
に深くなる。凹部が深くなると後の第２のＣＭＰ工程で
絶縁材料層の研磨量を大きくしなければならず、研磨に
時間を要したり、絶縁材料層の薄膜化により絶縁性が損
なわれたりする虞が生じる。また、銅配線の形成におい
ては、凹部すなわちリセスが深くなると、残留スラリが
増大する他、配線抵抗が高くなったり、エレクトロマイ
グレーション耐性が低下して信頼性が損なわれる程度に
まで埋め込み銅配線が薄膜化されてしまう。さらに、バ
リア金属材料のエッチング耐性等の化学的安定性が配線
金属材料（銅）より高い場合、絶縁材料層上のバリア金
属を研磨している間に、溝内の配線金属がより速い速度
で研磨されるため、さらに深いリセスが形成されたり、
銅配線が過剰に薄膜化される。
ラグの形成方法の第１のＣＭＰ工程において、バリアを
含む金属残留物を完全に取り除き且つ絶縁材料層がほと
んど除去されない状態で第１のＣＭＰ操作を終了させる
には、金属に関して選択的に働くＣＭＰ条件、すなわち
絶縁材料に対して金属の研磨速度が十分に大きい条件で
ＣＭＰを行う必要がある。このようなＣＭＰ条件にする
ためには、通常、金属に対して選択性を有するエッチャ
ントの量を増大させるなど化学的な研磨作用を大きくす
ることにより行われるが、化学的な研磨作用を大きくし
すぎると、開孔内の金属が過剰に除去され、凹部がさら
に深くなる。凹部が深くなると後の第２のＣＭＰ工程で
絶縁材料層の研磨量を大きくしなければならず、研磨に
時間を要したり、絶縁材料層の薄膜化により絶縁性が損
なわれたりする虞が生じる。また、銅配線の形成におい
ては、凹部すなわちリセスが深くなると、残留スラリが
増大する他、配線抵抗が高くなったり、エレクトロマイ
グレーション耐性が低下して信頼性が損なわれる程度に
まで埋め込み銅配線が薄膜化されてしまう。さらに、バ
リア金属材料のエッチング耐性等の化学的安定性が配線
金属材料（銅）より高い場合、絶縁材料層上のバリア金
属を研磨している間に、溝内の配線金属がより速い速度
で研磨されるため、さらに深いリセスが形成されたり、
銅配線が過剰に薄膜化される。
【００１２】一方、このような問題を避けるために化学
的研磨作用を小さくして研磨速度比を小さくすると、絶
縁材料層上の金属膜を除去するのに時間を要する上、第
１のＣＭＰの停止のタイミングの判定が困難となり、絶
縁材料層上に金属が残留して配線間の短絡が生じたり、
あるいは絶縁材料を過剰に除去してしまい絶縁材料層の
絶縁性が損われるといった問題が生じる。
的研磨作用を小さくして研磨速度比を小さくすると、絶
縁材料層上の金属膜を除去するのに時間を要する上、第
１のＣＭＰの停止のタイミングの判定が困難となり、絶
縁材料層上に金属が残留して配線間の短絡が生じたり、
あるいは絶縁材料を過剰に除去してしまい絶縁材料層の
絶縁性が損われるといった問題が生じる。
【００１３】そこで本発明の目的は、ＣＭＰ工程に起因
するビア抵抗の増大や銅配線の腐食を抑制でき、素子特
性および信頼性に優れた半導体装置を容易に作製可能な
方法を提供することである。
するビア抵抗の増大や銅配線の腐食を抑制でき、素子特
性および信頼性に優れた半導体装置を容易に作製可能な
方法を提供することである。
【００１４】
【課題を解決するための手段】本発明は、ウェハ上に絶
縁膜を形成し、該絶縁膜の所定の箇所に溝または接続孔
を設ける工程と、全面にタンタル、窒化タンタルの少な
くとも一つでバリア膜を形成する工程と、前記溝または
接続孔を埋め込むように全面に銅または銅合金からなる
銅系金属膜を形成する工程と、前記バリア膜に対して前
記銅系金属膜の研磨速度が大きい第１の研磨剤を用いて
前記バリア膜の表面が露出するまで化学的機械的研磨法
により研磨する第１の研磨工程と、前記銅系金属膜に対
して前記バリア膜および前記絶縁膜の研磨速度が大きい
第２の研磨剤を用いて前記銅系金属膜の上面が前記絶縁
膜の上面と同じか或いは高くなるまで化学的機械的研磨
法により研磨する第２の研磨工程とを有する半導体装置
の製造方法に関する。
縁膜を形成し、該絶縁膜の所定の箇所に溝または接続孔
を設ける工程と、全面にタンタル、窒化タンタルの少な
くとも一つでバリア膜を形成する工程と、前記溝または
接続孔を埋め込むように全面に銅または銅合金からなる
銅系金属膜を形成する工程と、前記バリア膜に対して前
記銅系金属膜の研磨速度が大きい第１の研磨剤を用いて
前記バリア膜の表面が露出するまで化学的機械的研磨法
により研磨する第１の研磨工程と、前記銅系金属膜に対
して前記バリア膜および前記絶縁膜の研磨速度が大きい
第２の研磨剤を用いて前記銅系金属膜の上面が前記絶縁
膜の上面と同じか或いは高くなるまで化学的機械的研磨
法により研磨する第２の研磨工程とを有する半導体装置
の製造方法に関する。
【００１５】また本発明は、第２の研磨剤は、前記絶縁
膜に対して前記バリア膜の研磨速度が同等以上である上
記の半導体装置の製造方法に関する。
膜に対して前記バリア膜の研磨速度が同等以上である上
記の半導体装置の製造方法に関する。
【００１６】また本発明は、全面に第２の絶縁膜を形成
し、該第２の絶縁膜に前記銅系金属膜に達するように接
続孔を形成する工程と、全面にバリア膜を成膜し、次い
で該接続孔を埋め込むように全面に金属膜を形成する工
程と、前記第２の絶縁膜が露出するまで表面を平坦化し
て前記接続孔に金属が埋め込まれたプラグを形成する工
程とを有する上記の半導体装置の製造方法に関する。
し、該第２の絶縁膜に前記銅系金属膜に達するように接
続孔を形成する工程と、全面にバリア膜を成膜し、次い
で該接続孔を埋め込むように全面に金属膜を形成する工
程と、前記第２の絶縁膜が露出するまで表面を平坦化し
て前記接続孔に金属が埋め込まれたプラグを形成する工
程とを有する上記の半導体装置の製造方法に関する。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図１を用いて説明する。本実施の形態では配線溝に銅
系金属を埋め込むことによる配線の形成方法を例に挙げ
て説明するが、接続孔に銅系金属を埋め込むことによる
プラグ（ビア）の形成方法にも適用できる。
を図１を用いて説明する。本実施の形態では配線溝に銅
系金属を埋め込むことによる配線の形成方法を例に挙げ
て説明するが、接続孔に銅系金属を埋め込むことによる
プラグ（ビア）の形成方法にも適用できる。
【００１８】半導体基板１上に形成されたシリコン酸化
膜等の絶縁膜２上にシリコン窒化膜等のエッチングスト
ッパ膜３を介して第１の層間絶縁膜４を形成する。続い
て、フォトリソグラフィ工程を経てエッチングストッパ
膜に達する深さの配線溝を形成する。ここで、配線溝の
深さは、配線の厚さ、バリアの厚さ、及び後に行う第２
のＣＭＰによる研磨量を考慮して適宜設定されるが、２
００〜１５００Ａとなるように第１の層間絶縁膜の厚さ
を調整する。また、第１の層間絶縁膜の材料としては、
シリコン酸化膜やＢＰＳＧ膜（ボロン・リン・シリカ・
ガラス膜）やＳＯＧ膜（スピン・オン・ガラス膜）等が
挙げられる。
膜等の絶縁膜２上にシリコン窒化膜等のエッチングスト
ッパ膜３を介して第１の層間絶縁膜４を形成する。続い
て、フォトリソグラフィ工程を経てエッチングストッパ
膜に達する深さの配線溝を形成する。ここで、配線溝の
深さは、配線の厚さ、バリアの厚さ、及び後に行う第２
のＣＭＰによる研磨量を考慮して適宜設定されるが、２
００〜１５００Ａとなるように第１の層間絶縁膜の厚さ
を調整する。また、第１の層間絶縁膜の材料としては、
シリコン酸化膜やＢＰＳＧ膜（ボロン・リン・シリカ・
ガラス膜）やＳＯＧ膜（スピン・オン・ガラス膜）等が
挙げられる。
【００１９】続いて、タンタル（Ｔａ）或いは窒化タン
タル（ＴａＮ）等からなるバリア膜６を形成後、配線溝
を埋め込むように全面に銅を堆積して銅膜７を形成する
（図１（ａ））。
タル（ＴａＮ）等からなるバリア膜６を形成後、配線溝
を埋め込むように全面に銅を堆積して銅膜７を形成する
（図１（ａ））。
【００２０】ここで、銅膜に代えて銅合金膜を用いても
よい。銅合金としては、銅と銀からなる合金、銅とアル
ミニウムからなる合金、銅とアルミニウムとシリコンか
らなる合金が挙げられる。
よい。銅合金としては、銅と銀からなる合金、銅とアル
ミニウムからなる合金、銅とアルミニウムとシリコンか
らなる合金が挙げられる。
【００２１】また、バリア膜はタンタル又は窒化タンタ
ルからなる単層膜であってもよいし、タンタルと窒化タ
ンタルからなる積層膜であってもよい。バリア膜の厚さ
は、最終的な配線のサイズを考慮して配線溝のサイズ
（幅、深さ）に従って適宜設定されるが、１００〜１５
００Ａに設定できる。
ルからなる単層膜であってもよいし、タンタルと窒化タ
ンタルからなる積層膜であってもよい。バリア膜の厚さ
は、最終的な配線のサイズを考慮して配線溝のサイズ
（幅、深さ）に従って適宜設定されるが、１００〜１５
００Ａに設定できる。
【００２２】次に、通常の銅用のＣＭＰ条件で、銅を研
磨除去し、溝外部のバリア膜６上のの銅が完全に除去さ
れた時点で第１のＣＭＰを停止する。
磨除去し、溝外部のバリア膜６上のの銅が完全に除去さ
れた時点で第１のＣＭＰを停止する。
【００２３】第１のＣＭＰの終点は、ＣＭＰ装置に備え
たトルク検知器によりトルクが上昇し安定した時点を終
点とすることができる。タンタルあるいは窒化タンタル
は、銅に比べて著しく化学的安定性が高く、一般的な銅
用スラリに含有されるエッチャント等の化学的研磨成分
の影響を受けにくい。タリウム系金属は、フッ酸や発煙
硫酸、高濃度アルカリ溶液等の限られた液にしか溶解し
ない性質を有する。そのため、バリア膜６が第１のＣＭ
Ｐのストッパとして機能し、第１の層間絶縁膜を除去す
ることなく、第１の層間絶縁膜上の銅系金属をほぼ完全
に除去することができる。なお、この第１のＣＭＰの最
終段階では、通常、ＣＭＰの研磨剤の化学研磨性により
溝内の銅系金属の一部が除去され、リセスが形成される
（図１（ｂ））。
たトルク検知器によりトルクが上昇し安定した時点を終
点とすることができる。タンタルあるいは窒化タンタル
は、銅に比べて著しく化学的安定性が高く、一般的な銅
用スラリに含有されるエッチャント等の化学的研磨成分
の影響を受けにくい。タリウム系金属は、フッ酸や発煙
硫酸、高濃度アルカリ溶液等の限られた液にしか溶解し
ない性質を有する。そのため、バリア膜６が第１のＣＭ
Ｐのストッパとして機能し、第１の層間絶縁膜を除去す
ることなく、第１の層間絶縁膜上の銅系金属をほぼ完全
に除去することができる。なお、この第１のＣＭＰの最
終段階では、通常、ＣＭＰの研磨剤の化学研磨性により
溝内の銅系金属の一部が除去され、リセスが形成される
（図１（ｂ））。
【００２４】第１のＣＭＰに用いる第１の研磨剤として
は、バリア膜に対して銅系金属膜の研磨速度が大きけれ
ば特に制限はなく、ＣＭＰに用いられる市販の銅用研磨
スラリを適用することができる。バリア膜材料のタンタ
ル又は窒化タンタルは、前述のように銅系金属に比較し
て化学的安定性が非常に高いため、また従来、実際の製
品のバリア膜に使用されることがなかった経緯から、市
販の銅用研磨スラリで十分に適用できる。なお、第１の
ＣＭＰ後のリセスを浅くするために、銅に対する化学研
磨性を低下させて用いてもよい。
は、バリア膜に対して銅系金属膜の研磨速度が大きけれ
ば特に制限はなく、ＣＭＰに用いられる市販の銅用研磨
スラリを適用することができる。バリア膜材料のタンタ
ル又は窒化タンタルは、前述のように銅系金属に比較し
て化学的安定性が非常に高いため、また従来、実際の製
品のバリア膜に使用されることがなかった経緯から、市
販の銅用研磨スラリで十分に適用できる。なお、第１の
ＣＭＰ後のリセスを浅くするために、銅に対する化学研
磨性を低下させて用いてもよい。
【００２５】第１のＣＭＰ用の研磨剤としては、研磨砥
粒および酸化剤を含む研磨スラリが使用される。研磨砥
粒としては、アルミナ、シリカ、セリア、マンガン酸化
物等の無機粒子が挙げられる。酸化剤としては、過酸化
水素、硝酸鉄、ＫＩＯ3等が挙げられる。その他、銅の
腐食防止のために各種の酸やアルカリ又は緩衝剤を含む
ｐＨ調整剤を添加してもよい。ｐＨは４〜１３の範囲が
好ましい。
粒および酸化剤を含む研磨スラリが使用される。研磨砥
粒としては、アルミナ、シリカ、セリア、マンガン酸化
物等の無機粒子が挙げられる。酸化剤としては、過酸化
水素、硝酸鉄、ＫＩＯ3等が挙げられる。その他、銅の
腐食防止のために各種の酸やアルカリ又は緩衝剤を含む
ｐＨ調整剤を添加してもよい。ｐＨは４〜１３の範囲が
好ましい。
【００２６】本発明においては、銅系配線のバリアメタ
ルとして優れるタンタル又は窒化タンタルからなるバリ
ア膜が、第１のＣＭＰのストッパ膜としても機能するた
め、研磨スラリの選択の幅が広がる。すなわち、従来
は、層間絶縁膜に対する銅の研磨速度比が十分に大きい
研磨スラリを使用する必要があったが、本発明ではその
ような制約はなく、高価な研磨スラリを用いたり、層間
絶縁膜の材料種ごとに最適な研磨スラリを用いる必要が
なくなった。また、銅に対する化学的研磨性が比較的低
いスラリを使用することができるため、第１のＣＭＰ後
に発生するリセスを浅くすることができる。
ルとして優れるタンタル又は窒化タンタルからなるバリ
ア膜が、第１のＣＭＰのストッパ膜としても機能するた
め、研磨スラリの選択の幅が広がる。すなわち、従来
は、層間絶縁膜に対する銅の研磨速度比が十分に大きい
研磨スラリを使用する必要があったが、本発明ではその
ような制約はなく、高価な研磨スラリを用いたり、層間
絶縁膜の材料種ごとに最適な研磨スラリを用いる必要が
なくなった。また、銅に対する化学的研磨性が比較的低
いスラリを使用することができるため、第１のＣＭＰ後
に発生するリセスを浅くすることができる。
【００２７】次に、銅系金属膜に対してバリア膜および
第１の層間絶縁膜の研磨速度が大きい第２の研磨剤を用
いて第２のＣＭＰを行い、バリア膜および第１の層間絶
縁膜の一部を除去し、銅系金属膜の上面が第１の層間絶
縁膜の上面と同じか或いは高くなるまで研磨する。ここ
で、第２の研磨剤は、第１の層間絶縁膜に対してバリア
膜の研磨速度が同等以上であることが好ましい。
第１の層間絶縁膜の研磨速度が大きい第２の研磨剤を用
いて第２のＣＭＰを行い、バリア膜および第１の層間絶
縁膜の一部を除去し、銅系金属膜の上面が第１の層間絶
縁膜の上面と同じか或いは高くなるまで研磨する。ここ
で、第２の研磨剤は、第１の層間絶縁膜に対してバリア
膜の研磨速度が同等以上であることが好ましい。
【００２８】本発明によれば、銅系金属膜の上面が第１
の層間絶縁膜の上面と同じか或いは高くなるため、リセ
スを無くすことができ、残留スラリに起因する問題が生
じることがない。
の層間絶縁膜の上面と同じか或いは高くなるため、リセ
スを無くすことができ、残留スラリに起因する問題が生
じることがない。
【００２９】上記の第２の研磨剤としては、例えば、従
来の研磨スラリにフッ酸を含有させたものを用いること
ができる。フッ酸としては、バッファードフッ酸、希フ
ッ酸、あるいはフッ酸と過酸化水素混合物が好ましい。
フッ酸は、銅系材料よりもタンタル系材料に対して化学
的研磨性が高いため、バリア膜を容易に研磨除去するこ
とができる。また、研磨砥粒としてスラリに含有させる
無機粒子の種類や量、ｐＨによる粒子の凝集条件により
第１の層間絶縁膜、特にシリコン酸化膜からなる層間絶
縁膜の機械的研磨性を高めることができる。
来の研磨スラリにフッ酸を含有させたものを用いること
ができる。フッ酸としては、バッファードフッ酸、希フ
ッ酸、あるいはフッ酸と過酸化水素混合物が好ましい。
フッ酸は、銅系材料よりもタンタル系材料に対して化学
的研磨性が高いため、バリア膜を容易に研磨除去するこ
とができる。また、研磨砥粒としてスラリに含有させる
無機粒子の種類や量、ｐＨによる粒子の凝集条件により
第１の層間絶縁膜、特にシリコン酸化膜からなる層間絶
縁膜の機械的研磨性を高めることができる。
【００３０】次に、第２の層間絶縁膜１０を形成し、こ
の層間絶縁膜１０に接続孔を形成した後、窒化チタン等
のバリア膜１１を形成し、さらに接続孔にタングステン
等の導電性材料を埋め込むように全面に導電性材料層を
堆積し、続いてＣＭＰ等により平坦化を行ってプラグ１
２を形成する。その後、公知の方法で、窒化チタン等の
バリア膜１３を介してアルミ等からなる上層配線１４を
形成する（図１（ｄ））。
の層間絶縁膜１０に接続孔を形成した後、窒化チタン等
のバリア膜１１を形成し、さらに接続孔にタングステン
等の導電性材料を埋め込むように全面に導電性材料層を
堆積し、続いてＣＭＰ等により平坦化を行ってプラグ１
２を形成する。その後、公知の方法で、窒化チタン等の
バリア膜１３を介してアルミ等からなる上層配線１４を
形成する（図１（ｄ））。
【００３１】
【発明の効果】以上の説明から明らかなように本発明に
よれば、ＣＭＰ工程に起因するビア抵抗の増大や銅配線
の腐食を抑制でき、素子特性および信頼性に優れた半導
体装置を容易に作製可能な方法を提供することができ
る。
よれば、ＣＭＰ工程に起因するビア抵抗の増大や銅配線
の腐食を抑制でき、素子特性および信頼性に優れた半導
体装置を容易に作製可能な方法を提供することができ
る。
【図１】本発明の半導体装置の製造方法における配線形
成の工程断面図である。
成の工程断面図である。
【図２】従来の半導体装置の製造方法における配線形成
の工程断面図である。
の工程断面図である。
１ 基板 ２ 絶縁膜 ３ エッチングストッパ膜 ４ 第１の層間絶縁膜 ５ 配線溝 ６ バリア膜 ７ 銅膜 ８ 埋め込み銅配線 ９ 残留スラリ １０ 第２の層間絶縁膜 １１ バリア膜 １２ ビア（プラグ） １３ バリア膜 １４ 上層配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH33 JJ19 JJ33 KK09 KK11 KK12 KK21 KK32 MM01 MM05 MM12 MM13 NN06 NN07 QQ25 QQ37 QQ48 QQ49 QQ50 RR04 RR05 RR09 RR15 XX09 XX18
Claims (3)
- 【請求項１】 ウェハ上に絶縁膜を形成し、該絶縁膜の
所定の箇所に溝または接続孔を設ける工程と、全面にタ
ンタル、窒化タンタルの少なくとも一つでバリア膜を形
成する工程と、前記溝または接続孔を埋め込むように全
面に銅または銅合金からなる銅系金属膜を形成する工程
と、前記バリア膜に対して前記銅系金属膜の研磨速度が
大きい第１の研磨剤を用いて前記バリア膜の表面が露出
するまで化学的機械的研磨法により研磨する第１の研磨
工程と、前記銅系金属膜に対して前記バリア膜および前
記絶縁膜の研磨速度が大きい第２の研磨剤を用いて前記
銅系金属膜の上面が前記絶縁膜の上面と同じか或いは高
くなるまで化学的機械的研磨法により研磨する第２の研
磨工程とを有する半導体装置の製造方法。 - 【請求項２】 第２の研磨剤は、前記絶縁膜に対して前
記バリア膜の研磨速度が同等以上である請求項１記載の
半導体装置の製造方法。 - 【請求項３】 全面に第２の絶縁膜を形成し、該第２の
絶縁膜に前記銅系金属膜に達するように接続孔を形成す
る工程と、全面にバリア膜を成膜し、次いで該接続孔を
埋め込むように全面に金属膜を形成する工程と、前記第
２の絶縁膜が露出するまで表面を平坦化して前記接続孔
に金属が埋め込まれたプラグを形成する工程とを有する
請求項１又は２記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11086660A JP2000277612A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置の製造方法 |
| TW089105872A TW444256B (en) | 1999-03-29 | 2000-03-28 | Process for fabricating semiconductor device having reliable conductive layer and interlayer insulating layer |
| KR1020000015788A KR20000071498A (ko) | 1999-03-29 | 2000-03-28 | 전도성층 및 층간 절연층을 가진 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11086660A JP2000277612A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277612A true JP2000277612A (ja) | 2000-10-06 |
Family
ID=13893199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11086660A Pending JP2000277612A (ja) | 1999-03-29 | 1999-03-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000277612A (ja) |
| KR (1) | KR20000071498A (ja) |
| TW (1) | TW444256B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462762B1 (ko) * | 2002-06-18 | 2004-12-20 | 동부전자 주식회사 | 반도체 소자의 구리 배선 형성 방법 |
| KR100467815B1 (ko) * | 2002-07-25 | 2005-01-24 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| US6864169B2 (en) | 1999-08-10 | 2005-03-08 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6867139B2 (en) | 2001-06-06 | 2005-03-15 | Nec Corporation | Method of manufacturing semiconductor device |
| JP2005072238A (ja) * | 2003-08-25 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6890846B2 (en) | 2001-12-18 | 2005-05-10 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| US7906346B2 (en) | 2007-08-07 | 2011-03-15 | Renesas Electronics Corporation | Method for manufacturing a magnetic memory device and magnetic memory device |
| CN106684706A (zh) * | 2015-11-09 | 2017-05-17 | 三菱电机株式会社 | 半导体激光器及其制造方法 |
| WO2017110808A1 (ja) * | 2015-12-24 | 2017-06-29 | 大日本印刷株式会社 | 配線構造体とその製造方法および電子装置 |
| US9761463B2 (en) | 2014-07-08 | 2017-09-12 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
-
1999
- 1999-03-29 JP JP11086660A patent/JP2000277612A/ja active Pending
-
2000
- 2000-03-28 KR KR1020000015788A patent/KR20000071498A/ko active IP Right Grant
- 2000-03-28 TW TW089105872A patent/TW444256B/zh active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864169B2 (en) | 1999-08-10 | 2005-03-08 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device |
| US6867139B2 (en) | 2001-06-06 | 2005-03-15 | Nec Corporation | Method of manufacturing semiconductor device |
| US6890846B2 (en) | 2001-12-18 | 2005-05-10 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| KR100462762B1 (ko) * | 2002-06-18 | 2004-12-20 | 동부전자 주식회사 | 반도체 소자의 구리 배선 형성 방법 |
| KR100467815B1 (ko) * | 2002-07-25 | 2005-01-24 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2005072238A (ja) * | 2003-08-25 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7906346B2 (en) | 2007-08-07 | 2011-03-15 | Renesas Electronics Corporation | Method for manufacturing a magnetic memory device and magnetic memory device |
| US9761463B2 (en) | 2014-07-08 | 2017-09-12 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
| CN106684706A (zh) * | 2015-11-09 | 2017-05-17 | 三菱电机株式会社 | 半导体激光器及其制造方法 |
| CN106684706B (zh) * | 2015-11-09 | 2019-06-28 | 三菱电机株式会社 | 半导体激光器及其制造方法 |
| WO2017110808A1 (ja) * | 2015-12-24 | 2017-06-29 | 大日本印刷株式会社 | 配線構造体とその製造方法および電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000071498A (ko) | 2000-11-25 |
| TW444256B (en) | 2001-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5954975A (en) | Slurries for chemical mechanical polishing tungsten films | |
| JP2659918B2 (ja) | 同平坦面の金属層および二酸化シリコン層の形成方法 | |
| US6251786B1 (en) | Method to create a copper dual damascene structure with less dishing and erosion | |
| JP3076244B2 (ja) | 多層配線の研磨方法 | |
| US6184124B1 (en) | Method of making embedded wiring system | |
| JPH11238709A (ja) | 銅のための化学的機械的研磨（ｃｍｐ）スラリおよびその使用方法 | |
| US20020061635A1 (en) | Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same | |
| JP2003086548A (ja) | 半導体装置の製造方法及びその研磨液 | |
| JP3904578B2 (ja) | 半導体装置の製造方法 | |
| JP2000277612A (ja) | 半導体装置の製造方法 | |
| JP3033574B1 (ja) | 研磨方法 | |
| JP3524076B2 (ja) | 化学機械研磨方法 | |
| US6326305B1 (en) | Ceria removal in chemical-mechanical polishing of integrated circuits | |
| KR100338272B1 (ko) | 매립 금속배선의 형성방법 | |
| US20220367244A1 (en) | Titanium-containing diffusion barrier for cmp removal rate enhancement and contamination reduction | |
| JP2004165434A (ja) | 半導体装置の製造方法 | |
| JP2005072238A (ja) | 半導体装置の製造方法 | |
| JP2002343794A (ja) | 埋め込み配線の形成方法 | |
| US11545389B2 (en) | Titanium-containing diffusion barrier for CMP removal rate enhancement and contamination reduction | |
| JP4507457B2 (ja) | 半導体装置の製造方法 | |
| JP2953566B2 (ja) | ウェハ研磨剤およびこれを用いた半導体装置の製造方法 | |
| US6699785B2 (en) | Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects | |
| JP2001110769A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000091278A (ja) | 半導体装置の製造方法 | |
| KR20000008433A (ko) | 반도체 소자의 텅스텐 플러그 형성방법 |