CN101127351A

CN101127351A - 高密度沟槽金属氧化物半导体场效应晶体管(mosfet)中的栅极接触与导路

Info

Publication number: CN101127351A
Application number: CNA2006101096505A
Authority: CN
Inventors: 谢福渊
Original assignee: Individual
Current assignee: Individual
Priority date: 2006-08-14
Filing date: 2006-08-14
Publication date: 2008-02-20

Abstract

一个沟槽金属氧化物半导体场效应晶体管(MOSFET)单元，它包含一个被一源区域围绕的沟槽栅极，而此源区域被安置在衬底底部表面上的漏极区域之上的基体区域包围着。该MOSFET单元还包含一个埋设的沟槽多晶硅栅极导路，它电接触到该沟槽MOSFET的沟槽栅极。用作栅极导路的该埋设沟槽多晶硅栅极导路，以增加栅极传输面积并增加到栅极接触金属的接触面积以降低栅极电阻。

Description

高密度沟槽金属氧化物半导体场效应晶体管(MOSFET)中的栅极接触与导路

技术领域

本发明一般所涉及到的是功率半导体器件的单元构造，器件结构与制作过程。更细地说，本发明所述乃是关于一个新的改进的单元构造，器件结构以及对于制作一个具有改进的源金属接触的沟槽半导体功率器件的改进的工艺方法。

背景技术

通常的为高密度沟槽MOSFET器件构成栅极接触与栅极导路的技术，面对着一个不良的金属阶状覆盖的技术难题，在单元的间距缩小时，这将导致不可靠的电接触和高的栅极电阻。当金属氧化物半导体场效应晶体管(MOSFET)单元密度增大到每平方英寸2亿个单元(200百万/平方英寸)以上且其单元间距减小到1.8微米或甚至更小的线度时，这种技术上的困难尤为显著。当沟槽的宽度减小到0.4微米以下时，由于沟槽面积内掺杂的多晶硅较少，引起高的栅极电阻。这些不良的接触和高的栅极电阻对器件的性能造成负面的影响，并且产品的信赖性也降低了。

图1A与图1B是一常规的MOSFET器件10的俯视图和侧向横截面视图，该器件构成于一个N+半导体衬底15之中；而此衬底15具有一个第一种导电类型的漏极区，例如，一个在底部表面上形成的N+衬底。该沟槽MOSFET单元形成在第一种导电类型的外延层20的上面，例如，是在具有比衬底的杂质浓度还低的N-外延层的上面。一个第二种导电类型的基体区域25，例如一个P-基体区域25，形成在外延层20之中，而该基体区域25包含一个第一种导电类型的源区域30，如N+源区域30。每一个MOSFET单元还进而包括一个安置在一个沟槽内的多晶硅栅极，该沟槽则由栅极氧化物层40与其周围的外延层20相绝缘。一个NSG与BPSG层45把该MOSFET从上部加以绝缘，该NSG与BPSG层45还具有一个栅极金属开口，以使栅极接触金属层50可以接触该沟槽栅极35，并且还有一个源-基体接触开口，以使源金属55可以接触源区域30。按照由专利5,763,915与6,838,722所作的披露，栅极金属50进而能接触一个宽沟槽多晶硅栅极接触60。但是，如图1A所示，当该栅极金属沉积到该栅极金属接触开口之中时，在金属层50内会形成一个金属空隙，这将造成对栅极的不良接触并导致产生一个高的接通电阻。当该栅极金属接触开口由于该接触开口的大的高度宽度比例而具有高的纵横比值时，就会产生这种空隙。而且，由于接触开口的形成具有分阶状的角落以及角落附近的金属涂层不是良好的涂层，该栅极金属接触的形成就具有不良的阶状涂层。如图1B中器件10的俯视图所示，栅极金属50安置在源极焊盘55之间，并且栅极金属50被安排得接触位于右下角上的栅极焊盘70形成栅极导路，以得到低的栅极电阻。以直径不大于2mil的邦钉金线75与80把源极焊盘55与栅极焊盘70连接到接线框90上。

图1C是一个连接到接线框架90的MOSFET单元10’，通过邦钉铝线70’连接各个源极焊盘，铝线80’连接栅极焊盘70。如图1C中所示，由于源极焊盘占据了大部分上部表面积，且栅极导路50安置得恰好与在邦钉过程中很容易带有直径大于10mil铝线的源极焊盘55相邻接，而在95处发生栅极-源极的短路。关于图1D，这是一个防止如图1C所示的源一栅极短路的器件结构10″。栅极导路被消除了。不过，这样的结构具有的问题是，在活动的面积内没有栅极导路将使得栅极电阻增大。

因此，在半导体器件中的制造工艺中，特别是对于沟槽功率MOSFET的设计和制作，仍然需要提供一种新的单元构造，器件结构和制作方法，以能解决这些困难与设计局限性。尤其是，需要在保持低的栅极电阻的同时，要求能克服栅极接触金属不良的阶状涂层的难题，特别是对于具有大的纵横比值的栅极接触开口的情形更是如此，并且晶体管单元的尺寸应充分地减小以增大沟槽半导体单元的密度。

发明内容

所以，本发明的一个目的，就是要提供新的和改进的方法来构成一个可靠的栅极接触金属层，同时还能保持低的栅极电阻并能防止栅极-源极短路，这样，以上讨论的技术困难便可获得解决。

具体地说，本发明的一个目的就是要提供一新的并改进了的单元结构和制作方法，以利用氧化物刻蚀继之以硅刻蚀开一个栅极导路沟槽和一个源-基体接触沟槽来形成一个埋设的沟槽多晶硅栅极导路和形成一个源极-基体金属接触。然后该源-基体接触沟槽和栅极导路接触沟槽用化学蒸汽沉积方法填充一个金属塞，以保证实现可靠的源极基体接触以及到沟槽多晶硅栅极的栅极导路接触。

本发明的另一个方面，是要以一个源体沟槽接触和栅极导路沟槽接触形成的埋设沟槽多晶硅栅极导路来减低源体接触电阻和栅极电阻，该栅极导路沟槽接触进一步由一个与顶部厚金属具有较大接触面积的薄的低电阻层所覆盖。该薄的低电阻层形成一个从源体接触沟槽的上部开口和该栅极导路接触沟槽至源体接触金属塞和栅极导路沟槽接触的良好接触。

本发明的另一个方面是进一步减少栅极电阻；在安置于一个沟槽多晶硅栅极导路顶部的一个沟槽栅极接触塞上面的源极金属层内形成一个开口。该沟槽栅极接触塞被形成为Ti/TiN/W塞，作为栅极导路以接触该埋设多晶硅沟槽，用以降低栅极电阻，它位于源极金属开口区域之中。

简单的说，在一个被推荐的方案中，本发明披露了一个沟槽金属氧化物半导体场效应晶体管(MOSFET)器件，它包含一个由一源区域包围的沟槽栅极，而该源区域则被包含于安置在衬底底部表面上的漏极区域之上的基体区域之中。该MOSFET器件还包含一个电连接到埋在一个绝缘层下面的沟槽栅极的埋设沟槽多晶硅栅极导路，作为栅极导路通过一个栅极接触塞连接到一栅极金属焊盘，上述栅极接触塞被安置于穿过一绝缘层开的栅极接触沟槽内部。在一个被推荐的方案中，该埋设沟槽多晶硅栅极导路的宽度较该沟槽栅极宽。在一个被推荐的方案中，该埋设的沟槽多晶硅栅极导路的一部分实际上与该沟槽栅极一样宽。在一个被推荐的方案中，该在绝缘层内开的栅极接触沟槽进而延伸进一个安置于该埋设沟槽多晶硅栅极导路内的掺杂多晶硅内部，此处该栅极接触沟槽还填充以一个栅极接触金属塞。在一个被推荐的方案中，该接触金属塞进而包含一个包围着一个作为栅极接触金属塞的钨芯的Ti/TiN阻挡层。在一个被推荐的方案中，该MOSFET器件还包含一个低电阻导电层，它覆盖着该栅极接触金属塞上表面，以减小栅极电阻。在一个推荐的方案中，该MOSFET器件还包含一个覆盖该MOSFET的顶部表面的源极金属，此处，该源极金属还有一个安置于一活动区域栅极接触塞的区域内的源极金属开口，而该栅极接触塞是填充于一个穿过该绝缘层开的栅极接触沟槽内的。在一个推荐的方案全中，该MOSFET器件还包含一个穿过绝缘层开的进入到源区和体区域内的并且用源-体接触金属塞填充的源体接触沟槽。在一个推荐的方案中，该源体接触金属塞还包含一个Ti/TiN阻挡层，它围绕着一个作为源体接触金属的钨芯。在一个被推荐的方案中，该MOSFET器件还包含一个薄的电阻减小导电层，它安置在覆盖着绝缘层的上表面并接触栅极接触金属塞和源体接触塞，以此使该电阻减小导电层具有较栅极接触金属塞和源极接触金属塞的顶部面积大的面积，以减小栅极电阻和源体电阻。在一个推荐的方案中，该填充在栅极接触沟槽和源体接触沟槽内的栅极和源体接触金属塞包含一个实际上是圆柱形的塞子。在一个推荐的方案中，该MOSFET器件还包含一个N-沟道MOSFET器件。在一个推荐的方案中，该MOSFET器件还包含一个P-沟道MOSFET器件。在一个推荐的方案中，该源体接触沟槽和栅极接触沟槽还包含一个穿过覆盖MOSFET器件上表面的一个氧化物层用氧化物刻蚀形成的氧化物沟槽。在一个推荐的方案中，该源体接触沟槽和栅极接触沟槽还包含一个用氧化物刻蚀接着用硅刻蚀形成的硅沟槽，以伸延源体接触沟槽进入到硅衬底以及伸延栅极接触沟槽进入埋设的沟槽多晶硅栅极导路。在一个推荐的方案中，该源体接触沟槽和栅极接触沟槽还包含一个用干氧化刻蚀和硅刻蚀开的沟槽，借此源体接触沟槽和栅极接触沟槽的临界尺寸得以较好地控制。在一个推荐的方案中，该源体接触沟槽还包含一个用干氧化物刻蚀和硅刻蚀接着用一湿氧化物层形成不规则形状的沟槽侧壁。在一个推荐的方案中，该薄电阻减少导电层包含一个钛(Ti)层。在一个推荐的方案中，该薄电阻减少导电层包含一个氮化钛(TiN)层。

这个发明还进一步披露了一个制作沟槽金属氧化物半导体场效应晶体管(MOSFET)器件的方法。该方法还包含一个构成具有为源极区域围绕着的沟槽栅极的MOSFET单元的步骤，而此源极区域又包含于一个安排于衬底底表面上的漏极区域上面的基体区域内。该方法还包含一个开一个电连接到沟槽栅极的埋设沟槽多晶硅栅极导路的步骤，并且覆盖该埋设沟槽多晶硅栅极导路于一个绝缘层下面，作为一个栅极导路。在一个被推荐的方案中，该方法还包含一个步骤，它是用一个绝缘层来把该MOSFET单元加以覆盖，并使用接触光罩以在源极和基体区域内部开出一个栅极接触沟槽和一个源-体接触沟槽。在一个被推荐的方案中，该方法还包含一个步骤，它是用接触金属塞把栅极接触沟槽和源-体接触沟槽填充起来。在一个被推荐的方案中，用接触金属塞填充栅极接触沟槽和源体接触沟槽的步骤还包含一个用包围一个作为接触金属塞的钨核的Ti/TiN的阻挡层填充这些接触沟槽的步骤。毫无疑问，本发明的这些及其他一些目的与优点，对于那些熟悉一般制作工艺的工作者，在阅读过下面被推荐方案的详细说明之后，将会非常清楚；在各个绘图中，对这些被推荐的方案作了具体说明。

附图说明

图1A是一常规MOSFET器件的侧向横截面视图。

图1B至图1D，是一常规MOSFET器件的三个备用的俯视图。

图2A与图2B，是两个本发明中具有埋设的沟槽多晶硅栅极导路的MOSFET器件的俯视图，而图2C与图2D则为图2A与图2B中MOSFET器件的两个横截面视图。

图2E，是图2A中的MOSFET器件接线连到接线框架的一个俯视图。

图3A与图3B，是本发明另一个具有埋设的沟槽多晶硅栅极导路的MOSFET器件的两个俯视图，而图3C与图3D则为图3A与图3B MOSFET器件的两个横截面视图。

图3E与图3F，分别是与一连线框架相连接的，图3A中MOSFET器件的俯视图与侧向横截面视图。

图4，是本发明中另一个具有埋设的沟槽多晶硅栅极导路的MOSFET器件的俯视图。

图5A至图5E，是说明制作如图2A至图2E所示的MOSFET器件的加工步骤的一系列侧向横截面视图。

图5D’至图5E’，是说明制作如图3A至图3E所示的MOSFET器件的加工步骤的两个侧向横截面视图。

具体实施方式

关于本发明的第一个被推荐的方案，请参阅图2A至图2E，其中的金属氧化物半导体场效应晶体管(MOSFET)器件100承载于一个有外延层110的衬底105之上。该MOSFET器件100包含一个沟槽栅极120，它安置在其壁上形成一个栅极绝缘层115的沟槽之中。一个掺有第二种导电类型杂质，如P-型杂质的基体区域125伸延在这些沟槽栅极120之间。该P-基体区域125包含一个掺有第一种导电类型杂质，如N+杂质的源极区域130。该源极区域130形成在外延层围绕着的这些沟槽栅极125的上部表面附近。伸延在沟槽栅极的上部的该P基体区域125及源区域130之上的半导体衬底的上部表面，被一个NSG与BPSG保护层135覆盖着。在此保护绝缘层135的上面形成一个源金属层140和栅极金属层150。

为了改良对于窄的沟槽栅极120的栅极金属接触，建构了一个埋设的多重沟槽160，并在其中填充以多晶硅。在保护绝缘层135之上建构了一个填充以Ti/TiN/W塞子170的栅极接触开口，该埋设的多晶硅沟槽接触栅极金属150。还生成了一个埋设的多晶硅沟槽160作为栅极导路以减小因窄的沟槽栅极120引起的栅极电阻。此外，为了改善源金属层140对源区130的接触，在保护绝缘层135内生成了许多以钨塞180填充的沟槽源极接触。这些钨塞180被一个Ti/TiN阻挡层(图中未具体示出)包围着。这些接触沟槽要开得穿过该NSG-BPSG保护层135以接触源区域130与P-基体125。对于这些源接触沟槽与塞子的构造与结构的附加细节说明在相关的申请的待批专利中予以披露，在此不予描述。图2E是一个俯视图，它示出源金属140以铝线185与接线框架195相连接，以及栅极金属150以铝线190与该接线框架相连接。因为埋设的沟槽多晶硅栅极导路160被绝缘且被埋没在源金属140的下面，现在就不用担心由于建构成如图2A至图2D所示的那种埋设的沟槽多晶硅160会引发源-栅极的短路。

图3A至图3D是有关本发明的另一个MOSFET器件100’。该MOSFET器件100’与在图2A至图2D中所示的MOSFET器件100相类似。此MOSFET器件100’承载于形成了外延层110的衬底105之上。MOSFET器件100包含一个安置于一个沟槽内的沟槽栅极120，该沟槽的壁上有栅极绝缘层115形成。一个掺有第二种导电类型杂质，例如P-型杂质的基体区域125伸延于这些沟槽栅极120之间。该P-基体区域125包含着一个掺有第一种导电类型杂质，如N+杂质的源区域130。该源区域130建构在围绕着沟槽栅极125的外延层的上表面附近。伸延在该沟槽栅极，P基体区域125以及源区域130之上部的半导体衬底的上表面被一个NSG保护层与一个BPSG保护层135覆盖着。在保护层135的上部建构了一个源金属层140与栅极金属层150。

为了改良对栅极120的栅极金属接触，建构了一个埋设的多晶硅沟槽160，并填充以多晶硅。一个填充以Ti/TiN/W塞160’的栅极接触开口建构于保护绝缘层135和该埋设的多晶硅沟槽之中，用以接触该栅极金属150。此外，为了改良源金属层140对那些源区域130的接触，在保护性绝缘层135之中建构了一些填充以钨塞180的沟槽源接触。这些钨塞180由一个Ti/TiN阻挡层(未具体示出)包围着。这些接触沟槽要开得穿过那些NSG-BPSG保护层135以接触源区域130与P-基体125。为了减小栅极电阻，在源金属层140中建构了一个开口140’。一个Ti/TiN/W塞160’建构在该埋设的多晶硅沟槽160之中，作为栅极导路以减小栅极电阻，它位于源金属开口140’的区域之内。图3E与图3F是一个俯视图和一个侧向横截面视图，所示的源金属140是以铝线185与接线框195相连接，而栅极金属150是以铝线190与该接线框相连接。由于建构的作为Ti/TiN/W塞160’的埋设的沟槽多晶硅栅极导路160’安置得远离源金属开口140’中的铝线185，就不必担心源-栅极短路。如图3A中所示的那样，电流流动的方向是沿着一个平行于栅极金属接触塞160’的方向。

图4所示，是另一个MOSFET器件100″，它具有与如图3A至图3E中所示的相似的器件结构。该MOSFET器件100″也有一个被导电阻挡层包围着的由钨构成的栅极接触塞160″，即Ti/TiN/W塞子作为栅极导路。其仅有的不同是，建构在埋设的多晶硅沟槽160上部的栅极接触塞160″并不伸延在器件100″的全部长度之上，同时还有一个开口允许电流既能沿平行于该栅极接触塞160″的方向流动，也能沿着穿过栅极接触塞160″的开口面积的垂直方向198流动，实际上是在器件100″的中心部分提供的。

本发明中所披露的栅极导路及栅极接触与常规的栅极导路及栅极接触具有很大的区别。如图1A所示，该栅极接触50’是在氧化物层45中开出的。与相对照，在图2D中所示填充以钨接触塞170的栅极接触开得穿过氧化物层135且也穿过在沟槽中的掺杂多晶硅160以起栅极导路的功能，从而实现了更良好的电接触。如图1A中所示的栅极接触50’填充以诸如铝的单一金属，该铝金属是溅射到栅极接触开口内的，这常会形成空隙50′′，而本发明中的栅极接触则为钨塞。该钨塞是以化学蒸汽沉积(CVD)方法构成的，而化学气体则具有好得多的得填充性能，可以填充窄而而深的接触开口且不产生空隙。CVD方法适合于半导体工业中临界线度(CD)小于0.4微米(ums)的电路加工。如图1A所示，用以使栅极接触金属50’直接接触栅极导路50的栅极导路60要求的沟槽宽度大于栅极沟槽35。相应的，在本发明中如图2C所示在活动区域的埋设的多晶硅沟槽栅极导路160则可开成与栅极沟槽120相同的沟槽宽度。这仅仅要求用以使沟槽栅极接触塞170接触栅极金属150的栅极沟槽多晶硅栅极导路160具有较大的宽度。因此，在一个被推荐的方案中，至少有一个沟槽多晶硅栅极导路具有与沟槽栅极2C相同的沟槽宽度。

图5A至图5E是一系列说明如图2A至图2D所示的MOSFET器件制作步骤的侧向横截面视图。图5A，是应用沟槽光罩(未示出)在衬底205支撑着的外延层210中开出多重沟槽208。进行一个氧化工艺以形成一个覆盖该沟槽壁的氧化物层。该沟槽用一种牺牲性氧化物进行氧化，以除去在开出该沟槽的过程中被等离子损坏的硅层。接着，建构一个氧化物层215，随之再沉积一个多晶硅层220以充填该沟槽并覆盖其上部表面，然后再掺以N+杂质。该多晶硅层220被刻蚀掉，随之则是以用P-型杂质进行的P-基体注入。然后用加温的方法来使该P-基体225扩散到外延层210中。在图5C中，使用了一个源光罩228，随之用N型杂质进行源注入。接着，用加温的方法来扩散源区域230。在图5D-1与5D-2中，一个非掺杂的氧化物(NSG)层与BPSG层240被沉积在该上部表面。应用了一个接触光罩来进行接触刻蚀，以氧化物刻蚀穿过该BPSG与NSG层240的氧化物刻蚀成接触开口，随之进行硅刻蚀以在源区域230与基体区域225中把接触开口开得更深些，也进入到栅极导路沟槽220，如图5D-2所示。于是，该MOSFET器件就包含一个源-基体接触沟槽与栅极导路塞沟槽，此沟槽具有一个先用穿过氧化物层，例如，该BPSG与NSG层的氧化物刻蚀方法形成的氧化物沟槽。该源-基体接触沟槽与栅极导路塞沟槽还进而包含一个应用氧化物刻蚀之后接着进行硅刻蚀而形成的硅沟槽。该氧化物刻蚀与硅刻蚀可以是干的氧化物刻蚀与硅刻蚀，由此可使源-基体接触沟槽的临界尺寸(CD)得到较好的控制。然后该源基体接触沟槽与栅极导路塞沟槽分别填充以Ti/TiN/W层245与250。在图5E-1与5E-2中，一个低电阻金属层260沉积到了该顶部表面之上。该低电阻金属层可由Ti/AlCu或Ti/TiN/AlCu构成，以保证建立良好的电接触。接着进行金属刻蚀使该金属层成型为源金属焊盘260与栅极金属焊盘270，分别电接触于源基体沟槽塞245与栅极导路沟槽塞250。参阅图5D’，它是一个补充的接触沟槽开口方法，在活动区域内开出栅极导路接触沟槽250’，随之，通过形成如图5E’中所示的源金属焊盘260与栅极金属焊盘270来做成如图3与图4中所示的另一个被推荐的方案。

在本发明中披露了一个安置在一衬底上的沟槽半导体器件，它包含一个接触于该沟槽半导体器件的沟槽栅极的埋设的沟槽多晶硅栅极导路，而且是埋设在绝缘层之下用作栅极导路以增大栅极传输区接触区和对栅极接触金属的接触区，从而减小栅极电阻。在一个被推荐的方案中，该埋设的沟槽多晶硅栅极导路较该沟槽栅极具有更大的宽度。在一个被推荐的方案中。该埋设的沟槽多晶硅栅极导路的一部分具有实际上与该沟槽栅极相同的宽度。在一个被推荐的方案中，该半导体器件还包含一个在该绝缘层与一个在埋设的沟槽栅极导路内安置的掺杂多晶硅层中开出的栅极接触沟槽。并在其中填充以接触金属塞。在一个被推荐的方案中，该接触金属塞还包含一个围绕着一个作为栅极金属塞的钨芯的Ti/TiN阻挡层。在一个被推荐的方案中，该半导体器件还包含一个覆盖于该沟槽半导体器件上表面的源金属，此源金属还有一源金属开口，它安置在通过该绝缘层开出的栅极接触沟槽中的栅极接触塞之上的一个区域内。

尽管对本发明所作的描述是通过目前推荐的方案，但是可想而知，这样的披露不应解释为是局限性的。那些对本项技术熟悉的工作者在读过以上披露后无疑会作出多种多样的修改和替换。因而可以期望，附加的诸项权力要求应解释为涵盖所有那些属于本发明范围并符合本发明精神实质的替换与修改。

Claims

1.一个沟槽式金属氧化物半导体场效应晶体管(MOSFET)器件包含一个由一源区域围绕的沟槽栅极，而此源区域则被包含在安置于衬底底部表面上的漏极区域上面的基体区域之内，其中所述的MOSFET单元还包含：

一个埋设沟槽多晶硅栅极导路电接触于上述的埋设在一绝缘层之下的沟槽栅极作为栅极导路，通过一栅极接触塞连接于栅极金属焊盘，该栅极金属塞则安置于穿过上述的绝缘层开出的栅极接触沟槽之中。

2.在权利要求1的MOSFET器件之中：

上述埋设的沟槽多晶硅栅极导路具有较上述沟槽栅极更大的宽度。

3.在权利要求1的MOSFET器件之中：

上述埋设的沟槽多晶硅栅极导路的一部分具有实际上与上述沟槽栅极相同的宽度。

4.在权利要求1的MOSFET器件之中：

在上述的绝缘层中开出的上述栅极接触沟槽还延伸到安置于上述埋设的沟槽多晶硅栅极导路内的掺杂多晶硅之中，所述的栅极接触沟槽还填充以栅极接触金属塞。

5.在权利要求4的MOSFET器件之中：

该接触金属塞还包含一个围绕着作为栅极接触金属塞的钨芯的Ti/TiN阻挡层。

6.权利要求4的MOSFET器件还包含：

一个覆盖在所述接触金属塞顶部表面的低阻导电层以进而减小栅极电阻。

7.权利要求1的MOSFET器件还包含：

一个覆盖着所述MOSFET上部表面的源金属，此处所述的源金属还具有一个源金属开口，它安置在活动区域的范围内，栅极接触塞填充于穿过所述绝缘层开出的所述栅极接触沟槽之中。

8.权利要求1的MOSFET器件还包含：

一个在所述的源极和基极区域内通过所述的绝缘层开出的源基体接触沟槽，并填充以一个源基体接触金属塞。

9.在权利要求8的MOSFET器件之中：

该源基体接触金属塞还包含一个围绕着作为源基体接触金属的钨芯的Ti/TiN阻挡层。

10.权利要求5的MOSFET器件还包含：

一个安置在顶部表面的薄的电阻减小导电层覆盖于所述的绝缘层并接触于所述的栅极接触金属塞与源基体接触金属塞，由此使得所述的电阻减小导电层具有较所述的栅极接触金属塞与源基体接触塞的顶部表面更大的面积以减小所述的栅极电阻与源一基体电阻。

11.在权利要求8的MOSFET器件之中：

填充于所述的栅极接触沟槽与所述的源一基体接触沟槽之内的所述栅极接触金属塞和所述的源一基体接触金属塞包含一个实际为圆柱形的塞。

12.在权利要求1的MOSFET器件之中：

上述的MOSFET器件还包含一个N-沟道MOSFET器件。

13.在权利要求1的MOSFET器件之中：

上述的MOSFET器件还包含一个P-沟道MOSFET器件。

14.在权利要求8的MOSFET器件之中：

该源基体接触沟槽与所述的栅极接触沟槽还包含一氧化物沟槽，它是由穿过覆盖于所述MOSFET器件上部表面的氧化物层的氧化物刻蚀形成的。

15.在权利要求8的MOSFET器件之中：

该源基体接触沟槽与所述的栅极接触沟槽还包含一硅沟槽，它是在一个氧化物刻蚀之后用硅刻蚀形成的，以把所述的源-基体接触沟槽延伸到硅衬体之内，并把所述的栅接触沟槽延伸到埋设的沟槽多晶硅栅极导路。

16.在权利要求8的MOSFET器件之中：

该源基体接触沟槽与所述的栅极接触沟槽还包含用干的氧化物与硅刻蚀开出的沟槽，以此使所述源基体接触沟槽与所述栅极接触沟槽的临界尺寸(CD)得到较好的控制。

17.在权利要求8的MOSFET器件之中：

该源基体接触沟槽还包含一个用干的氧化物与硅刻蚀开出的沟槽，随之再用(湿的氧化物层)[L1]以形成不规则形状的沟槽侧壁。

18.在权利要求10的MOSFET器件之中：

所述的薄的电阻减小导电层还包含一个钛(Ti)层。

19.在权利要求10的MOSFET器件之中：

所述的薄的电阻减小导电层还包含一个氮化钛(TiN)层。

20.一个安置于衬底上的沟槽半导体器件包含：

一个埋设的沟槽多晶硅栅极导路，它电接触于一个所述沟槽半导体器件的沟槽栅极，并埋设在一个绝缘层之下作为栅极导路以增大对栅极接触金属的栅极传输区域的接触面积，以减小栅极电阻。

21.在权利要求20的沟槽半导体器件中：

上述的埋设沟槽多晶硅栅极导路较上述沟槽栅极宽。

22.在权利要求20中的沟槽半导体器件中：

所述埋设沟槽多晶硅栅极导路的一部分实际上与上述沟槽栅极一样宽。

23.权利要求20的沟槽半导体器件中还包含：

一个在所述绝缘层内和一个安置于所述埋设沟槽栅极导路内的掺杂多晶硅层内开的栅极接触沟槽，并在其中填充以一个接触金属塞。

24.权利要求23中的沟槽半导体器件中：

该接触金属塞还包含一个Ti/TiN阻挡层，它围绕着一个作为栅极接触金属塞的钨芯。

25.权利要求20的沟槽半导体器件中还包含：

一个覆盖着上述沟槽半导体器件上表面的源极金属，此处所述源极金属还有一个安置在一个栅极接触塞上面区域内的源极金属开口，上述栅极接触塞填充于穿过所述绝缘层开的栅极接触沟槽内。

26.一种制作沟槽金属氧化物半导体场效应晶体管(MOSFET)器件的方法包含一个用一个被源极区域包围着的沟槽栅极形成所述MOSFET单元的步骤，而该源极区域又包含在一个安置在衬底部表面的一个漏极区域上面的体区域内，该方法还包含：

开一个电接触于所述沟槽栅极的埋设沟槽多晶硅栅极导路，并把所开的沟槽多晶硅栅极导路覆盖于一个绝缘层下，作为一个栅极导路。

27.权利要求26中的方法还包含：

用一绝缘层覆盖所述MOSFET器件并用一个接触光罩来开一个栅极接触沟槽和一个源体接触沟槽进入到所述源区和体区内部。

28.权利要求27的方法还包含：

用一些接触金属塞来填充上述的栅极接触沟槽和源-体接触沟槽。

29.在权利要求28的方法之中：

所述用接触金属塞来填充上述的栅极接触沟槽和源-体接触沟槽的步骤还包含一个用Ti/TiN阻挡层包围的钨芯作为接触金属塞来填充所述的这些接触沟槽的步骤。

30.一种在一衬底上面制作沟槽半导体器件的方法包含：

开一个埋设沟槽多晶硅栅极导路，它电接触到所述沟槽半导体器件的沟槽栅极，作为一个栅极导路并且把上述埋设沟槽多晶硅栅极导路覆盖在一绝缘层的下面。

31.权利要求30的方法还包含：

在所述绝缘层内开一个栅极接触沟槽并且所述栅极接触沟槽有一个接触金属塞。

32.在权利要求31的方法中：

所述用一个接触金属塞填充上述栅极接触沟槽的步骤还包含一个用一个以Ti/TiN阻挡层包围的钨芯作为栅极接触金属塞填充所述沟槽的步骤。

33.权利要求32的方法中还包含：

用一个具有源极金属开口的源极金属覆盖所述沟槽半导体器件的上表面，该源极金属开口是在填充于穿过所述绝缘层开的栅极接触沟槽内的栅极接触塞上面区域内开的。