CN102412153A - 降低射频ldmos器件中栅电阻的方法 - Google Patents

降低射频ldmos器件中栅电阻的方法 Download PDF

Info

Publication number
CN102412153A
CN102412153A CN2010102918113A CN201010291811A CN102412153A CN 102412153 A CN102412153 A CN 102412153A CN 2010102918113 A CN2010102918113 A CN 2010102918113A CN 201010291811 A CN201010291811 A CN 201010291811A CN 102412153 A CN102412153 A CN 102412153A
Authority
CN
China
Prior art keywords
polysilicon
gate
groove
tungsten
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102918113A
Other languages
English (en)
Inventor
张帅
王海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102918113A priority Critical patent/CN102412153A/zh
Publication of CN102412153A publication Critical patent/CN102412153A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种降低射频LDMOS器件中栅电阻的方法，其为在刻蚀多晶硅形成多晶硅栅极之后，包括如下步骤：在硅片上淀积二氧化硅；采用CMP工艺，平整化二氧化硅至多晶硅栅极表面；采用光刻工艺在多晶硅栅极上定义出用来填充金属的槽的位置，而后刻蚀形成槽；淀积钨以填充槽；CMP工艺研磨钨至二氧化硅表面，形成金属栅。本发明的方法，通过在多晶硅栅极中刻蚀出槽，并在其中填充钨来形成金属栅，能大幅降低栅的电阻。

Description

降低射频LDMOS器件中栅电阻的方法
技术领域
本发明涉及一种降低射频LDMOS器件中栅电阻的方法。
背景技术
DMOS是目前RF射频工艺中的常用器件之一。基于LDMOS可以形成低成本，高性能高集成度的RFLDMOS被应用于高频通信领域以及其他对于速度要求很高的应用领域。普通的RFLDMOS结构如图1所示。为了提高器件的响应频率，如何提高工作频率，降低栅电阻是一个很难的问题，目前在栅上作钛合金工艺，即使是全自对准工艺，工艺较为复杂，并且由于材料电阻率的原因，相比纯金属栅电阻较大，不能满足射频类LDMOS的要求。
发明内容
本发明要解决的技术问题是提供一种降低射频LDMOS器件中栅电阻的方法，其能满足射频类LDMOS器件的要求。
为解决上述技术问题，本发明的降低射频LDMOS器件中栅电阻的方法，在刻蚀多晶硅形成多晶硅栅极之后，包括如下步骤：
1)在硅片上淀积二氧化硅，所述二氧化硅的厚度大于所述多晶硅栅极台阶的高度；
2)采用化学机械研磨工艺，平整化所述二氧化硅至多晶硅栅极表面；
3)采用光刻工艺在所述多晶硅栅极上定义出用来填充金属的槽的位置，而后刻蚀该位置处的多晶硅形成槽；
4)淀积钨以填充所述槽；
5)化学机械研磨工艺研磨所述钨至所述二氧化硅表面，形成金属栅。
本发明的降低RF LDMOS器件中栅电阻的方法，在多晶硅栅上利用光刻定义多晶硅栅上面槽的区域，并利用金属钨填进槽里；然后进行化学研磨的方法，以保证只有栅的槽或孔里面有金属钨，然后在金属钨上面作接触孔引入栅电压。采用本发明的方法，通过在多晶硅栅极里的槽内填充钨工艺，在RFLDMOS器件中制备出金属栅，大幅度降低了栅的电阻，由此提高了RF LDMOS器件的传输频率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为本发明的方法流程图；
图2至图8为与本发明的流程相应的结构示意图。
具体实施方式
本发明的降低射频LDMOS器件中栅电阻的方法，为一种LDMOS器件中金属栅的制备方法。该制备方法为在刻蚀多晶硅形成多晶硅栅极(见图2和图3)之后，包括如下步骤(见图1)：
1)在硅片上淀积二氧化硅，二氧化硅的厚度大于多晶硅栅极台阶的高度(见图4)；其中二氧化硅的厚度最佳为多晶硅栅极台阶高度的1.5倍左右。
2)采用化学机械研磨工艺，平整化处理二氧化硅至多晶硅栅极表面(见图5)。
3)采用光刻工艺在多晶硅栅极上定义出用来填充金属的槽的位置，而后刻蚀该位置处的多晶硅，在多晶硅中形成槽(见图6)。槽的深度最大为多晶硅厚度的1/2，具体数值可根据栅电阻的要求来设计，即栅电阻要求越低，槽也相应地越深。在一实例中，槽的深度为0.2微米。上述多晶硅中的槽也可以设计为在多晶硅栅极中的孔。槽或孔的刻蚀可采用干法刻蚀工艺。形成槽后，多晶硅包槽的距离小于1μm。
4)接着淀积钨，以填充多晶硅栅极中的槽(见图7)，使钨填满槽并覆盖在二氧化硅表面。
5)而后采用化学机械研磨工艺研磨钨至二氧化硅表面，形成本发明所要制备的金属栅(见图8)。
后续进行层间介质的生长和在钨上形成由钨填充的栅极接触孔连到外接电路等。
在本发明的制备方法中，用来做多晶硅栅极的多晶硅可为非晶化的多晶硅、自掺杂的多晶硅或注入扩散形成的多晶硅，多晶硅的厚度大于2000埃。

Claims (4)

1.一种降低射频LDMOS器件中栅电阻的方法，其特征在于，在刻蚀多晶硅形成多晶硅栅极之后，包括如下步骤：
1)在硅片上淀积二氧化硅，所述二氧化硅的厚度大于所述多晶硅栅极台阶的高度；
2)采用化学机械研磨工艺，平整化所述二氧化硅至多晶硅栅极表面；
3)采用光刻工艺在所述多晶硅栅极上定义出用来填充金属的槽的位置，而后刻蚀该位置处的多晶硅，在所述多晶硅内形成槽；
4)淀积钨以填充所述槽；
5)化学机械研磨工艺研磨所述钨至所述二氧化硅表面，形成金属栅。
2.按照权利要求1所述的方法，其特征在于：步骤一中所述二氧化硅的厚度为所述多晶硅栅极台阶高度的1.5倍。
3.按照权利要求1所述的方法，其特征在于：步骤三中槽的最大深度为多晶硅厚度的1/2。
4.按照权利要求1至3中任一项所述的方法，其特征在于：所述多晶硅为掺杂多晶硅。
CN2010102918113A 2010-09-26 2010-09-26 降低射频ldmos器件中栅电阻的方法 Pending CN102412153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102918113A CN102412153A (zh) 2010-09-26 2010-09-26 降低射频ldmos器件中栅电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102918113A CN102412153A (zh) 2010-09-26 2010-09-26 降低射频ldmos器件中栅电阻的方法

Publications (1)

Publication Number Publication Date
CN102412153A true CN102412153A (zh) 2012-04-11

Family

ID=45914169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102918113A Pending CN102412153A (zh) 2010-09-26 2010-09-26 降低射频ldmos器件中栅电阻的方法

Country Status (1)

Country Link
CN (1) CN102412153A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231543A (zh) * 2018-01-11 2018-06-29 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165882A (en) * 1999-04-02 2000-12-26 Advanced Micro Devices, Inc. Polysilicon gate having a metal plug, for reduced gate resistance, within a trench extending into the polysilicon layer of the gate
CN101127351A (zh) * 2006-08-14 2008-02-20 谢福渊 高密度沟槽金属氧化物半导体场效应晶体管(mosfet)中的栅极接触与导路
US20080164537A1 (en) * 2007-01-04 2008-07-10 Jun Cai Integrated complementary low voltage rf-ldmos
US20100163992A1 (en) * 2008-12-31 2010-07-01 Kim Mi-Young Semiconductor device and method for fabricating the same
CN101777582A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 一种可提高栅氧可靠性的ldmos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165882A (en) * 1999-04-02 2000-12-26 Advanced Micro Devices, Inc. Polysilicon gate having a metal plug, for reduced gate resistance, within a trench extending into the polysilicon layer of the gate
CN101127351A (zh) * 2006-08-14 2008-02-20 谢福渊 高密度沟槽金属氧化物半导体场效应晶体管(mosfet)中的栅极接触与导路
US20080164537A1 (en) * 2007-01-04 2008-07-10 Jun Cai Integrated complementary low voltage rf-ldmos
US20100163992A1 (en) * 2008-12-31 2010-07-01 Kim Mi-Young Semiconductor device and method for fabricating the same
CN101777582A (zh) * 2010-01-12 2010-07-14 上海宏力半导体制造有限公司 一种可提高栅氧可靠性的ldmos器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231543A (zh) * 2018-01-11 2018-06-29 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法
CN108231543B (zh) * 2018-01-11 2020-08-11 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法

Similar Documents

Publication Publication Date Title
US10916468B2 (en) Semiconductor device with buried local interconnects
TWI715543B (zh) 為了效能及閘極填充的最佳化的閘極輪廓
CN105895528B (zh) 通过有源区轮廓控制高度的半导体制造的方法
CN110364571A (zh) 半导体装置的形成方法
CN103413763B (zh) 超级结晶体管及其形成方法
CN107919328A (zh) 通过形成顶部宽且底部窄的伪栅电极来减少金属栅极悬置
TW201320250A (zh) 垂直記憶體單元
US10504747B2 (en) Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
CN104952928A (zh) 一种栅漏电容缓变的超结功率器件及其制造方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103545364A (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
CN104795445A (zh) 一种低损耗的超结功率器件及其制造方法
CN105633042B (zh) 超高纵横比接触件
CN101673763B (zh) Ldmos晶体管及其制备方法
CN108091574A (zh) 金属氧化物半导体场效应晶体管及其制作方法
TWI434372B (zh) 利用含矽遮罩形成溝渠的方法
CN109509721B (zh) 半导体元件及其制作方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN102412153A (zh) 降低射频ldmos器件中栅电阻的方法
CN103903969A (zh) 浮栅的制备方法
CN102412127A (zh) “t”形金属栅电极的制作方法
CN103094329B (zh) 具有深赝埋层的锗硅hbt器件及其制造方法
CN101630680B (zh) 半导体装置及其制作方法
US20210288160A1 (en) Semiconductor device and method for fabricating the same
CN102412306A (zh) 沟槽栅结型场效应晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120411