CN101383356A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN101383356A
CN101383356A CN200810213770.9A CN200810213770A CN101383356A CN 101383356 A CN101383356 A CN 101383356A CN 200810213770 A CN200810213770 A CN 200810213770A CN 101383356 A CN101383356 A CN 101383356A
Authority
CN
China
Prior art keywords
layer
monocrystalline
family
semiconductor layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810213770.9A
Other languages
English (en)
Other versions
CN101383356B (zh
Inventor
T·巴尔维奇
D·K·萨达那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101383356A publication Critical patent/CN101383356A/zh
Application granted granted Critical
Publication of CN101383356B publication Critical patent/CN101383356B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体结构及其形成方法。提供了一种包含单晶IV族半导体的半导体衬底。在半导体层的一部分上外延生长单晶晶格失配的IV族半导体合金层，同时掩蔽所述半导体层的另一部分。调整所述晶格失配的IV族半导体合金层的顶部部分的成分以基本上匹配所述单晶化合物半导体层的晶格常数，随后在所述单晶晶格失配的IV族半导体合金层上外延生长所述单晶化合物半导体层。这样，就在相同的半导体衬底上提供了具有所述IV族半导体层和所述单晶化合物半导体层的结构。IV族半导体器件例如硅器件以及化合物半导体器件例如具有激光发射能力的GaAs器件，都可以形成在所述半导体衬底的相同的光刻层上。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体结构，并且具体而言，涉及具有在相同的光刻层上的晶格失配的半导体层的半导体结构及其制造方法。
背景技术
部分地由于可获得IV族元素半导体衬底，在半导体工业中，通常采用基于IV族元素(例如硅)的半导体器件和/或基于锗的半导体器件来形成半导体芯片。具体而言，在半导体工业中，通常可以低成本地获得包含硅、硅锗合金或者硅碳合金的硅基半导体。在硅衬底的情况下，在大规模制造中通常采用300mm直径的晶片。因而，在包含硅的衬底上形成的基于IV族元素的半导体器件具体而言硅基器件，形成了在半导体芯片中使用的大多数半导体部件。
化合物半导体是包括元素周期表中的两个或者更多的不同族的元素的半导体。化合物半导体是二元、三元或者四元的，即可以具有两种、三种或者四种不同的元素。示例性的III-V二元化合物半导体包括AlN、AlP、AlAs、GaN、GaP、GaAs、InP、InAs、InSb等等。示例性的II-VI化合物半导体包括ZnS、ZnSe、ZnTe、CdTe、HgTe等等。示例性的三元化合物半导体包括AlInGaP、AlGaAs、InGaN和CdHgTe。示例性的四元化合物半导体包括InGaAsP。
由化合物半导体形成的半导体器件可提供超过硅基半导体器件的性能优点。例如，与硅相比，GaAs具有较高的饱和电子速度以及较高的电子迁移率，这可以得到更高的器件操作频率。并且，与可比较的尺寸的硅基器件相比，在高频操作期间，GaAs器件一般具有较高的击穿电压并产生较少的噪声。而且，GaAs的带结构包含在导带与价带之间的直接带隙，这确保了光的发射。出于上述原因，在通讯器件、微波器件以及雷达系统中采用GaAs电路。相似的，在一些半导体应用中，其他化合物半导体提供了超越硅的明显的优点。
一般而言，与IV族半导体元素相比，上述形成的化合物半导体和/或半导体器件也具有一些缺点。例如，化合物半导体的机械强度往往比IV族半导体元素要差，特别是与硅相比。化合物半导体衬底的制造也比IV族半导体元素衬底特别是硅衬底难。这是因为地球上含有以硅酸盐的形式存在的丰富的硅，而与硅酸盐相比，化合物半导体材料往往比较稀少。而且，化合物半导体很少具有稳定的氧化物，而二氧化硅却易于形成并作为稳定的介质材料。
因此，希望在IV族半导体元素衬底中集成化合物半导体材料以形成基于IV族元素的半导体器件和化合物半导体器件，从而利用它们各自的优点。然而，单晶化合物半导体材料与单晶IV族半导体元素的集成已经证明是具有挑战性的，这是因为一般形成化合物半导体的处理方法不同于标准半导体的处理技术。而且，由于IV族半导体元素与化合物半导体之间的晶格失配，在包括单晶IV族半导体元素的衬底上形成单晶化合物半导体层典型地涉及两种半导体材料的接合。
将化合物半导体材料集成到IV族半导体元素衬底中的现有方法是在IV族半导体元素衬底上生长厚缓冲层，然后淀积化合物半导体层，该方法的缺点是需要厚外延生长缓冲层。而且，在化合物半导体层淀积之后，仅仅化合物半导体层被暴露在衬底的顶部上，这样使得对化合物半导体层之下的IV族半导体元素部分不能进行进一步的处理。该方法对于同时应用化合物半导体材料和IV族半导体材料的半导体器件同样非常不方便。
鉴于上述情况，需要提供具有在相同的光刻层上的相互邻近的IV族半导体材料和化合物半导体材料的半导体结构。
此外，需要这样的半导体结构及其制造方法，该半导体结构具有在相同的光刻层上的晶格失配的半导体层例如IV族半导体元素层和化合物半导体层。
此外，需要半导体结构及其经济的制造方法，该半导体结构被形成在硅衬底上并具有在相同的光刻层处的暴露的IV族半导体元素层和暴露的化合物半导体层，该暴露的IV族半导体元素层用于形成基于IV族半导体元素的器件，该暴露的化合物半导体层用于形成化合物半导体器件。
发明内容
通过提供一种结构和制造方法，使单晶IV族半导体层和与其晶格失配(即，与所述单晶IV族半导体层具有不同的晶格参数)的单晶半导体层位于相同的衬底的相同的光刻层上，本发明满足了上述的需要。优选地，所述晶格失配的单晶半导体层包括单晶化合物半导体。
根据本发明，提供了包含单晶IV族半导体的半导体衬底。在所述半导体层的一部分上外延生长单晶晶格失配的IV族半导体合金层，而掩蔽所述半导体层的另一部分。调整所述晶格失配的IV族半导体合金层的顶部部分的成分以基本上匹配所述单晶化合物半导体层的晶格常数，随后在所述单晶晶格失配的IV族半导体合金层上外延生长所述单晶化合物半导体层。这样，就在相同的半导体衬底上提供了具有所述IV族半导体层和所述单晶化合物半导体层的结构。IV族半导体器件例如硅器件以及化合物半导体器件例如具有激光发射能力的GaAs器件，都可以形成在所述半导体衬底的相同的光刻层上。
根据本发明的一个方面，提供了一种半导体结构，包括：
处理衬底；
掩埋绝缘体层，邻接所述处理衬底；
至少一个单晶IV族半导体结构，具有第一晶格常数，邻接所述掩埋绝缘体层，并包括选自硅、锗、碳及其合金的材料；
单晶晶格失配的IV族半导体合金层，位于所述掩埋绝缘体层上，并包含具有第三晶格常数的顶部部分，其中第二晶格常数在所述第一晶格常数与所述第三晶格常数之间；以及
单晶化合物半导体层的叠层。
所述单晶化合物半导体层的叠层包含：
第一单晶化合物半导体层，邻接所述单晶晶格失配的IV族半导体合金层并具有与所述第二晶格常数基本上相同的第三晶格常数；
第二单晶化合物半导体层，邻接并外延对准所述第一单晶化合物半导体层；以及
第三单晶化合物半导体层，邻接并外延对准所述第二单晶化合物半导体层。
所述至少一个单晶IV族半导体结构包括波导。
所述波导从远离所述叠层直到第一距离具有增加的截面面积，其中所述距离是连接所述波导内的给定点与所述叠层内的任一点的所有矢量中的最短矢量的量值，并且在垂直于所述最短矢量的平面内测量所述截面面积。
所述半导体结构还包括邻接所述叠层和所述波导的近红外透明层。
所述第二单晶化合物半导体层包括具有直接带隙并能够放大或者发射激光的材料。
所述第一单晶化合物半导体层和所述第三单晶化合物半导体层包括GaAs1-xPx，并且所述第二单晶化合物半导体层包括GaAs1-yNy，其中x的范围为约0.001到约0.999，以及y的范围为约0.001到大约0.10。
所述第一单晶化合物半导体层的长度约1μm到约1cm以及宽度约200nm到约20μm，其中所述长度大于所述宽度。
所述第二单晶化合物半导体层的厚度约1nm到约100nm，以及所述第一和第三单晶化合物半导体层的厚度约50nm到约3μm。
所述第二单晶化合物半导体层的垂直高度的范围在所述波导的垂直高度的范围之内。
根据本发明的另一方面，提供了另一种半导体结构，包括：
处理衬底；
掩埋绝缘体层，邻接所述处理衬底；
第一单晶IV族半导体层，垂直邻接所述掩埋绝缘体层并具有第一晶格常数，以及包括选自硅、锗、碳及其合金的材料；
第二单晶IV族半导体层，垂直邻接所述掩埋绝缘体层，与所述第一单晶IV族半导体层分离，并且包含具有所述第一晶格常数，并包括与所述第一单晶IV族半导体结构相同的材料；
单晶晶格失配的IV族半导体合金层，垂直邻接所述第二单晶IV族半导体层并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数不同于所述第一晶格常数；以及
至少一个单晶化合物半导体层，邻接所述单晶晶格失配的IV族半导体合金层并具有第三晶格常数，其中所述第二晶格常数为在所述第一晶格常数与所述第三晶格常数之间，其中所述第一单晶IV族半导体结构的顶表面与所述至少一个单晶化合物半导体层的顶表面在相同的光刻层上。
在一个实施例中，所述第一单晶IV族半导体结构的所述顶表面与所述至少一个单晶化合物半导体层的所述顶表面的垂直距离小于1000nm。
根据本发明的又一方面，提供了又一种半导体结构，包括：
处理衬底；
掩埋绝缘体层，邻接所述处理衬底；
单晶IV族半导体层，垂直邻接所述掩埋绝缘体层并具有第一晶格常数，并且包括选自硅、锗、碳及其合金的材料；
单晶晶格失配的IV族半导体合金层，垂直邻接所述掩埋绝缘体层并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数不同于所述第一晶格常数；以及
至少一个单晶化合物半导体层，邻接所述单晶晶格失配的IV族半导体合金层并具有第三晶格常数，其中所述第二晶格常数在所述第一晶格常数与所述第三晶格常数之间，其中所述第一单晶IV族半导体结构的顶表面与所述至少一个单晶化合物半导体层的顶表面是在相同的光刻层上。
在一个实施例中，所述第一单晶IV族半导体结构的所述顶表面与所述至少一个单晶化合物半导体层的所述顶表面的垂直距离小于1000nm。
根据本发明的又一个方面，提供了一种形成半导体结构的方法，包括：
提供绝缘体上半导体层，其具有单晶IV族半导体层并具有第一晶格常数，其中所述单晶IV族半导体层包括选自硅、锗、碳及其合金的材料；
在所述单晶IV族半导体层中形成至少一个隔离沟槽，并且由所述单晶IV族半导体层的剩余部分形成第一区域和第二区域，其中所述第一与第二区域通过所述至少一个隔离沟槽分离；
使用无机掩蔽层或者近红外波长透明层掩蔽所述第一区域；
形成单晶晶格失配的IV族半导体合金层，所述单晶晶格失配的IV族半导体合金层邻接所述第二区域并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数不同于所述第一晶格常数；以及
邻接所述单晶晶格失配的IV族半导体合金层外延生长至少一个单晶化合物半导体层，其中所述单晶化合物半导体层具有第三晶格常数，其中所述第二晶格常数为在所述第一晶格常数与所述第三晶格常数之间。
在一个实施例中，形成所述单晶IV族半导体合金层包括：
直接在所述第二区域上形成IV族区域，其中所述IV族区域包括不同于所述单晶IV族半导体层的元素的IV族元素；以及
退火所述IV族区域和所述第二区域以扩散在所述另一IV族区域与所述第二区域之间的成分界面(compositional interface)，从而形成具有梯度(graded)或均匀的成分的单合金区域，所述单合金区域构成所述单晶IV族半导体合金。
在另一个实施例中，形成所述单晶晶格失配的IV族半导体合金层包括直接在所述第二部分上选择性外延淀积单晶晶格失配的IV族半导体合金层，而所述单晶晶格失配的IV族半导体合金层在所述无机掩蔽层或者所述近红外波长透明层之上基本不生长。
在另一个实施例中，形成所述单晶晶格失配的IV族半导体合金层包括：直接在所述第二部分上非选择性外延淀积单晶晶格失配的IV族半导体合金层，而在所述无机掩蔽层或者所述近红外波长透明层上形成非单晶IV族半导体合金；以及从所述无机掩蔽层或者所述近红外波长透明层之上去除所述非单晶IV族半导体合金。
在形成所述单晶晶格失配的IV族半导体合金层之前，减薄所述第二区域。
由所述第一区域形成至少一个单晶IV族半导体结构。所述至少一个单晶IV族半导体结构是波导。
所述波导从远离所述叠层直到第一距离具有增加的截面面积，其中所述距离是连接所述波导内的给定点与所述叠层内的任一点的所有矢量中的最短矢量的量值，并且在垂直于所述最短矢量的平面内测量所述截面面积。
外延生长至少一个单晶化合物半导体层，包括：
直接在所述单晶晶格失配的IV族半导体合金层上外延生长所述第三晶格常数的第一单晶化合物半导体层；
直接在所述第一单晶化合物半导体层上外延生长第二单晶化合物半导体层；以及
直接在所述第二单晶化合物半导体层上外延生长第三单晶化合物半导体层。
附图说明
图1A-1H示出了第一示例性半导体结构在各种制造阶段时的垂直截面视图；
图2A-2F示出了第二示例性半导体结构在各种制造阶段时的垂直截面视图；
图3A-3F示出了第三示例性半导体结构在各种制造阶段时的垂直截面视图；
图4A-4C示出了第四示例性半导体结构在各种制造阶段时的垂直截面视图；
图5A-5C示出了第五示例性半导体结构。图5A是顶部到底部的视图；图5B是沿面B-B’的垂直截面视图；以及图5C是沿平面C-C’的垂直截面视图。
具体实施方式
如上所述，本发明涉及一种半导体结构及其制造方法，该半导体结构具有在相同的光刻层上的晶格失配的半导体层，现在将通过附图进行详细描述。应当注意，相似和对应的元素被参考为相似的参考标号。
本发明提供了一种结构和方法，用于具有在相同的半导体衬底的相同的光刻层上的不同的晶格常数的多个单晶半导体层。在本发明优选的实施例中，描述了IV族半导体层和具有不同的晶格常数的单晶化合物半导体层。此外，描述了具体的示例性的结构，其包含可以产生或放大激光的单晶化合物半导体层的叠层，以及可以引导激光的至少一个单晶IV族半导体结构。本领域的技术人员可以通过这里描述的结构得到其他有用的结构。
参考图1A，根据本发明的第一实施例的第一示例性结构包括绝缘体上半导体衬底，其包括处理衬底10的、掩埋绝缘体层20以及单晶IV族半导体层29。处理衬底10包括半导体材料，例如硅、硅碳合金、硅锗合金、硅碳锗合金、GaAs、InAs、另一III-V化合物半导体材料或者II-IV化合物半导体中的一种。优选地，处理衬底10是硅衬底。掩埋绝缘体层20可能包括介质材料，例如氧化物或者氮化物。优选地，掩埋绝缘体层20包括氧化硅。
单晶IV族半导体层29包括硅、锗、碳或者其合金。例如，单晶IV族半导体层29可能是单晶硅层、单晶锗层、是或者不是梯度的成分的单晶硅锗合金层、单晶硅碳合金层、或者单晶硅锗碳合金层。单晶IV族半导体层29的厚度约100nm到约6μm。单晶IV族半导体层29是本征或者由电杂质例如B、Ga、In、P、As和Sb所掺杂的。单晶IV族半导体层29具有第一晶格常数。例如，对于硅层，第一晶格常数基本上在300K时为0.543095nm，或者对于锗层，第一晶格常数基本上在300K时为0.564613nm。通过IV族元素的适宜的合金可以得到第一晶格常数的其他值。
参考图1B，光刻构图并蚀刻单晶IV族半导体层29以在单晶IV族半导体层29中形成至少一个隔离沟槽T。在本领域中，光刻构图和蚀刻至少一个隔离沟槽T的方法是公知的。在形成至少一个隔离沟槽T之后，在单晶IV族半导体层29的剩余部分形成第一区域30和第二区域30’。第一区域30和第二区域30’是由至少一个隔离沟槽T所分开的。第一区域30和第二区域30’具有第一晶格常数。
参考图1C，由无机掩蔽层40来掩蔽第一区域30。这样来实施，通过在第一和第二区域(30，30’)之上淀积无机掩蔽层40并光刻构图和蚀刻在第二区域30’之上的无机掩蔽层40的部分，而由光致抗蚀剂的剩余部分(未示出)保护在第一区域30之上的无机掩蔽层40的部分。无机掩蔽层40可能包括可以经受随后的高温处理条件例如半导体材料的外延的任何无机材料。无机材料层40包括介质材料、半导体材料、金属或者其组合。无机掩蔽层40在随后的处理中保护第一区域30。无机掩蔽材料包括在选择性外延时半导体基本上不淀积在其上的介质材料。例如，无机掩蔽层40包括氧化硅或者氮化硅。无机掩蔽层40的厚度约10nm到约1μm。
无机掩蔽层40的剩余部分的边缘与第二区域30’之间的交叠可以变化。在一个实施例中，无机掩蔽层40的剩余部分的边缘可能基本上与第二区域30’的边缘一致。在另一实施例中，无机掩蔽层40的剩余部分的边缘可能位于第二区域30’的一部分之上。在又一实施例中，无机掩蔽层40的剩余部分的边缘可以位于至少一个隔离沟槽T之中。在实施例中，采用选择性淀积，即仅仅从半导体表面生长材料并抑制从介质表面生长半导体材料，无机掩蔽层40的剩余部分的边缘与第二区域30’之间的交叠没有任何重要的作用。在实施例中，采用非选择性淀积，即从半导体表面与介质表面都生长材料，优选无机掩蔽层40的剩余部分的边缘接触第二区域30’。
参考图1D，减薄第二区域30’以形成减薄的第二区域30”。例如通过对无机掩蔽层40有选择性的反应离子蚀刻方法实现第二区域30’的减薄。减薄的第二区域30”的厚度可能从约5nm到约5μm，并且优选约10nm到约300nm。
参考图1E，直接在减薄的第二区域30”上外延生长单晶晶格失配的IV族半导体合金层50。单晶晶格失配IV族半导体合金层50包括至少两种IV族元素。单晶晶格失配的IV族半导体合金层50包括选自碳、硅和锗中的至少两种元素。例如，单晶晶格失配的IV族半导体合金层50包括硅锗合金。单晶晶格失配的IV族半导体合金层50的厚度约5nm到大约4μm，并且优选约50nm到大约3μm。
单晶晶格失配的IV族半导体合金层50的顶部部分具有第二晶格常数，其不同于第一区域30以及减薄的第二区域30”的第一晶格常数。可以通过采用其中成分和晶格参数逐渐变化的梯度层用于单晶晶格失配的IV族半导体合金层50，来实现这一点。因而，单晶晶格失配的IV族半导体合金层50与第一区域30的第一晶格常数是“晶格失配”的。然而，晶格匹配的程度是这样的，单晶晶格失配的IV族半导体合金层50外延对准减薄的第二区域30”。第二晶格常数基本上匹配接下来将在单晶晶格失配的IV族半导体合金层50上形成的化合物半导体材料的晶格常数。虽然通过一个单晶晶格失配的IV族半导体合金层50来描述本发明，但是这里也可以明确考虑彼此具有不同的晶格参数的多个单晶晶格失配的IV族半导体合金层的叠层。
单晶晶格失配的IV族半导体合金层50可由选择性外延生长而成，其中单晶晶格失配的IV族半导体合金层50的材料是在减薄的第二区域30”上生长的，而在无机掩蔽层40上不生长或者生长很少的材料。一般而言，在选择性外延方法中，在非晶绝缘体表面上生长晶体半导体材料是被抑制的。
可选地，单晶晶格失配的IV族半导体合金层50由非选择性外延生长，其中单晶晶格失配的IV族半导体合金层50的材料是在减薄的第二区域30”上生长的，而在无机掩蔽层40上生长多晶或者非晶IV族半导体合金层(未示出)，该多晶或者非晶IV族半导体合金层基本上与单晶晶格失配的IV族半导体合金层50具有相同的成分。在该情况下，去除多晶或者非晶IV族半导体合金层，例如，通过湿法蚀刻、反应离子蚀刻或者通过平坦化。此外，根据需要凹进单晶晶格失配的IV族半导体合金层50以形成图1E的结构。
参考图1F，直接在单晶晶格失配的IV族半导体合金层50上外延生长单晶化合物半导体层60。单晶化合物半导体层60的晶格常数基本上与单晶晶格失配IV族半导体合金层50的第二晶格常数相同。单晶化合物半导体层60包括可在单晶晶格失配的IV族半导体合金层50上外延生长的GaAs、InAs、InP、另一III-V化合物半导体合金、或II-V化合物半导体合金。例如，单晶化合物半导体层60包括GaAs1-xPx，其中x的值的范围约0.001到约0.999。单晶化合物半导体层60的厚度约5nm到约4μm，并且优选约50nm到约3μm。
单晶化合物半导体层60的顶表面位于第一区域30的顶表面之上、位于基本上与第一区域30的顶表面相同的高度处、或者位于第一区域30的顶表面之下。优选地，单晶化合物半导体层60的顶表面基本上位于与第一区域30的顶表面基本上相同的高度处。在这里，将这样的两个区域称为是在相同的光刻层上，该两个区域具有足够小的高度差异并使得可以以相同的光刻方法在该两个区域上进行图形定义。一般而言，考虑为是相同的光刻层的两个区域之间的可允许的高度变化依赖于光刻方法中采用的具体的光刻工具和光致抗蚀剂。例如，光刻系统的聚焦的深度是可允许的高度变化的测量。Inoue等人的美国专利No.5,422,205，将其内容合并到此处作为参考，描述了聚焦深度与其他光刻工艺参数之间的关系。对于MUV和DUV光刻系统，聚焦深度约100nm到约1000nm，并且典型地约200nm到大约700nm。
优选地，在第一示例性结构中，单晶化合物半导体层60的顶表面和第一区域30的顶表面是在相同的光刻层内。
以与形成上述的单晶晶格失配的IV族半导体合金层50相同的方式，通过选择性外延生长单晶化合物半导体层60，其中在单晶晶格失配的IV族半导体合金层50上生长单晶化合物半导体层60的材料，而在无机掩蔽层40上不生长或者生长很少的材料。
可选地，单晶化合物半导体层60可通过非选择性外延来生长，其中在单晶晶格失配的IV族半导体合金层50上生长单晶化合物半导体层60的材料，而在无机掩蔽层40上生长具有基本上与单晶化合物半导体层60相同的成分的多晶或非晶化合物半导体层(未示出)。在该情况下，例如，通过湿法蚀刻、反应离子蚀刻或者通过平坦化来去除多晶或者非晶化合物合金层。此外，根据需要凹进单晶化合物半导体层60。
参考图1G，可以可选地去除无机掩蔽层40。可以在第一区域30和/或单晶化合物半导体层60中形成半导体器件结构。
参考图1H，可选地在第一区域30与单晶化合物半导体层60、单晶晶格失配的IV族半导体合金层50以及减薄的第二区域30”的叠层之间形成浅沟槽隔离结构70。蚀刻第一区域30和叠层的部分以形成浅沟槽，在浅沟槽中形成浅沟槽隔离结构70。由于非选择性外延倾向于在无机掩蔽层40的侧壁上留下一些多晶或者非晶材料，因此在形成单晶化合物半导体层60或者单晶晶格失配的IV族半导体合金层50期间采用了非选择性外延的情况下，形成浅沟槽隔离结构70是尤其有用的。在形成浅沟槽隔离结构70期间去除了这样的晶体缺陷。在第一区域30和/或单晶化合物半导体层60中形成附加的半导体器件结构。
参考图2A，通过首先提供图1C中所示出的第一示例性半导体结构，来形成根据本发明的第二实施例的第二示例性半导体结构。
参考图2B，直接在具有初始厚度的第二区域30’上外延生长单晶IV族半导体层50。这与第一实施例不同，因为在第二实施例中，没有减薄第二区域30’。单晶晶格失配的IV族半导体合金层50的成分和厚度与第一实施例中的情况是相同的。与第一实施例一样，单晶晶格失配的IV族半导体合金层50具有不同于第一区域30和第二区域30’的第一晶格常数的第二晶格常数。第二晶格常数基本上匹配将随后形成在单晶晶格失配的IV族半导体合金层50上的化合物半导体材料的晶格常数。在第二实施例中，采用与第一实施例中外延生长单晶IV族半导体层50的方法相同的方法以在第二区域30’上外延生长单晶IV族半导体层50。
参考图2C，直接在单晶晶格失配IV族半导体合金层50上外延生长单晶化合物半导体层60。单晶化合物半导体层60的成分和厚度与第一实施例中的情况相同。单晶化合物半导体层60包括可以在单晶晶格失配的IV族半导体合金层50上外延生长的GaAs、InAs、InP、另一III-V化合物半导体合金或者II-VI化合物半导体合金。例如，单晶化合物半导体层60包括GaAs1-xPx，其中x的值的范围约0.001到约0.999。在第二实施例中，采用与第一实施例中外延生长单晶化合物半导体层60的方法相同的方法，在单晶晶格失配的IV族半导体合金层50上外延生长单晶化合物半导体层60。单晶化合物半导体层60的顶表面可以位于无机掩蔽层40的顶表面之上、与无机掩蔽层40的顶表面位于相同的光刻层、或者位于无机掩蔽层40的顶表面之下。此外，单晶化合物半导体层60的顶表面位于第一区域30的顶表面之上，与第一区域30的顶表面位于相同的光刻层、或者位于第一区域30的顶表面之下。
参考图2D，可选地在第一区域30与单晶化合物半导体层60、单晶晶格失配的IV族半导体合金层50以及第二区域30’的叠层之间形成浅沟槽隔离结构70。蚀刻第一区域30和叠层的一部分以形成浅沟槽，在其中形成浅沟槽隔离结构70。由于上述相同的原因，所以在先前的处理步骤中采用了非选择性外延的情况下，形成浅沟槽隔离结构70是尤其有用的。在该步骤，可以在第一区域30和/或单晶化合物半导体层60中形成半导体器件结构。
参考图2E，可选的在浅沟槽隔离70、无机掩蔽层40以及单晶化合物半导体层60的表面上施加光致抗蚀剂71，并光刻构图以覆盖单晶化合物半导体层60的至少一部分并暴露无机掩蔽层40的至少一部分。通过采用构图的光致抗蚀剂71作为蚀刻掩模的反应离子蚀刻，来蚀刻无机掩蔽层40的暴露部分。
参考图2F，暴露出单晶化合物半导体层60的至少一部分以及第一区域30的至少一部分。第一区域30包括具有第一晶格常数的IV族半导体元素，并且单晶化合物半导体层60包括具有第二晶格常数的化合物半导体。因而，提供了具有在相同的光刻层上的晶格失配的半导体层的半导体结构。具体而言，可以在是硅衬底的处理衬底10上形成的半导体结构，该半导体结构具有在相同的光刻层处的用于形成基于IV族半导体元素的器件(即基于硅的器件或者基于锗的器件)的暴露的IV族半导体元素层(例如第一区域30的暴露部分)和用于形成化合物半导体器件的暴露的化合物半导体层(例如单晶化合物半导体层60的暴露部分)。
参考图3A，根据本发明的第三实施例的第三示例性结构包括提供根据第一实施的图1D所示的第一示例性结构。
参考图3B，在减薄的第二区域30”上形成另一IV族区域148。另一IV族区域148包括与在减薄的第二区域30”中的单晶IV族半导体材料不同的材料。例如，在第一区域30和减薄的第二区域30”包括硅的情况下，则另一IV族区域148可以包括锗、硅锗合金、碳、硅碳合金和/或锗碳合金。在第一区域30和减薄的第二区域30”包括锗的情况下，则另一IV族区域148可以包括硅、硅锗合金、碳、锗碳合金和/或硅碳合金。
参考图3C，对另一IV族区域148和减薄的第二区域30”进行退火以将另一IV族材料扩散到减薄的第二区域30”中以形成梯度或均匀的第二区域，该梯度或均匀的第二区域是具有不同于第一晶格常数的第二晶格常数的单晶晶格失配的IV族半导体合金层150。退火可能是其中退火整个的第三示例性半导体结构的全局退火例如炉退火或者快速热退火(RTA)，或者可选地是局部退火例如激光退火，在局部退火时局部地退火减薄的第二区域30”中的半导体材料而不必将第三示例性半导体结构的剩余部分加热到相同的温度。典型地，在下范围约500℃到约1400℃的高温下进行退火。
参考图3D，直接在单晶晶格失配的IV族半导体合金层150上外延生长单晶化合物半导体层160。第三实施例中的单晶化合物半导体层160的成分和厚度与第一实施例中的单晶化合物半导体层60的成分和厚度是相同的。单晶化合物半导体层160包括可以在单晶晶格失配的IV族半导体合金层150上外延生长的GaAs、InAs、InP、另一III-V化合物半导体合金或者II-V化合物半导体合金。例如，单晶化合物半导体层160包括GaAs1-xPx，其中x的值的范围约0.001到约0.999。在第三实施例中，采用与第一实施例中外延生长单晶化合物半导体层60的方法相同的方法，在单晶晶格失配的IV族半导体合金层150上外延生长单晶化合物半导体层160。单晶化合物半导体层160的顶表面可以位于第一区域30的顶表面之上，与第一区域30的顶表面位于相同的光刻层、或者位于第一区域30的顶表面之下。优选地，单晶化合物半导体层160的顶表面与第一区域30的顶表面位于相同的光刻层。
参考图3E，可以可选地去除无机掩蔽层40。可以在第一区域30和/或单晶化合物半导体层160中形成半导体器件结构。
参考图3F，浅沟槽隔离结构70可以可选地形成在第一区域30与单晶化合物半导体层160和单晶晶格失配的IV族半导体合金层150的叠层之间。蚀刻第一区域30和叠层的部分以形成浅沟槽，在该浅沟槽中形成浅沟槽隔离结构70。出于上述相同的原因，在采用了非选择性外延的情况下，浅沟槽隔离结构70的形成是非常有用的。可以在第一区域30和/或单晶化合物半导体层160中形成附加的半导体器件结构。
参考图4A，形成了根据本发明的第四实施例的第四示例性半导体结构，除了无机掩蔽层40替换为近红外波长透明层140之外，采用与图3D所示的第三示例性结构相同的制造方法。此外，由于在第四实施例中存在附加的单晶化合物半导体层，所以第三实施例中的单晶化合物半导体层160在第四实施例中称为第一单晶化合物半导体层160’。例如，第一单晶化合物半导体层160’包括GaAs1-xPx，其中x的值的范围约0.001到约0.999。第一单晶化合物半导体层160’的厚度约50nm到约3μm。
近红外波长透明层140在光谱波长的近红外波长区域是透明的，该区域为约800nm到约2400nm。用于近红外波长透明层140的材料的非限制性的实例包括：氧化硅、氮化硅、碳化硅、氧化铝、氮化铝以及其它介质材料。一般而言，可以采用具有大于约1.5eV的带隙的任何的材料用于近红外波长透明层140。
参考图4B，直接在第一单晶化合物半导体层160’上外延生长第二单晶化合物半导体层162。第二单晶化合物半导体层162包括可以在第一单晶化合物半导体层160’上外延生长的GaAs、InAs、InP、另一III-V化合物半导体合金、或者II-V化合物半导体合金。优选地，第二单晶化合物半导体合金层162的成分不同于第一单晶化合物半导体合金层160’的成分。例如，第二单晶化合物半导体合金层162包括GaAs1-yNy，其中y的值的范围约0.001到约0.10。
可以采用与第一实施例中外延生长单晶化合物半导体层60的方法相同的方法，在第一单晶化合物半导体层160’上外延生长第二单晶化合物半导体层162。第二单晶化合物半导体层162的厚度约0.5nm到约200nm。第二单晶化合物半导体层162的顶表面可以位于第一区域30的顶表面之上，位于与第一区域30的顶表面相同的光刻层、或者位于第一区域30的顶表面之下。优选地，第二单晶化合物半导体层162的顶表面与第一区域30的顶表面位于相同的光刻层。
参考图4C，直接在第二单晶化合物半导体层162上外延生长第三单晶化合物半导体层164。第三单晶化合物半导体层164包括可以在第二单晶化合物半导体层162上外延生长GaAs、InAs、InP、另一III-V化合物半导体合金、或者II-V化合物半导体合金。优选地，第三单晶化合物半导体合金层164的成分不同于第二单晶化合物半导体合金层162的成分。例如，第三单晶化合物半导体层164包括GaAs1-xPx，其中x值的范围从大约0.001到大约0.999。
可以采用与第一实施例中外延生长单晶化合物半导体层60的方法相同的方法，在第二单晶化合物半导体层162上外延生长第三单晶化合物半导体层164。第一单晶化合物半导体层160’的厚度约50nm到约3μm。第三单晶化合物半导体层164的顶表面可以位于第一区域30的顶表面之上，与第一区域30的顶表面位于相同的光刻层、或者位于第一区域30的顶表面之下。
应当理解，层162可以由不同成分的两种单晶化合物半导体的多个交替薄层的叠层形成以便形成多量子阱(MQW)，这是本领域技术人员所公知的。
参考图5A-5C，示出了根据本发明的第五实施例的第五示例性半导体结构。图5A是顶视图；图5B是沿面B-B’的垂直截面视图；以及图5C是沿面C-C’的垂直截面视图。
第五示例性半导体结构包括处理衬底10、掩埋绝缘体层20以及至少一个单晶IV族半导体结构34。至少一个单晶IV族半导体结构34包括第一到第四实施例的第一区域30的材料，并可以通过光刻构图并蚀刻单晶IV族半导体层29而形成，其包括硅或者锗，并具有第一晶格常数和约50nm到约6μm的厚度。
第五示例性半导体结构还包括：近红外波长透明层140以及单晶晶格失配的IV族半导体合金层150，单晶晶格失配的IV族半导体合金层150具有本发明第四实施例中所描述的第二晶格常数。如图5B和5C所示，单晶晶格失配的IV族半导体合金层150邻接掩埋氧化物层，或者可选地，如图1F所示，在单晶晶格失配的IV族半导体合金层150与掩埋绝缘体层20之间存在插入的减薄的第二区域30”。
第五示例性半导体结构还包括：在本发明第四实施例中所描述的单晶化合物半导体层的叠层。具体而言，叠层包括：
第一单晶化合物半导体层160’，邻接单晶晶格失配的IV族半导体合金层150，其中第一单晶化合物半导体层160’的顶部部分具有第三晶格常数，其中第二晶格常数是在第一晶格常数与第三晶格常数之间；
第二单晶化合物半导体层162，邻接并外延对准第一单晶化合物半导体层160’；以及
第三单晶化合物半导体层164，邻接并外延对准第二单晶化合物半导体层162。
与第四实施例一样，层162可以由不同成分的两种单晶化合物半导体的多个交替薄层的叠层形成以便形成多量子阱(MQW)，这是本领域技术人员所公知的。
至少一个单晶IV族半导体结构34包括波导。该波导从远离叠层直到第一距离d1具有增加的截面面积，其中该距离是连接波导内的给定点与在叠层内的任一点的所有矢量中的最短矢量的量值，并且在垂直于最短矢量的平面内测量截面面积。
至少一个单晶IV族半导体结构34还包括多个波导。例如，另一波导，其从远离叠层直到第二距离d2具有逐渐增加的截面面积，其中该距离是连接该另一波导内的给定点与在叠层内的任一点的所有矢量中的最短矢量的量值，并且在垂直于最短矢量的平面内测量截面面积。
在叠层之内的各种单晶化合物半导体层(160’，162，164)可被构图以使第一单晶化合物半导体层160’和第三单晶化合物半导体层164具有不同面积，并且金属接触180可形成在各种单晶化合物半导体层(160’，162，164)中的至少两种上。具体而言，通过相对于第一单晶化合物半导体层160’，减小第二和第三单晶化合物半导体层(162，164)的面积，将接触180形成到第一和第三单晶化合物半导体层(160’，164)。此处还明确考虑了到第二单晶化合物半导体层162的可选的接触。
优选地，第二单晶化合物半导体层162包括具有直接带隙并且能够放大或发射激光的材料。具有直接带隙并且能够放大或发射激光的示例性材料包括GaAs以及由其它元素部分替代Ga或者As而得到的化合物半导体材料。特定的实例，第一单晶化合物半导体层160’和第三单晶化合物半导体层164包括GaAs1-xPx，并且第二单晶化合物半导体层162包括GaAs1-yNy，其中x的范围为约0.001到大约0.999，以及y的范围为约0.001到约0.10。
优选地，第一单晶化合物半导体层160’的长度约1μm到约1cm，并且宽度约200nm到约20μm，其中长度大于宽度。
优选地，第二单晶化合物半导体层162的厚度约1nm到约100nm，并且第一和第三单晶化合物半导体层(160’，164)的厚度为约50nm到约3μm。
第二单晶化合物半导体层162的垂直高度的范围在波导的垂直高度的范围之内。换言之，至少一个单晶IV族半导体结构34的顶表面位于第二单晶化合物半导体层162的顶表面之上，并且至少一个单晶IV族半导体结构34的底表面位于第二单晶化合物半导体层162的底表面之下。通过至少一个单晶IV族半导体结构34，该几何设置增加了光收集的效率，其中至少一个单晶IV族半导体结构34是至少一个光波导。
虽然根据特定的实施例对本发明进行了描述，但是根据上述描述，显然，许多替代、修改和变化将对于本领域的技术人员变得显而易见。因此，本发明旨在包括落入本发明以及下面的权利要求的范围和精神之内的所有这样的替代、修改和变化。

Claims (20)

1.一种半导体结构，包括:
处理衬底；
掩埋绝缘体层，邻接所述处理衬底；
至少一个单晶IV族半导体结构，具有第一晶格常数，邻接所述掩埋绝缘体层，并包括选自硅、锗、碳及其合金的材料；
单晶晶格失配的IV族半导体合金层，位于所述掩埋绝缘体层上，并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数与所述第一晶格常数不同；以及
单晶化合物半导体层的叠层，所述叠层包含:
第一单晶化合物半导体层，邻接所述单晶晶格失配的IV族半导体合金层并具有第三晶格常数，其中所述所述第二晶格常数在所述第一晶格常数与所述第三晶格常数之间；
第二单晶化合物半导体层，邻接并外延对准所述第一单晶化合物半导体层；以及
第三单晶化合物半导体层，邻接并外延对准所述第二单晶化合物半导体层。
2.根据权利要求1的半导体结构，其中所述至少一个单晶IV族半导体结构包括波导。
3.根据权利要求2的半导体结构，其中所述波导从远离所述叠层直到第一距离具有增加的截面面积，其中所述距离是连接所述波导内的给定点与所述叠层内的任一点的所有矢量中的最短矢量的量值，并且在垂直于所述最短矢量的平面内测量所述截面面积。
4.根据权利要求2的半导体结构，还包括邻接所述叠层和所述波导的近红外透明层。
5.根据权利要求2的半导体结构，其中所述第二单晶化合物半导体层包括具有直接带隙并能够放大或者发射激光束的材料。
6.根据权利要求5的半导体结构，其中所述第一单晶化合物半导体层和所述第三单晶化合物半导体层包括GaAs1-xPx，并且所述第二单晶化合物半导体层包括GaAs1-yNy，其中x的范围为约0.001到约0.999，以及y的范围为约0.001到约0.10。
7.根据权利要求6的半导体结构，其中所述第一单晶化合物半导体层具有约1μm到约1cm的长度和约200nm到约20μm的宽度，其中所述长度大于所述宽度。
8.根据权利要求6的半导体结构，其中所述第二单晶化合物半导体层的垂直高度的范围在所述波导的垂直高度的范围之内。
9.一种半导体结构，包括:
处理衬底；
掩埋绝缘体层，邻接所述处理衬底；
第一单晶IV族半导体层，垂直邻接所述掩埋绝缘体层并具有第一晶格常数，并且包括选自硅、锗、碳及其合金的材料；
第二单晶IV族半导体层，垂直邻接所述掩埋绝缘体层，与所述第一单晶IV族半导体层分离，并且包含具有所述第一晶格常数，并包括与所述第一单晶IV族半导体结构相同的材料；
单晶晶格失配的IV族半导体合金层，垂直邻接所述第二单晶IV族半导体层并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数不同于所述第一晶格常数；以及
至少一个单晶化合物半导体层，邻接所述单晶晶格失配的IV族半导体合金层并具有第三晶格常数，其中所述第二晶格常数为在所述第一晶格常数与所述第三晶格常数之间，其中所述第一单晶IV族半导体结构的顶表面与所述至少一个单晶化合物半导体层的顶表面在相同的光刻层上。
10.根据权利要求9的半导体结构，其中所述第一单晶IV族半导体结构的所述顶表面与所述至少一个单晶化合物半导体层的所述顶表面具有小于1000nm的垂直距离。
11.一种半导体结构，包括:
处理衬底；
掩埋绝缘体层，邻接所述处理衬底；
单晶IV族半导体层，垂直邻接所述掩埋绝缘体层并具有第一晶格常数，以及包括选自硅、锗、碳及其合金的材料；
单晶晶格失配的IV族半导体合金层，垂直邻接所述掩埋绝缘体层，并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数不同于所述第一晶格常数；以及
至少一个单晶化合物半导体层，邻接所述单晶晶格失配的IV族半导体合金层并具有第三晶格常数，其中所述第二晶格常数为在所述第一晶格常数与所述第三晶格常数之间，其中所述第一单晶IV族半导体结构的顶表面与所述至少一个单晶化合物半导体层的顶表面在相同的光刻层上。
12.根据权利要求11的半导体结构，其中所述第一单晶IV族半导体结构的所述顶表面与所述至少一个单晶化合物半导体层的所述顶表面具有小于1000nm的垂直距离。
13.一种的形成半导体结构方法，包括:
提供具有单晶IV族半导体层的绝缘体上半导体层，所述单晶IV族半导体层具有第一晶格常数，其中所述单晶IV族半导体层包括选自硅、锗、碳及其合金的材料；
在所述单晶IV族半导体层中形成至少一个隔离沟槽，并且由所述单晶IV族半导体层的剩余部分形成第一区域和第二区域，其中所述第一与第二区域通过所述至少一个隔离沟槽分离；
使用无机掩蔽层或者近红外波长透明层掩蔽所述第一区域；
形成单晶晶格失配的IV族半导体合金层，所述单晶晶格失配的IV族半导体合金层邻接所述第二区域并包含具有第二晶格常数的顶部部分，其中所述第二晶格常数不同于所述第一晶格常数；以及
邻接所述单晶晶格失配的IV族半导体合金层外延生长至少一个单晶化合物半导体层，其中所述单晶化合物半导体层具有第三晶格常数，以及其中所述第二晶格常数为在所述第一晶格常数与所述第三晶格常数之间。
14.根据权利要求13的方法，形成所述单晶IV族半导体合金层包括以下步骤:
直接在所述第二区域上形成另一IV族区域，其中所述另一IV族区域包括不同于所述单晶IV族半导体层的元素的至少一种IV族元素；以及
退火所述另一IV族区域和所述第二区域以扩散在所述另一IV族区域与所述第二区域之间的成分界面，从而形成具有梯度或均匀的成分的单合金区域，所述单合金区域构成所述单晶IV族半导体合金。
15.根据权利要求13的方法，其中形成所述单晶晶格失配的IV族半导体合金层包括直接在所述第二部分上选择性外延淀积单晶晶格失配的IV族半导体合金层，而所述单晶晶格失配的IV族半导体合金层在所述无机掩蔽层或者所述近红外波长透明层之上基本不生长。
16.根据权利要求13的方法，其中形成所述单晶晶格失配的IV族半导体合金层包括:
直接在所述第二部分上非选择性外延淀积单晶晶格失配的IV族半导体合金层，而在所述无机掩蔽层或者所述近红外波长透明层上形成非单晶IV族半导体合金；以及
从所述无机掩蔽层或者所述近红外波长透明层之上去除所述非单晶IV族半导体合金。
17.根据权利要求13的方法，还包括在形成所述单晶晶格失配的IV族半导体合金层之前，减薄所述第二区域。
18.根据权利要求13的方法，还包括由所述第一区域形成至少一个单晶IV族半导体结构。
19.根据权利要求18的方法，其中所述至少一个单晶IV族半导体结构是波导，所述波导从远离所述叠层直到第一距离具有增加的截面面积，其中所述距离是连接所述波导内的给定点与所述叠层内的任一点的所有矢量中的最短矢量的量值，并且在垂直于所述最短矢量的平面内测量所述截面面积。
20.根据权利要求13的方法，其中外延生长至少一个单晶化合物半导体层包括:
直接在所述单晶晶格失配的IV族半导体合金层上外延生长具有所述第三晶格常数的第一单晶化合物半导体层；
直接在所述第一单晶化合物半导体层上外延生长第二单晶化合物半导体层；以及
直接在所述第二单晶化合物半导体层上外延生长第三单晶化合物半导体层。
CN200810213770.9A 2007-09-07 2008-09-04 半导体结构及其形成方法 Expired - Fee Related CN101383356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/851,858 2007-09-07
US11/851,858 US8053810B2 (en) 2007-09-07 2007-09-07 Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same

Publications (2)

Publication Number Publication Date
CN101383356A true CN101383356A (zh) 2009-03-11
CN101383356B CN101383356B (zh) 2010-11-10

Family

ID=40431767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810213770.9A Expired - Fee Related CN101383356B (zh) 2007-09-07 2008-09-04 半导体结构及其形成方法

Country Status (3)

Country Link
US (2) US8053810B2 (zh)
CN (1) CN101383356B (zh)
TW (1) TW200917338A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106702482A (zh) * 2016-12-23 2017-05-24 电子科技大学 一种在硅衬底上生长锑化铟薄膜的方法
CN106953234A (zh) * 2017-02-14 2017-07-14 上海新微科技服务有限公司 硅基单片集成激光器及其制作方法
CN111247704A (zh) * 2017-11-01 2020-06-05 国际商业机器公司 具有侧向有源区的电光器件
CN111492464A (zh) * 2017-11-22 2020-08-04 Iqe公司 应变平衡的半导体结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
DE102009051520B4 (de) * 2009-10-31 2016-11-03 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen
US10011920B2 (en) 2011-02-23 2018-07-03 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9059212B2 (en) 2012-10-31 2015-06-16 International Business Machines Corporation Back-end transistors with highly doped low-temperature contacts
US8841177B2 (en) 2012-11-15 2014-09-23 International Business Machines Corporation Co-integration of elemental semiconductor devices and compound semiconductor devices
US8912071B2 (en) * 2012-12-06 2014-12-16 International Business Machines Corporation Selective emitter photovoltaic device
US8642378B1 (en) 2012-12-18 2014-02-04 International Business Machines Corporation Field-effect inter-digitated back contact photovoltaic device
US9595805B2 (en) * 2014-09-22 2017-03-14 International Business Machines Corporation III-V photonic integrated circuits on silicon substrate
US9917414B2 (en) * 2015-07-15 2018-03-13 International Business Machines Corporation Monolithic nanophotonic device on a semiconductor substrate
CN111584347B (zh) * 2020-05-29 2021-07-09 浙江大学 GaN-Si异质外延结构及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711514A (en) * 1985-01-11 1987-12-08 Hughes Aircraft Company Product of and process for forming tapered waveguides
JP3234084B2 (ja) 1993-03-03 2001-12-04 株式会社東芝 微細パターン形成方法
US5747860A (en) 1995-03-13 1998-05-05 Nec Corporation Method and apparatus for fabricating semiconductor device with photodiode
US6677655B2 (en) 2000-08-04 2004-01-13 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic OEIC
JP2004111852A (ja) 2002-09-20 2004-04-08 Fujitsu Ltd 半導体装置及びその製造方法
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US20070015344A1 (en) 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
JP2007505477A (ja) 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
JP5481067B2 (ja) 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
US7266263B2 (en) * 2005-11-08 2007-09-04 Massachusetts Institute Of Technology Integrated waveguide photodetector apparatus with matching propagation constants and related coupling methods
US7439110B2 (en) * 2006-05-19 2008-10-21 International Business Machines Corporation Strained HOT (hybrid orientation technology) MOSFETs
US7875522B2 (en) * 2007-03-30 2011-01-25 The Board Of Trustees Of The Leland Stanford Junior University Silicon compatible integrated light communicator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106702482A (zh) * 2016-12-23 2017-05-24 电子科技大学 一种在硅衬底上生长锑化铟薄膜的方法
CN106702482B (zh) * 2016-12-23 2018-12-25 电子科技大学 一种在硅衬底上生长锑化铟薄膜的方法
CN106953234A (zh) * 2017-02-14 2017-07-14 上海新微科技服务有限公司 硅基单片集成激光器及其制作方法
CN106953234B (zh) * 2017-02-14 2024-01-09 上海新微技术研发中心有限公司 硅基单片集成激光器及其制作方法
CN111247704A (zh) * 2017-11-01 2020-06-05 国际商业机器公司 具有侧向有源区的电光器件
CN111492464A (zh) * 2017-11-22 2020-08-04 Iqe公司 应变平衡的半导体结构

Also Published As

Publication number Publication date
US7994028B2 (en) 2011-08-09
TW200917338A (en) 2009-04-16
US20090067463A1 (en) 2009-03-12
US8053810B2 (en) 2011-11-08
US20090298269A1 (en) 2009-12-03
CN101383356B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
CN101383356B (zh) 半导体结构及其形成方法
CN109844184B (zh) 用于功率应用和射频应用的工程化衬底结构
US9721791B2 (en) Method of fabricating III-nitride semiconductor dies
KR20190104060A (ko) 전력 디바이스를 위한 질화 갈륨 에피택셜 구조
KR102681469B1 (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
KR20200077558A (ko) 가공된 기판 구조체를 사용하여 구현된 전력 및 rf 디바이스
US8729661B2 (en) Semiconductor structure and method for manufacturing the same
CN109478764B (zh) 基于异质结构的集成光子装置、方法和应用
JPH07254561A (ja) パターン・ヘテロエピタキシャル成長方法及びデバイス
US20180358221A1 (en) Reduction of wafer bow during growth of epitaxial films
US20120168823A1 (en) Semiconductor device and method for manufacturing the same
US10340188B2 (en) Method of transferring a semiconductor layer
JP6347081B2 (ja) プレーナ型異種デバイス、及びその製造方法
EP3008751B1 (en) Method of forming an integrated silicon and iii-n semiconductor device
US8846503B1 (en) Self-aligned and lateral-assembly method for integrating heterogeneous material structures on the same plane
EP3809457A1 (en) Co-integration of iii-v devices with group iv devices
EP2779212A2 (en) Method of forming a high electron mobility semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20180904

CF01 Termination of patent right due to non-payment of annual fee