CN106953234B - 硅基单片集成激光器及其制作方法 - Google Patents
硅基单片集成激光器及其制作方法 Download PDFInfo
- Publication number
- CN106953234B CN106953234B CN201710078430.9A CN201710078430A CN106953234B CN 106953234 B CN106953234 B CN 106953234B CN 201710078430 A CN201710078430 A CN 201710078430A CN 106953234 B CN106953234 B CN 106953234B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- iii
- ingaas
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 156
- 239000010703 silicon Substances 0.000 title claims abstract description 154
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000001259 photo etching Methods 0.000 claims abstract description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 76
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 49
- 230000003287 optical effect Effects 0.000 claims description 34
- 239000002096 quantum dot Substances 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 183
- 239000002210 silicon-based material Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 divinylsiloxane Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种硅基单片集成激光器及其制作方法，包括：1）于SOI衬底表面制作图形掩膜；2）刻蚀顶层硅及埋氧化硅层，形成直至衬底硅的限向结构；3）于限向结构内生长Ge外延层；4）在Ge外延层上外延生长III‑V族材料，控制Ge厚度和III‑V族材料的厚度，使得III‑V族材料的发光层与SOI衬底的顶层硅层在高度方向上精确对准。本发明利用SOI材料的底层硅作为衬底，通过Ge作为过渡层，实现III‑V族材料的硅上直接外延工艺，设计Ge的厚度和III‑V族材料的厚度，实现III‑V族材料的发光层与顶层硅的对准，使得III‑V族激光器和硅光子器件在高度方向上精确对准；通过光刻、刻蚀等工艺实现III‑V族激光器与其他硅光子器件在水平方向上高精度对准。另外，本发明可提高激光器的热扩散性能。
Description
技术领域
本发明涉及半导体领域和光电集成领域，特别是涉及一种硅基单片集成激光器及其制作方法。
背景技术
随着人们对信息传输、处理速度要求的不断提高和多核计算时代的来临，基于金属的电互连将会由于过热、延迟、电子干扰等缺陷成为发展瓶颈。而采用光互连来取代电互连，可以有效解决这一难题。在光互连的具体实施方案中，硅基光互连以其无可比拟的成本和技术优势成为首选。硅基光互连既能发挥光互连速度快、带宽大、抗干扰、功耗低等优点，又能充分利用微电子工艺成熟、高密度集成、高成品率、成本低廉等优势，其发展必将推动新一代高性能计算机、数据通信系统的发展，有着广阔的市场应用前景。
硅基光互连的核心技术是在硅基上实现各种光功能器件，如硅基激光器、电光调制器、光电探测器、滤波器、波分复用器、耦合器、分光器等。近十年来硅基电光调制器、光电探测器、滤波器、波分复用器、耦合器、分光器等器件都得到了快速发展，硅基光电集成实用化面临的技术难题在于光源，由于硅是间接带隙半导体，发光效率低，带边吸收系数低，难以实现硅发光器件。
实现硅基片上光源的方案包括如下：
1)倒装芯片技术：即将各组件(电器件，无源器件，有源器件)在普通的衬底上分别制作，再将其放置在一起形成光电链路，通常用金或者焊锡凸块实现器件与衬底的键合。这种方案的局限在于放置光电器件的时候需要很高的对准精度，特别是需要光波导或者光纤耦合的时候，对准精度需要高于1μm，这导致了高昂的成本和工艺的复杂。
2)键合技术：即直接或通过粘合层将硅片与III-V外延片键合，之后再进行工艺制作，如图1所示。这种方式既降低了对准精度的要求，也避免了直接生长带来的种种问题。直接键合是将硅片与III-V外延片键合是利用原子、分子间的范德瓦耳斯力将硅片与III-V外延片直接粘附在一起。由于需要键合表面非常接近，所以对键合表面的粗糙度和洁净度有很高要求，这也一定程度上提高了工艺的难度。而是用粘合层键合就可以降低键和表面粗糙度和洁净度的要求，极大地提高成功率。粘合层一般选用聚合物来实现，较为常用的是苯并环丁烯(divinylsiloxane benzocyclobutene，DVS-BCB)。一般粘合层需要加热固化，而固化的温度大多小于300℃，不会影响硅和III-V外延层的光学性质。
由于III-V族材料是键合在硅材料上方，因此需要设计一个光学耦合结构，将激光器发出的光引导到硅材料中。
3)异质外延技术：即直接在硅上生长III-V族化合物半导体材料。由于III-V材料和硅的晶格常数不匹配，直接外延生长是非常困难的，这会导致III-V材料很大的晶格缺陷，严重影响外延层的光学特性。虽然通过加入应力释放层可以部分缓解晶格失配造成的问题，异质生长中产生的污染问题依然难以解决。
随着技术的发展，SiGe在硅上的外延生长也得以实现，能够使外延Si逐渐向外延的Ge过渡，并且由于Ge材料的晶格常数与GaAs相近，人们逐渐开始研究通过Ge作为过渡层实现硅基外延生长III-V材料最终实现硅基激光器的途径，如图2所示。对于传统外延，由于III-V族材料是外延在SOI顶层硅材料上方，因此需要设计一个光学耦合结构，将激光器发出的光引导到硅材料中。不同混合集成技术对比特性如表1所示。
表1
基于以上所述，提供一种新型的硅基单片集成激光器及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅基单片集成激光器及其制作方法，用于解决现有技术中激光器发出的光与硅材料对准结构较为复杂的问题。
为实现上述目的及其他相关目的，本发明提供一种硅基单片集成激光器的制作方法，所述制作方法包括：步骤1)，提供一SOI衬底，于所述SOI衬底表面制作图形掩膜；步骤2)，基于所述图形掩膜刻蚀所述SOI衬底的顶层硅及埋氧化硅层，形成直至所述SOI衬底的衬底硅的限向结构；步骤3)，于限向结构内的衬底硅表面生长Ge外延层，作为III-V族材料外延的基底，所述图形掩膜使得顶层硅上无法生长Ge外延层；步骤4)，在Ge外延层上外延生长III-V族材料，通过外延工艺控制Ge厚度和III-V族材料的厚度，使得III-V族材料发光层与SOI衬底的顶层硅层在高度方向上精确对准。
作为本发明的硅基单片集成激光器的制作方法的一种优选方案，还包括步骤：步骤5)，去除所述图形掩膜；步骤6)，利用光刻、刻蚀、薄膜沉积等工艺于所述顶层硅及III-V族材料中同时制备各种硅光器件及III-V族材料基激光器，通过光刻、刻蚀等工艺所述硅光器件与所述III-V族材料基激光器在水平方向上精确对准。
作为本发明的硅基单片集成激光器的制作方法的一种优选方案，所述图形掩膜为图形化的二氧化硅层。
作为本发明的硅基单片集成激光器的制作方法的一种优选方案，步骤4)包括：步骤4-1)，于Ge外延层上形成GaAs底层；步骤4-2)，于所述GaAs底层上形成InGaAs应力缓冲层；步骤4-3)，于所述InGaAs缓冲层上形成InGaAs应力释放层，所述InGaAs应力缓冲层及InGaAs应力释放层的界面区域形成量子点发光层；步骤4-4)，于所述InGaAs应力释放层上形成GaAs帽层；所述III-V族材料的量子点发光层与所述SOI衬底的顶层硅在高度方向上对准。
优选地，所述Ge外延层为P型掺杂层，所述GaAs底层为P+型掺杂层，所述GaAs帽层为N+型掺杂层。
优选地，所述InGaAs应力缓冲层为In0.12～0.2Ga0.8～0.88As应力缓冲层，所述InGaAs应力释放层为In0.12～0.2Ga0.8～0.88As应力释放层。
优选地，所述SOI衬底的埋氧化硅层的厚度范围为1～3μm，所述顶层硅的厚度范围为50～1000nm，所述Ge外延层的厚度范围为0.1～2μm，所述GaAs底层的厚度范围为0.1～2μm，所述InGaAs应力缓冲层的厚度范围为2～10nm，所述InGaAs应力释放层的厚度范围为5～20nm，所述GaAs帽层的厚度范围为50～500nm；所述InGaAs应力缓冲层和InGaAs应力释放层界面区域形成若干层量子点发光结构。
作为本发明的硅基单片集成激光器的制作方法的一种优选方案，通过光刻、刻蚀工艺在顶层硅及III-V族材料中形成包括FP发射谐振腔、DBR发射谐振腔或DFB发射谐振腔的谐振腔结构，从而实现硅基单片集成激光器。
本发明还提供一种硅基单片集成激光器，包括：SOI衬底，包括衬底硅、埋氧化硅层以及顶层硅，所述埋氧化硅层以及顶层硅形成有图形化的限向结构；Ge外延层，形成于限向结构内的衬底硅表面；III-V族材料，形成于所述Ge外延层表面，所述III-V族材料的发光层与SOI衬底的顶层硅层在高度方向上精确对准。
作为本发明的硅基单片集成激光器的一种优选方案，还包括：硅光器件，形成于所述顶层硅表面，及III-V族材料基激光器，形成于所述III-V族材料表面，所述硅光器件与所述III-V族材料基激光器在水平方向上的精确对准。
作为本发明的硅基单片集成激光器的一种优选方案，所述III-V族材料基激光器包括：GaAs底层，形成于Ge外延层上；InGaAs应力缓冲层，形成于所述GaAs底层上；InGaAs应力释放层，形成于所述InGaAs应力缓冲层上；GaAs帽层，形成于所述InGaAs应力释放层上；其中，所述InGaAs应力缓冲层及InGaAs应力释放层的界面区域形成量子点发光层，所述量子点发光层与所述SOI衬底的顶层硅在高度方向上精确对准。
优选地，所述Ge外延层为P型掺杂层，所述GaAs底层为P+型掺杂层，所述GaAs帽层为N+型掺杂层。
优选地，所述InGaAs应力缓冲层为In0.12～0.2Ga0.8～0.88As应力缓冲层，所述InGaAs应力释放层为In0.12～0.2Ga0.8～0.88As应力释放层。
优选地，所述SOI衬底的埋氧化硅层的厚度范围为1～3μm，所述顶层硅的厚度范围为50～1000nm，所述Ge外延层的厚度范围为0.1～2μm，所述GaAs底层的厚度范围为0.1～2μm，所述InGaAs应力缓冲层的厚度范围为2～10nm，所述InGaAs应力释放层的厚度范围为5～20nm，所述GaAs帽层的厚度范围为50～500nm。
如上所述，本发明的硅基单片集成激光器及其制作方法，具有以下有益效果：
本发明利用SOI材料的底层硅作为衬底，通过Ge作为过渡层，实现III-V族材料在硅上的外延生长，设计Ge的厚度和III-V族材料的厚度，利用外延工艺对厚度的精确控制，使得III-V族发光层和所述顶层硅在高度方向上精确对准；利用光刻、刻蚀、薄膜沉积等工艺于所述顶层硅及III-V族材料中同时制备各种硅光器件及III-V族材料基激光器，通过光刻、刻蚀等工艺实现所述硅光器件与所述III-V族材料基激光器在水平方向上的高精度对准。
另外，由于二氧化硅材料的热扩散系数低于硅材料，通过直接在SOI材料的底层硅衬底上外延Ge和III-V族材料，可以提高III-V族激光器的热扩散能力，从而改善激光器在高温下的性能。
附图说明
图1显示为现有技术中的基于键合技术将硅片与III-V外延片进行键合的结构示意图。
图2显示为现有技术中的基于异质外延技术在硅上生长III-V族化合物半导体材料的结构示意图。
图3～图10显示为本发明的硅基单片集成激光器的制作方法各步骤所呈现的结构示意图。
元件标号说明
101 衬底硅
102 埋氧化硅层
103 顶层硅
104 图形掩膜
105 限向结构
106 Ge外延层
107 GaAs底层
108 InGaAs应力缓冲层
109 InGaAs应力释放层
110 GaAs帽层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3～图10所示，本实施例提供一种硅基单片集成激光器的制作方法，所述制作方法包括：
如图3～图4所示，首先进行步骤1)，提供一SOI衬底，于所述SOI衬底表面制作图形掩膜104。
作为示例，所述SOI衬底包括衬底硅101、埋氧化硅层102以及顶层硅103。所述SOI衬底的埋氧化硅层102的厚度范围为1～3μm，所述顶层硅103的厚度范围为50～1000nm。
作为示例，所述图形掩膜104为图形化的二氧化硅层。具体地，首先于所述SOI衬底表面形成二氧化硅层，然后采用光刻-刻蚀工艺于欲制备限向结构105的区域制作窗口，以完成二氧化硅图形掩膜104的制备。
如图5所示，然后进行步骤2)，基于所述图形掩膜104刻蚀所述SOI衬底的顶层硅103及埋氧化硅层102，形成直至所述SOI衬底的衬底硅101的限向结构105。
如图6所示，接着进行步骤3)，采用如化学气相沉积法等方法于限向结构105内的衬底硅101表面形成Ge外延层106，作为III-V族材料外延的基底，所述图形掩膜104使得顶层硅103上无法生长Ge外延层106，即由于SOI衬底表面的二氧化硅层的存在，使得Ge只能在限向结构105内的衬底硅101表面生长，而无法在二氧化硅层上生长。
作为示例，所述Ge外延层106为P型掺杂层，所述Ge外延层106的厚度范围为0.1～2μm。
如图7～图9所示，然后进行步骤4)，在Ge外延层106上外延生长III-V族材料，通过控制Ge厚度和III-V族材料的厚度，使得III-V族材料的量子点发光层与SOI衬底的顶层硅103层对准。
作为示例，步骤4)包括：
如图7所示，首先进行步骤4-1)，于Ge外延层106上形成GaAs底层107。
作为示例，所述GaAs底层107为P+型掺杂层。所述GaAs底层107的厚度范围为0.1～2μm。
如图8所示，然后进行步骤4-2)，于所述GaAs底层107上形成InGaAs应力缓冲层108。
作为示例，所述InGaAs应力缓冲层108为In0.12～0.2Ga0.8～0.88As应力缓冲层。所述InGaAs应力缓冲层108的厚度范围为2～10nm。
如图8所示，接着进行步骤4-3)，于所述InGaAs缓冲层上形成InGaAs应力释放层109，所述InGaAs应力缓冲层108及InGaAs应力释放层109的界面区域形成量子点发光层；
作为示例，所述InGaAs应力释放层109为In0.12～0.2Ga0.8～0.88As应力释放层。所述InGaAs应力释放层109的厚度范围为5～20nm。
如图9所示，最后进行步骤4-4)，于所述InGaAs应力释放层109上形成GaAs帽层110；其中，所述InGaAs应力缓冲层108及InGaAs应力释放层109与所述SOI衬底的顶层硅103对准。
作为示例，所述GaAs帽层110为N+型掺杂层。所述GaAs帽层110的厚度范围为50～500nm。
在一具体的实施过程中，所述SOI衬底的埋氧化硅层102的厚度为2μm，所述顶层硅103的厚度为220nm，所述Ge外延层106的厚度为1μm，所述GaAs底层107的厚度为1.1μm，所述InGaAs应力缓冲层108的厚度为2nm，所述InGaAs应力释放层109的厚度为6nm，所述量子点发光层的厚度为若干层单膜，所述GaAs帽层110的厚度范围为100nm。
接着进行步骤5)，去除所述图形掩膜104。
最后进行步骤6)，利用光刻、刻蚀、薄膜沉积等工艺于所述顶层硅及III-V族材料中同时制备各种硅光器件及III-V族材料基激光器，通过光刻、刻蚀等工艺实现所述硅光器件与所述III-V族材料基激光器在水平方向上的精确对准。
具体地，通过光刻、刻蚀、淀积等工艺步骤完成III-V族材料基激光器的制备，以及有源或无源的硅光器件，由于上述制备的InGaAs应力缓冲层108及InGaAs应力释放层109与所述SOI衬底的顶层硅103对准，因此可以使得后续制备的所述硅光器件与所述III-V族材料基激光器自动对准，不需要增加耦合器等元件，大大节省工艺步骤以及制作成本，同时能提高器件的集成度。
如图10所示，本实施例还提供一种硅基单片集成激光器，包括：SOI衬底，包括衬底硅101、埋氧化硅层102以及顶层硅103，所述埋氧化硅层102以及顶层硅103形成有图形化的限向结构105；Ge外延层106，形成于限向结构105内的衬底硅101表面；III-V族材料，形成于所述Ge外延层106表面，所述III-V族材料的量子点发光层与SOI衬底的顶层硅103层对准；各种硅光器件及III-V族材料基激光器，通过光刻、刻蚀等工艺形成于所述顶层硅和III-V族材料表面，所述硅光器件与所述III-V族材料基激光器在水平方向上的精确对准。
作为示例，所述顶层硅103中制备有有源或无源的硅光器件，所述硅光器件与所述III-V族材料基激光器对准。由于所述III-V族材料基激光器的量子点发光层与SOI衬底的顶层硅103层对准，不需要增加耦合器等元件，大大节省工艺步骤以及制作成本，同时能提高器件的集成度。
作为示例，所述III-V族材料基激光器包括：GaAs底层107，形成于Ge外延层106上；InGaAs应力缓冲层108，形成于所述GaAs底层107上；InGaAs应力释放层109，形成于所述InGaAs应力缓冲层108上；GaAs帽层110，形成于所述InGaAs应力释放层109上；其中，所述InGaAs应力缓冲层108及InGaAs应力释放层109的界面区域形成量子点发光层，所述InGaAs应力缓冲层108及InGaAs应力释放层109与所述SOI衬底的顶层硅103对准。
优选地，所述Ge外延层106为P型掺杂层，所述GaAs底层107为P+型掺杂层，所述GaAs帽层110为N+型掺杂层。
优选地，所述InGaAs应力缓冲层108为In0.12～0.2Ga0.8～0.88As应力缓冲层，所述InGaAs应力释放层109为In0.12～0.2Ga0.8～0.88As应力释放层。
优选地，所述SOI衬底的埋氧化硅层102的厚度范围为1～3μm，所述顶层硅103的厚度范围为50～1000nm，所述Ge外延层106的厚度范围为0.1～2μm，所述GaAs底层107的厚度范围为0.1～2μm，所述InGaAs应力缓冲层108的厚度范围为2～10nm，所述InGaAs应力释放层109的厚度范围为5～20nm，所述GaAs帽层110的厚度范围为50～500nm。在一具体的实施过程中，所述SOI衬底的埋氧化硅层102的厚度为2μm，所述顶层硅103的厚度为220nm，所述Ge外延层106的厚度为1μm，所述GaAs底层107的厚度为1.1μm，所述InGaAs应力缓冲层108的厚度为2nm，所述InGaAs应力释放层109的厚度为6nm，所述量子点发光层的厚度为3nm，所述GaAs帽层110的厚度范围为100nm。
如上所述，本发明的硅基单片集成激光器及其制作方法，具有以下有益效果：
本发明利用SOI材料的底层硅作为衬底，通过Ge作为过渡层，实现III-V族材料在硅上的外延生长，设计Ge的厚度和III-V族材料的厚度，利用外延工艺对厚度的精确控制，使得III-V族发光层和所述顶层硅在高度方向上高精度对准；利用光刻、刻蚀、薄膜沉积等工艺于所述顶层硅及III-V族材料中同时制备有源或无源的硅光器件及III-V族材料基激光器，通过光刻等工艺实现所述硅光器件与所述III-V族材料基激光器在水平方向上的高精度对准。
另外，由于二氧化硅材料的热扩散系数低于硅材料，通过直接在SOI材料的底层硅衬底上外延Ge和III-V族材料，可以提高III-V族激光器的热扩散能力，从而改善激光器在高温下的性能。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种硅基单片集成激光器的制作方法，其特征在于，所述制作方法包括：
步骤1)，提供一SOI衬底，于所述SOI衬底表面制作图形掩膜；
步骤2)，基于所述图形掩膜刻蚀所述SOI衬底的顶层硅及埋氧化硅层，形成直至所述SOI衬底的衬底硅的限向结构；
步骤3)，于限向结构内的衬底硅表面生长Ge外延层，作为III-V族材料外延的基底，所述图形掩膜使得顶层硅上无法生长Ge外延层；
步骤4)，在Ge外延层上外延生长III-V族材料，通过控制Ge厚度和III-V族材料厚度，使得III-V族材料的发光层在高度方向与SOI衬底的顶层硅层精确对准；
步骤4)包括：
步骤4-1)，于Ge外延层上形成GaAs底层；
步骤4-2)，于所述GaAs底层上形成InGaAs应力缓冲层；
步骤4-3)，于所述InGaAs应力缓冲层上形成InGaAs应力释放层，所述InGaAs应力缓冲层及InGaAs应力释放层的界面区域形成量子点发光层；
步骤4-4)，于所述InGaAs应力释放层上形成GaAs帽层；
其中，所述III-V族材料的量子点发光层与所述SOI衬底的顶层硅在高度方向上对准。
2.根据权利要求1所述的硅基单片集成激光器的制作方法，其特征在于：还包括步骤：
步骤5)，去除所述图形掩膜；
步骤6)，于所述顶层硅和III-V族材料中利用光刻、刻蚀、薄膜沉积工艺同时制备各种硅光器件及III-V族材料基激光器，通过光刻、刻蚀工艺实现所述硅光器件与所述III-V族材料基激光器在水平方向上的精确对准。
3.根据权利要求1所述的硅基单片集成激光器的制作方法，其特征在于：所述图形掩膜为图形化的二氧化硅层。
4.根据权利要求1所述的硅基单片集成激光器的制作方法，其特征在于：所述Ge外延层为P型掺杂层，所述GaAs底层为P型掺杂层，所述GaAs帽层为N型掺杂层。
5.根据权利要求1所述的硅基单片集成激光器的制作方法，其特征在于：所述InGaAs应力缓冲层为In0.12～0.2Ga0.8～0.88As应力缓冲层，所述InGaAs应力释放层为In0.12～0.2Ga0.8～ 0.88As应力释放层。
6.根据权利要求1所述的硅基单片集成激光器的制作方法，其特征在于：所述SOI衬底的埋氧化硅层的厚度范围为1～3μm，所述顶层硅的厚度范围为50～1000nm，所述Ge外延层的厚度范围为0.1～2μm，所述GaAs底层的厚度范围为0.1～2μm，所述InGaAs应力缓冲层的厚度范围为2～10nm，所述InGaAs应力释放层的厚度范围为5～20nm，所述GaAs帽层的厚度范围为50～500nm；所述InGaAs应力缓冲层和InGaAs应力释放层界面区域形成若干层量子点发光结构。
7.根据权利要求1所述的硅基单片集成激光器的制作方法，其特征在于：通过光刻、刻蚀工艺在顶层硅及III-V族材料中形成包括FP发射谐振腔、DBR发射谐振腔或DFB发射谐振腔的谐振腔结构，从而实现硅基单片集成激光器。
8.一种硅基单片集成激光器，其特征在于，包括：
SOI衬底，包括衬底硅、埋氧化硅层以及顶层硅，所述埋氧化硅层以及顶层硅形成有图形化的限向结构；其中，所述SOI衬底表面制作有图形掩膜，基于所述图形掩膜刻蚀所述SOI衬底的顶层硅及埋氧化硅层，形成直至所述SOI衬底的衬底硅的所述限向结构；
Ge外延层，形成于限向结构内的衬底硅表面；
III-V族材料，形成于所述Ge外延层表面，所述III-V族材料的发光层与SOI衬底的顶层硅层在高度方向上精确对准；
所述III-V族材料基激光器包括：
GaAs底层，形成于Ge外延层上；
InGaAs应力缓冲层，形成于所述GaAs底层上；
InGaAs应力释放层，形成于所述InGaAs应力缓冲层上；
GaAs帽层，形成于所述InGaAs应力释放层上；
其中，所述InGaAs应力缓冲层及InGaAs应力释放层的界面区域形成量子点发光层，所述量子点发光层与所述SOI衬底的顶层硅在高度方向上精确对准。
9.根据权利要求8所述的硅基单片集成激光器，其特征在于：还包括：硅光器件，形成于所述顶层硅表面，及III-V族材料基激光器，形成于所述III-V族材料表面，所述硅光器件与所述III-V族材料基激光器在水平方向上精确对准。
10.根据权利要求9所述的硅基单片集成激光器，其特征在于：所述硅光器件与所述III-V族材料基激光器在高度方向和水平方向上都能实现高精度对准。
11.根据权利要求8所述的硅基单片集成激光器，其特征在于：所述Ge外延层为P型掺杂层，所述GaAs底层为P型掺杂层，所述GaAs帽层为N型掺杂层。
12.根据权利要求8所述的硅基单片集成激光器，其特征在于：所述InGaAs应力缓冲层为In0.12～0.2Ga0.8～0.88As应力缓冲层，所述InGaAs应力释放层为In0.12～0.2Ga0.8～0.88As应力释放层。
13.根据权利要求8所述的硅基单片集成激光器，其特征在于：所述SOI衬底的埋氧化硅层的厚度范围为1～3μm，所述顶层硅的厚度范围为50～1000nm，所述Ge外延层的厚度范围为0.1～2μm，所述GaAs底层的厚度范围为0.1～2μm，所述InGaAs应力缓冲层的厚度范围为2～10nm，所述InGaAs应力释放层的厚度范围为5～20nm，所述GaAs帽层的厚度范围为50～500nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710078430.9A CN106953234B (zh) | 2017-02-14 | 2017-02-14 | 硅基单片集成激光器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710078430.9A CN106953234B (zh) | 2017-02-14 | 2017-02-14 | 硅基单片集成激光器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106953234A CN106953234A (zh) | 2017-07-14 |
| CN106953234B true CN106953234B (zh) | 2024-01-09 |
Family
ID=59466371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710078430.9A Active CN106953234B (zh) | 2017-02-14 | 2017-02-14 | 硅基单片集成激光器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106953234B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560462B (zh) * | 2017-09-27 | 2020-06-19 | 中国科学院半导体研究所 | 硅基混合集成激光器阵列及其制备方法 |
| WO2019219703A1 (en) * | 2018-05-15 | 2019-11-21 | Rockley Photonics Limited | Integration of photonic components on soi platform |
| CN108565209A (zh) * | 2018-05-22 | 2018-09-21 | 北京工业大学 | 一种基于SOI衬底的GaAs外延薄膜及其制备方法和应用 |
| CN108521073B (zh) * | 2018-06-07 | 2023-11-24 | 江苏华兴激光科技有限公司 | 一种基于直波导全反射耦合连接的微结构片上光源装置及其制作方法 |
| CN209044108U (zh) * | 2018-09-27 | 2019-06-28 | 上海新微科技服务有限公司 | 激光器与硅光芯片集成结构 |
| CN110994355B (zh) * | 2019-11-07 | 2021-02-26 | 复旦大学 | 单片集成硅光芯片的分布式反馈激光器及其制备方法 |
| CN111262125B (zh) * | 2020-01-19 | 2021-05-11 | 中国科学院上海微系统与信息技术研究所 | 一种硅基激光器及其制备、解理方法 |
| CN111600195B (zh) * | 2020-05-08 | 2022-03-25 | 中国科学院上海微系统与信息技术研究所 | 一种硅基单片集成激光器及其制备方法 |
| CN115016059B (zh) * | 2022-08-09 | 2022-11-08 | 上海羲禾科技有限公司 | 波分复用装置、波分解复用装置及其制备方法 |
| CN116111456B (zh) * | 2022-12-28 | 2024-03-19 | 上海铭锟半导体有限公司 | 集成ⅲ-ⅴ族激光器的硅光器件及制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383356A (zh) * | 2007-09-07 | 2009-03-11 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN102243994A (zh) * | 2011-07-22 | 2011-11-16 | 中国科学院半导体研究所 | 倒v型二氧化硅沟槽结构生长硅基砷化镓材料的方法 |
| CN102545054A (zh) * | 2012-02-14 | 2012-07-04 | 中国科学院半导体研究所 | 制备硅基InGaAsP为有源区的1550nm激光器的方法 |
| CN206931836U (zh) * | 2017-02-14 | 2018-01-26 | 上海新微科技服务有限公司 | 硅基单片集成激光器 |
-
2017
- 2017-02-14 CN CN201710078430.9A patent/CN106953234B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383356A (zh) * | 2007-09-07 | 2009-03-11 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN102243994A (zh) * | 2011-07-22 | 2011-11-16 | 中国科学院半导体研究所 | 倒v型二氧化硅沟槽结构生长硅基砷化镓材料的方法 |
| CN102545054A (zh) * | 2012-02-14 | 2012-07-04 | 中国科学院半导体研究所 | 制备硅基InGaAsP为有源区的1550nm激光器的方法 |
| CN206931836U (zh) * | 2017-02-14 | 2018-01-26 | 上海新微科技服务有限公司 | 硅基单片集成激光器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106953234A (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106953234B (zh) | 硅基单片集成激光器及其制作方法 | |
| US9360623B2 (en) | Bonding of heterogeneous material grown on silicon to a silicon photonic circuit | |
| CN105336748B (zh) | Cmos电子器件与光子器件的垂直集成 | |
| US6680495B2 (en) | Silicon wafer with embedded optoelectronic material for monolithic OEIC | |
| CN105372757B (zh) | 用于制造集成光路的方法 | |
| US9653639B2 (en) | Laser using locally strained germanium on silicon for opto-electronic applications | |
| CN104769467B (zh) | 半导体装置 | |
| WO2020062704A1 (zh) | 激光器与硅光芯片集成结构 | |
| WO2020106359A1 (en) | Photonics optoelectrical system | |
| CN108054182B (zh) | 一种化合物半导体硅基混合器件及其制备方法 | |
| EP4033279A1 (en) | Simultaneous processing of multiple photonic device layers | |
| JP2014204125A (ja) | 基板構造体、及びそれを含む半導体素子 | |
| CN111244227B (zh) | 一种硅基光子集成模块及其制备方法 | |
| WO2024007586A1 (zh) | 一种三层堆叠结构晶圆的制备方法及应用 | |
| CN206931836U (zh) | 硅基单片集成激光器 | |
| US20110198665A1 (en) | Light emitting element, method for manufacturing same, and light emitting device | |
| KR102125324B1 (ko) | 단파장을 위한 이종 집적회로 | |
| US20210384700A1 (en) | Method for Processing a Laser Device | |
| US20130196459A1 (en) | Hybrid optoelectronic device | |
| US20220123518A1 (en) | Laser chip for flip-chip bonding on silicon photonics chips | |
| CN117055152A (zh) | 基于硅-氧化硅-掺铒铌酸锂异质晶圆的光电融合集成芯片及方法 | |
| CN107293557A (zh) | 一种制作集成多种光电器件的基材结构及其制作方法 | |
| CN114914790A (zh) | 一种可单片集成的低损耗硅基激光器及其制备方法 | |
| Hiruma et al. | Effect of substrate removal on the optoelectronic properties of GaAs epitaxial layers and GaAs/AlGaAs vertical-cavity surface-emitting lasers | |
| WO2017041812A1 (en) | Optoelectronic device, comprising a waveguide and a semiconductor nanowire array, and method of manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 201800 room 1048, building 1, 2222 Huancheng Road, Juyuan New District, Jiading District, Shanghai Applicant after: SHANGHAI INTERNATIONAL MICRO-TECH AFFILIATION CENTER Applicant after: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Applicant after: Shanghai Institute of Microsystems, Chinese Academy of Sciences, Nantong new Micro Research Institute Address before: 201800 room 1048, building 1, 2222 Huancheng Road, Juyuan New District, Jiading District, Shanghai Applicant before: SHANGHAI INTERNATIONAL MICRO-TECH AFFILIATION CENTER Applicant before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Applicant before: NANTONG OPTO-ELECTRONICS ENGINEERING CENTER, CHINESE ACADEMY OF SCIENCES Address after: 201800 room 1048, building 1, 2222 Huancheng Road, Juyuan New District, Jiading District, Shanghai Applicant after: SHANGHAI INTERNATIONAL MICRO-TECH AFFILIATION CENTER Applicant after: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Applicant after: Nantong Xinwei Research Institute Address before: 201800 room 1048, building 1, 2222 Huancheng Road, Juyuan New District, Jiading District, Shanghai Applicant before: SHANGHAI INTERNATIONAL MICRO-TECH AFFILIATION CENTER Applicant before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Applicant before: Shanghai Institute of Microsystems, Chinese Academy of Sciences, Nantong new Micro Research Institute |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221021 Address after: 201808 Room 930, 9/F, Building 2, No. 1399, Shengzhu Road, Juyuan New District, Jiading District, Shanghai Applicant after: Shanghai Industrial UTechnology Research Institute Applicant after: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Applicant after: Nantong Xinwei Research Institute Address before: 201800 room 1048, building 1, 2222 Huancheng Road, Juyuan New District, Jiading District, Shanghai Applicant before: SHANGHAI INTERNATIONAL MICRO-TECH AFFILIATION CENTER Applicant before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Applicant before: Nantong Xinwei Research Institute |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240523 Address after: 201800 Building 1, No. 235, Chengbei Road, Jiading District, Shanghai Patentee after: Shanghai Industrial UTechnology Research Institute Country or region after: China Patentee after: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Address before: 201808 Room 930, 9/F, Building 2, No. 1399, Shengzhu Road, Juyuan New District, Jiading District, Shanghai Patentee before: Shanghai Industrial UTechnology Research Institute Country or region before: China Patentee before: SHANGHAI INSTITUTE OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCIENCES Patentee before: Nantong Xinwei Research Institute |